JPH0425038A - 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 - Google Patents

半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置

Info

Publication number
JPH0425038A
JPH0425038A JP2127317A JP12731790A JPH0425038A JP H0425038 A JPH0425038 A JP H0425038A JP 2127317 A JP2127317 A JP 2127317A JP 12731790 A JP12731790 A JP 12731790A JP H0425038 A JPH0425038 A JP H0425038A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
circuit conductor
chip
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2127317A
Other languages
English (en)
Other versions
JP2785444B2 (ja
Inventor
Hisashi Nakamura
中村 恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2127317A priority Critical patent/JP2785444B2/ja
Publication of JPH0425038A publication Critical patent/JPH0425038A/ja
Application granted granted Critical
Publication of JP2785444B2 publication Critical patent/JP2785444B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は広範な電子機器に用いられる半導体装置および
その製造方法ならびに半導体装置を用いた電子回路装置
に関する。
従来の技術 近年、電子機器の小型化や、高性能化、高機能化に対す
る要求が増大するに伴い、半導体素子の高密度実装技術
の重要性が益々高まっている。
このような中にあって、昨今半導体素子の高密度化を指
向した実装方法としてTAB方式やフリップチップ方式
による実装技術が多く使われるようになってきた。
一般に、TAB方式はポリイミドフィルムに設けたフィ
ンガー状の銅箔パターン(スズめっきした〉と外部接続
端子に金バンプを設けた半導体ICチップを熱圧着して
Au−3nの共晶を形成することによって電気的に接続
したものである。
これに対して、フリップチップ法は第4図に示すように
、半導体ICチップ2]のアルミからなる外部接続端子
層22にTAB法と同様に金やはんだによるバンブ(突
起電極層)23を形成して、この半導体ICチップ21
をフェースダウン方式により接続用の回路導体層24を
設けた回路基板25にはんだ26を用いてはんだリフロ
ー法等によって直接接続したものである。
発明が解決しようとする課題 このような従来の半導体装置およびその製造方法では、
前者のTAB方式はポリイミドフィルムに形成するイン
ナーリード用のフィンカー状の銅箔パターンやアウター
リード用の銅箔パターンのピッチ精度が得にくいことや
、半導体ICチップ21の外部接続端子層22がチップ
の四周の端部に沿って構成されなければならないため、
接続端子の数が増大する程チップサイズが大きくなり、
高密度実装化がはかりに(い課題がある。
また一方、後者のフリップチップ方式による実装方法は
、半導体ICチップ21の外部接続端子層22が半導体
ICチップ21上の任意の位置に構成できるので半導体
の回路設計の自由度が増大し、その外部接続端子層22
と実装する回路基板25の回路導体層24とが直接1対
1で接続されるので、回路の高密度化には好都合である
が、反面実装する回路基板25の材料は半導体ICチッ
プ(シリコン)21と同等の熱膨張係数を有さないと熱
衝撃等による電気的接続の信頼性が確保されにくく、し
たがってガラスエポキシ等の通常のプリント配線板を回
路基板材料に使用するフリップチップ方式では実装でき
ないという課題があった。
さらに、このフリップチップ方式はフェースダウン方式
により回路基板25に実装されるために実装状態で半導
体ICチップ21と回路基板25の隙間に耐湿性の樹脂
を充填することが極めて困難であり、半導体装置の信頼
性、特に耐湿性を確保することが難しいという課題を有
していた。
本発明は上記課題を解決するもので、一般的に最も広く
用いられているカラスエポキシ等の樹脂系のプリント配
線板に高密度に実装でき、かつ耐湿性や接続の信頼性に
優れた半導体装置およびその製造方法ならびに半導体装
置を用いた電子回路装置を提供することを目的としてい
る。
課題を解決するための手段 本発明は上記目的を達成するために、凹部を有する硬質
性基板と、その凹部に、表面が同一面になるように埋め
込まれた表面所定部に少なくとも外部接続端子層を設け
た半導体ICチップと、その半導体ICチップの表面お
よび硬質性基板の表面に形成された外部接続端子層に開
口部を有する絶縁樹脂層と、開口部の外部接続端子層を
含む絶縁樹脂層上にパターン形成された回路導体層と、
その回路導体層上に形成された所定部に開口部を有する
絶縁性のソルダーレジスト層と、そのソルダーレジスト
層の開口部の回路導体層に形成された突起状の外部電極
層とを有する構成よりなる。
作用 本発明は」1記した構成により、半導体ICチップおよ
び硬質性基板」−に被覆された絶縁樹脂層上の任意の位
置に外部接続端子層を設けることができ、湿度の影響を
受は難くなるとともに、プリント配線板とはんだ層をは
さんで接続しても、熱衝撃による影響を受は難(なる。
実施例 以下、本発明の一実施例について第1図、第2図および
第3図を参照しながら説明する。
第1図において、1は半導体ICチップ、2は半導体I
Cデツプlの外部接続端子層、3は硬質性基板、4は絶
縁樹脂層、5は回路導体層、6は絶縁性のソルダーレジ
スト層、7は突起状の外部電極層である。
以上のように構成された半導体装置について以下その製
造方法の詳細を説明する。
本実施例では、先ず第2図に示すように硬質性基板3の
ほぼ中央部に第1図の半導体ICチップ1とほぼ同一の
外形寸法を有する凹部3aを形成し、この凹部3aの中
にすてにダイシング加工により精度良く所定の寸法に切
断加工した半導体ICチップ1をはめ込み表面が硬質性
基板3の表面と同一面になるように接着剤等で固定した
この場合、半導体ICチップ1はその外部接続端子層2
を構成するめアルミニウム電極パッド部分に予めバリヤ
ー金属層としてクロム、チタン。
ニッケル、パラジウム等の金属層を真空蒸着法や無電解
めっき法等によって被覆したものや、これらのバリヤー
金属層の表面に銅、金等の金属をめっき法によって突起
状に形成したもの、さらにはパッド上にポールボンディ
ング法によって金や銅のバンプを直接形成したもの等い
ろいろな電極構造のものを使用した。
また、この半導体ICチップ1に接する硬質性基板3は
目的に応じているいろな材質のものを使用した。すなわ
ち熱放散性のよい半導体装置を作る場合には、アルミニ
ウムや銅、ニッケル等の金属を使用してエツチング法や
機械的切削法によりその中央部に半導体ICチップ1を
はめこむ凹部3aを設け、この凹部3aに熱伝導性に優
れた接着剤により半導体ICチップ1を固定した。
さらに熱放散性を考慮しなくてもよい半導体装置の場合
には、高耐熱性を有する熱硬化性樹脂として例えばエポ
キシ樹脂、トリアジン樹脂等を使用して機械的な切削法
によって部分的に凹部3aを備えた硬質性基板3を作る
か、高耐熱性を有する熱硬化性樹脂として、例えばポリ
ザルホン樹脂、ポリエーテルサルホン樹脂、ポリフェニ
レンザルファイト樹脂、ポリアミドイミド樹脂、ポリエ
ーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、
ポリイミド樹脂、フッ素樹脂、液晶ポリエステル樹脂等
を使用し、射出成形法によって部分的に凹部3aを備え
た硬質性基板3を作った。
そして、これらの部分的に凹部3aを備えた硬質性基板
3に半導体ICチップ1を上向きにして凹部3aに接着
した後で、第1図に示すようにその表面全体に絶縁樹脂
層4をコーティングして硬化させ、半導体ICチップ1
の外部接続端子層2に相当した部分の絶縁樹脂層4を除
去して、半導体ICチップ1のバリヤー金属層で覆われ
た外部接続端子層2を露出させた。
この場合、絶縁樹脂層4は高純度で感光性を有し、かつ
耐熱性と電気絶縁性に優れた樹脂が好ましく、本実施例
ではこの目的に合致した絶縁樹脂として感光性ポリイミ
ド樹脂やエポキシ樹脂、アクリル樹脂等を使用した。
ついで、この絶縁樹脂層4の表面に真空蒸着法やイオン
ブレーティング法、さらには無電解めっき法等によって
銅やニッケル金属からなる導電金属層を半導体ICチッ
プ1の外部接続端子層2を含む絶縁樹脂層4の全面に成
膜し、ついてフォトエツチング法等によって不要に導電
金属層を溶解除去し、所望とするパターン状に回路導体
層5を形成した後で、このパターン状の回路導体層5の
突起状の外部電極層を形成する部分ν外に絶縁性のソル
ダーレジスト層6を被覆し、露出した回路導体層5に選
択的にに鋼やニッケル等の金属層を厚付けし、突起状の
外部電極層7を形成して半導体装置を完成させた。
この方法により得られた半導体装置は、その外部電極層
7をソルダーレジスト層6の任意の位置に構成すること
ができるので、装置の小型化が可能であり、さらには半
導体ICチップ1の表面には絶縁性のソルダーレジスト
層6が被覆された構成になるので特に耐湿信頼性にすぐ
れた半導体装置か得られた。
また、この方法により得られた半導体装置の複数個をプ
リント配線板に実装して電子回路装置を構成したものの
要部断面図を第3図に示した。
第3図において、第1図と同一部分には同一番号を付し
、説明を省略する。すなわち8は電子回路装置、9はプ
リント配線板、10はプリント配線板9の回路導体層、
11ははんだ層である。
この電子回路装置8は、カラスエポキシ等の合成樹脂系
基板からなるプリント配線板9と半導体ICチップ]の
表面に被覆した絶縁性のソルダーレジスト層6の開口部
に構成された突起状の外部電極層7がはんだ層11によ
って接続されたものであるので電子回路装置8の小型、
高密度化とともに熱衝撃等を加えた場合のプリント配線
板9との熱膨張係数の違いによるはんだ接続の信頼性の
劣化がなくなる。
発明の効果 以上の実施例から明らかなように本発明によれば、凹部
を有する硬質性基板と、その凹部に表面が同一面になる
ように埋め込まれた表面所定部に少なくとも外部接続端
子層を設けた半導体ICチップと、その半導体ICチッ
プの表面および硬質性基板の表面に形成された上記外部
接続端子層に開口部を有する絶縁樹脂層と、上記開口部
の外部接続端子層を含む上記絶縁樹脂層上にパターン形
成された回路導体層と、その回路導体層上に形成された
所定部に開口部を有する絶縁性のソルダーレジスト層と
、そのソルダーレジスト層の開口部の上記回路導体層に
形成された突起状の外部電極層とを有する構成によるの
で、絶縁樹脂層の表面の任意の位置に外部接続端子層が
構成でき、半導体ICチップの表面が絶縁樹脂層で覆わ
れた構造になり、小型で高耐湿の半導体装置を提供でき
る。
さらに外部接続端子層が絶縁樹脂層の表面に構成される
ので、この半導体装置をフェースダウン方式によりガラ
スエポキシ等の樹脂系のプリント配線板に直接はんだ付
は実装して電子回路装置を構成してもプリント配線板と
半導体装置の熱膨張係数か同一であるため熱衝撃試験で
接続の信頼性を損なうことがない電子回路装置を提供で
きる。
【図面の簡単な説明】
第1図は本発明の一実施例の半導体装置の要部断面図、
第2図は同装置に使用する硬質性基板の斜視図、第3図
は本発明による半導体装置をプリント配線板に実装した
電子回路装置の要部断面図、第4図は従来の半導体装置
の要部断面図である。 1・・・・・・半導体ICデツプ、2・・・・・・半導
体ICチップの外部接続端子層、3・・・・・・硬質性
基板、3a・・・・・・硬貨性基板の凹部、4・・・・
・・絶縁樹脂層、5・・・・・・回路導体層、6・・・
・・・絶縁性のソルダーレジスト層、7・・・・・・突
起状の外部電極層。

Claims (3)

    【特許請求の範囲】
  1. (1)凹部を有する硬質性基板と、 前記凹部に表面が同一面になるように埋め込まれた表面
    所定部に少なくとも外部接続端子層等を設けた半導体I
    Cチップと、 その半導体ICチップの表面および前記硬質性基板の表
    面に形成された前記外部接続端子層に開口部を有する絶
    縁樹脂層と、 前記開口部の外部接続端子層を含む前記絶縁樹脂層上に
    パターン形成された回路導体層と、その回路導体層上に
    形成された所定部に開口部を有する絶縁性のソルダーレ
    ジスト層と、そのソルダーレジスト層の開口部の前記回
    路導体層に形成された突起状の外部電極層とを有する半
    導体装置。
  2. (2)一主面の所定部に少なくとも外部接続端子層を設
    けた半導体ICチップを前記一主面を上向きにして、そ
    の一主面と凹部を有する硬質性基板の表面が同一面にな
    るように、前記凹部に埋め込み固着する工程と、 前記同一面の半導体ICチップの表面および硬質性基板
    の表面に前記外部接続端子層上の開口部を除いて絶縁樹
    脂層をパターン形成する工程と、 前記開口部の外部接続端子層を含む前記絶縁樹脂層上に
    回路導体層をパターン形成する工程と、 その回路導体層上の所定部に開口部を有する絶縁性のソ
    ルダーレジスト層をパターン形成する工程と、 そのソルダーレジスト層の開口部の前記回路導体層上に
    突起状の外部電極層を形成する工程とを有する半導体装
    置の製造方法。
  3. (3)請求項(1)記載の半導体装置の突起状の外部電
    極層をプリント配線板上にパターン形成された回路導体
    層にはんだ層を介して接続した電子回路装置。
JP2127317A 1990-05-16 1990-05-16 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 Expired - Fee Related JP2785444B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2127317A JP2785444B2 (ja) 1990-05-16 1990-05-16 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2127317A JP2785444B2 (ja) 1990-05-16 1990-05-16 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置

Publications (2)

Publication Number Publication Date
JPH0425038A true JPH0425038A (ja) 1992-01-28
JP2785444B2 JP2785444B2 (ja) 1998-08-13

Family

ID=14956948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2127317A Expired - Fee Related JP2785444B2 (ja) 1990-05-16 1990-05-16 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置

Country Status (1)

Country Link
JP (1) JP2785444B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878472A (ja) * 1994-09-05 1996-03-22 Hitachi Cable Ltd 半導体装置用基体および半導体装置
JPH11288983A (ja) * 1999-03-08 1999-10-19 Sony Corp リ―ドフレ―ムとリ―ドフレ―ムの製造方法と半導体装置と半導体装置の製造方法
JP2002170840A (ja) * 2000-09-25 2002-06-14 Ibiden Co Ltd 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法
JP2002246761A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵した多層プリント配線板
JP2002246758A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2007059950A (ja) * 2006-12-04 2007-03-08 Oki Electric Ind Co Ltd 半導体装置内蔵基板及びその製造方法
JP2009246397A (ja) * 2009-07-27 2009-10-22 Oki Semiconductor Co Ltd 半導体装置内蔵基板の製造方法
US7842887B2 (en) 2000-02-25 2010-11-30 Ibiden Co., Ltd. Multilayer printed circuit board
US7852634B2 (en) 2000-09-25 2010-12-14 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878472A (ja) * 1994-09-05 1996-03-22 Hitachi Cable Ltd 半導体装置用基体および半導体装置
JPH11288983A (ja) * 1999-03-08 1999-10-19 Sony Corp リ―ドフレ―ムとリ―ドフレ―ムの製造方法と半導体装置と半導体装置の製造方法
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US8186045B2 (en) 2000-02-25 2012-05-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US7842887B2 (en) 2000-02-25 2010-11-30 Ibiden Co., Ltd. Multilayer printed circuit board
US7908745B2 (en) 2000-09-25 2011-03-22 Ibiden Co., Ltd. Method of manufacturing multi-layer printed circuit board
JP2002170840A (ja) * 2000-09-25 2002-06-14 Ibiden Co Ltd 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法
US7999387B2 (en) 2000-09-25 2011-08-16 Ibiden Co., Ltd. Semiconductor element connected to printed circuit board
US7852634B2 (en) 2000-09-25 2010-12-14 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7893360B2 (en) 2000-09-25 2011-02-22 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
JP2002246761A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵した多層プリント配線板
JP2002246758A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2007059950A (ja) * 2006-12-04 2007-03-08 Oki Electric Ind Co Ltd 半導体装置内蔵基板及びその製造方法
JP2009246397A (ja) * 2009-07-27 2009-10-22 Oki Semiconductor Co Ltd 半導体装置内蔵基板の製造方法

Also Published As

Publication number Publication date
JP2785444B2 (ja) 1998-08-13

Similar Documents

Publication Publication Date Title
JP3335575B2 (ja) 半導体装置およびその製造方法
US6028358A (en) Package for a semiconductor device and a semiconductor device
JP3639514B2 (ja) 回路装置の製造方法
JPH07169796A (ja) 半導体装置とその製造方法
JPH10313074A (ja) 半導体装置およびその製造方法
WO2000070677A1 (fr) Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001156203A (ja) 半導体チップ実装用プリント配線板
JP2785444B2 (ja) 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JP2000138317A (ja) 半導体装置及びその製造方法
JP3320932B2 (ja) チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法
JP2001217353A (ja) 回路装置およびその製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JP3549316B2 (ja) 配線基板
JP2001007252A (ja) 半導体装置およびその製造方法
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP3297959B2 (ja) 半導体装置
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JPH05235091A (ja) フィルムキャリア半導体装置
JPH09214093A (ja) 実装回路装置およびその製造方法
JPH10150065A (ja) チップサイズパッケージ
JP2006210796A (ja) 回路装置およびその製造方法
JP2006228953A (ja) 表面実装パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees