JPS6139785A - 位相同期ル−プ回路 - Google Patents
位相同期ル−プ回路Info
- Publication number
- JPS6139785A JPS6139785A JP16055984A JP16055984A JPS6139785A JP S6139785 A JPS6139785 A JP S6139785A JP 16055984 A JP16055984 A JP 16055984A JP 16055984 A JP16055984 A JP 16055984A JP S6139785 A JPS6139785 A JP S6139785A
- Authority
- JP
- Japan
- Prior art keywords
- phase comparison
- value
- pulse
- comparison value
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は位相同期ループ回路(以下、PLL回路と称
する)に関する。
する)に関する。
従来、第5図に示すようなPLL回路が゛電子科学”、
1973年11月号の第40頁に記載されている。
1973年11月号の第40頁に記載されている。
比較器である。12は補償フィルタで、オペアンプ12
1、抵抗122〜124、コンデンサ125で構成され
る。13は篭手制御発振回路でアリ、発振回路本体13
1、可変容量ダイオード132、コイル133で構成さ
れるLC発振回路でちる。14は分周器である。これら
回路によって位相同期ループが構成され、端子15に与
えられる基準パルスの周波数の整数倍の繰返し周波数を
もつパルスを発生するようになっている。こうして゛得
られた・(ルス列は分周器1゛6で用途に応じて適宜分
周され、種々の処理に使われる。
1、抵抗122〜124、コンデンサ125で構成され
る。13は篭手制御発振回路でアリ、発振回路本体13
1、可変容量ダイオード132、コイル133で構成さ
れるLC発振回路でちる。14は分周器である。これら
回路によって位相同期ループが構成され、端子15に与
えられる基準パルスの周波数の整数倍の繰返し周波数を
もつパルスを発生するようになっている。こうして゛得
られた・(ルス列は分周器1゛6で用途に応じて適宜分
周され、種々の処理に使われる。
ここで、位相比較器11はケ゛−ト回路により構成され
る。そして、一般に、2つの入力パルスの立下がシエッ
ジ(あるいは立上がりエツジ)の位相差に応じた幅をも
つ・ぐルスを作シ、そのA?ルス幅に応じてチャージポ
ンプ回路を駆動するタイプのものが用いられる。例えば
、端子15に与えられる基準パルスの位相が分周器14
により与えられる帰還パルスの位相よシ進んでいる場合
は、抵抗122に位相差に対応する時間だけ電流が流し
込まれ、逆に位相が遅れている′ 場合には、抵抗12
3に位相差に対応すや時間だけ電流が流し込まれる。
る。そして、一般に、2つの入力パルスの立下がシエッ
ジ(あるいは立上がりエツジ)の位相差に応じた幅をも
つ・ぐルスを作シ、そのA?ルス幅に応じてチャージポ
ンプ回路を駆動するタイプのものが用いられる。例えば
、端子15に与えられる基準パルスの位相が分周器14
により与えられる帰還パルスの位相よシ進んでいる場合
は、抵抗122に位相差に対応する時間だけ電流が流し
込まれ、逆に位相が遅れている′ 場合には、抵抗12
3に位相差に対応すや時間だけ電流が流し込まれる。
上記PLL回路は比較的簡単に構成できる利点がある。
また、基準ノ臂ルスとして水晶発振回路の発振出力パル
スのように高精度のパルスを使用する場合は、安定なル
ープ特性を得ることができる。 □ ところで、ビデオテープレコーダにおいては、再生され
たビデオ信号をメモリに書き込む際の□、、。y ’
l’ムユよ、□1゜□□い、。
スのように高精度のパルスを使用する場合は、安定なル
ープ特性を得ることができる。 □ ところで、ビデオテープレコーダにおいては、再生され
たビデオ信号をメモリに書き込む際の□、、。y ’
l’ムユよ、□1゜□□い、。
この場合、基準パルスとしては、ビデオ信号の再生出力
から分離した水平同期パルス(HD)が用いられる。と
ころが、ビデオテープレコーダが2ヘツドヘリカルスキ
ヤン型の場合、水平同期・ぐルスの間隔はヘッドスイッ
チング点で不連続となシ、通常、数μ1ieeのスキュ
ー歪が生じる。
から分離した水平同期パルス(HD)が用いられる。と
ころが、ビデオテープレコーダが2ヘツドヘリカルスキ
ヤン型の場合、水平同期・ぐルスの間隔はヘッドスイッ
チング点で不連続となシ、通常、数μ1ieeのスキュ
ー歪が生じる。
このため、位相比較器11の出力には、スキュー歪に相
当する大きな時間幅の・ぐルスが現われ、電圧制御発振
回路13のロックレンジを越える。
当する大きな時間幅の・ぐルスが現われ、電圧制御発振
回路13のロックレンジを越える。
、その結果、位相、同期ループが再び引き込むまで、電
圧制御発振回路13の出カッ4ルスの位相は所1定位相
から大きくずれることになる。
圧制御発振回路13の出カッ4ルスの位相は所1定位相
から大きくずれることになる。
このよう□に、第・5図のPLL回路は基準パルスが安
定である場合は問題がないが、基準パルスが不安定であ
ると出力A?ルスも不安定となるため、ビデオ信号をメ
舌りに書き込むだめの書き込みクロックの生成には、用
い難いものがあった。
定である場合は問題がないが、基準パルスが不安定であ
ると出力A?ルスも不安定となるため、ビデオ信号をメ
舌りに書き込むだめの書き込みクロックの生成には、用
い難いものがあった。
この発明は上記の事情に対処すべくなされた、もので、
基準パルスとして用、いられる水平同期パルスにスキュ
ー歪が生じても、ループの応答特性が悪化したシ、同期
はずれが生じたシするこ、とか1.ないPLL回路を提
供することを目的とする。
基準パルスとして用、いられる水平同期パルスにスキュ
ー歪が生じても、ループの応答特性が悪化したシ、同期
はずれが生じたシするこ、とか1.ないPLL回路を提
供することを目的とする。
この発明は、位相比較値をデジタルデータとして出力す
る位相比較手段と、この位相比較手段から出力される位
相比較値の現在値と1水平走査期間前の値を保持する手
投を設け、現在の位相比較値と1水平走査期間前の位相
比較値の差分出力の変化を監視することにより、スキ五
−歪の有無を検出し、スキュー歪がある場合は1水平走
査期間前の位相比較値のアナログ変換出力により電圧″
制御発振手段を制御するようにしたものである。
る位相比較手段と、この位相比較手段から出力される位
相比較値の現在値と1水平走査期間前の値を保持する手
投を設け、現在の位相比較値と1水平走査期間前の位相
比較値の差分出力の変化を監視することにより、スキ五
−歪の有無を検出し、スキュー歪がある場合は1水平走
査期間前の位相比較値のアナログ変換出力により電圧″
制御発振手段を制御するようにしたものである。
以下、図面を参照してこの発明の一実施例を詳細に説明
する。・ 第1図はこの発明の一実施例の構成を示す回路図である
。
する。・ 第1図はこの発明の一実施例の構成を示す回路図である
。
第1図において、21はnビットカウンタであシ、位相
比較器を成す。この■ピットカウンタ21は後述するL
C発振の電圧制御発振回路6一 32の出力パルスで駆動される。
比較器を成す。この■ピットカウンタ21は後述するL
C発振の電圧制御発振回路6一 32の出力パルスで駆動される。
このカウンタ21のカウント出力(Q)と端子22に印
加される水平同期ノソルス(HD)との定常ロック状態
における関係を第2図に示す。彦お、第2図は、カウン
タ21のカウント出力(Q)をアナログ波形で示してい
る。カウンタ21には水平同期ノぐルス(HD)の立下
がシエッジのタイミングで初期値発生回路23から初期
位動がロードされる。この後、カウンタ21はこの初期
値(へ)から電圧制御発振回路32020発振出カミ4
ルスウントする。そして、次の水平同期iRパルスHD
)のタイミングで、カウンタ21のカウント出力(Q)
がレジスタ24にセットされるとともに、カウンタ21
に初期値□□□がロードされ〜再び同じ動作を行う。こ
の動作を繰り返すことにより、カウンタ21からは1水
平走査周期毎に、水平同期パルス(I(D)と発振出力
パルスとの位相比較値が得られ、これを保持するレジス
タ24のデータは1水平走査周期で更新されることにな
る。
加される水平同期ノソルス(HD)との定常ロック状態
における関係を第2図に示す。彦お、第2図は、カウン
タ21のカウント出力(Q)をアナログ波形で示してい
る。カウンタ21には水平同期ノぐルス(HD)の立下
がシエッジのタイミングで初期値発生回路23から初期
位動がロードされる。この後、カウンタ21はこの初期
値(へ)から電圧制御発振回路32020発振出カミ4
ルスウントする。そして、次の水平同期iRパルスHD
)のタイミングで、カウンタ21のカウント出力(Q)
がレジスタ24にセットされるとともに、カウンタ21
に初期値□□□がロードされ〜再び同じ動作を行う。こ
の動作を繰り返すことにより、カウンタ21からは1水
平走査周期毎に、水平同期パルス(I(D)と発振出力
パルスとの位相比較値が得られ、これを保持するレジス
タ24のデータは1水平走査周期で更新されることにな
る。
ここで、カウンタ21のビット数を11とし、電圧制御
発振回路32の発振周波数を30 MHzとする。また
、レジスタ24へは、カウンタ21の下位8ビツトをラ
ッチするものとする。さらに、位相比較特性のリニアな
範囲は第2図の(A)の範囲とし、目標値はこのリニア
な範囲(A)の中間点とする。以上の条件における初期
値例は次式を満たすものとなる。
発振回路32の発振周波数を30 MHzとする。また
、レジスタ24へは、カウンタ21の下位8ビツトをラ
ッチするものとする。さらに、位相比較特性のリニアな
範囲は第2図の(A)の範囲とし、目標値はこのリニア
な範囲(A)の中間点とする。以上の条件における初期
値例は次式を満たすものとなる。
N=2048−(THDxfcK+128) ・・・
(1)ここで、(THD)は水平同期パルス(HD)の
繰返し周期であり、(fcK)は電圧制御発振回路32
の発振周波数である。上記の条件では、CC工Rの場合
、N=Oとなる。
(1)ここで、(THD)は水平同期パルス(HD)の
繰返し周期であり、(fcK)は電圧制御発振回路32
の発振周波数である。上記の条件では、CC工Rの場合
、N=Oとなる。
位相差の検出範囲は目標値を中心に約±0.42rad
であり、検出分解能は33niecとなる。ところで、
カウンタ21は、基本的には、位相比較のみを行うもの
であシ、カウンタ入力の周波数がある条件のときは、ル
ープに別の安定点が存在する。例えば、上記の条件の(
foK)だけを変えて次式の条件を満たしたときのカウ
ンタ21のカウント出力波形を第3図に示す。
であり、検出分解能は33niecとなる。ところで、
カウンタ21は、基本的には、位相比較のみを行うもの
であシ、カウンタ入力の周波数がある条件のときは、ル
ープに別の安定点が存在する。例えば、上記の条件の(
foK)だけを変えて次式の条件を満たしたときのカウ
ンタ21のカウント出力波形を第3図に示す。
この場合、第3図に示すように、カウンタ21のキャリ
イー(cy)が発生する。このキャリイー (c、y
)はSRフリッゾフロップ25に保持される。このSR
フリップフロップ25の出力はレジスタ26を介して判
別器27に与えられ、キャリイー(cy)が有るか否か
が判別される。
イー(cy)が発生する。このキャリイー (c、y
)はSRフリッゾフロップ25に保持される。このSR
フリップフロップ25の出力はレジスタ26を介して判
別器27に与えられ、キャリイー(cy)が有るか否か
が判別される。
データセレクタ28は、判別器27からキャリイー(c
y)があるとの判別結果が得られると、オーバーフロー
値発生回路29から出力されるオーバーフロー値(0)
を選択する。このオーバーフロー値はデジタル/アナロ
グコンバータ30でアナログ化され、補償フィルタ31
を通して電圧制御発振回路32に与えられる。これによ
り、電圧制御発振回路32の発振周波数が下げられ、上
述したような擬似安定点に落ち込むことが回避される。
y)があるとの判別結果が得られると、オーバーフロー
値発生回路29から出力されるオーバーフロー値(0)
を選択する。このオーバーフロー値はデジタル/アナロ
グコンバータ30でアナログ化され、補償フィルタ31
を通して電圧制御発振回路32に与えられる。これによ
り、電圧制御発振回路32の発振周波数が下げられ、上
述したような擬似安定点に落ち込むことが回避される。
なお、データセレクタ28はキャリイー(c’y)無し
との判別結果が得られる場合は、後述するデータセレク
タ39を通して入力される位相比較値を選択する。
との判別結果が得られる場合は、後述するデータセレク
タ39を通して入力される位相比較値を選択する。
第4図はスキュー歪の生じた水平同期パルス(HD’)
を示す。図において、Iイン)、(B)がスキュー歪の
発生タイミングを示す。スキュー歪の発生前には位相同
期ループが同期状態にあると仮定すると、スキュー歪発
生タイミング(B)では、カウンタ21のカウント出力
には大きな位相誤差が発生することになる。レジスタ2
4は水平同期パルス(HD)のタイミングでカウンタ2
1のカウント出力(Q)を保持することにより、位相検
波を行っている。また、レジスタ33は、水平同期ノぐ
ルス(HD)のタイミングでレジスタ24のデータをラ
ッチすることにより、IH前の位相比較値を保持してい
る。
を示す。図において、Iイン)、(B)がスキュー歪の
発生タイミングを示す。スキュー歪の発生前には位相同
期ループが同期状態にあると仮定すると、スキュー歪発
生タイミング(B)では、カウンタ21のカウント出力
には大きな位相誤差が発生することになる。レジスタ2
4は水平同期パルス(HD)のタイミングでカウンタ2
1のカウント出力(Q)を保持することにより、位相検
波を行っている。また、レジスタ33は、水平同期ノぐ
ルス(HD)のタイミングでレジスタ24のデータをラ
ッチすることにより、IH前の位相比較値を保持してい
る。
一般に、角周波数変化Δω(1)は位相変化Δφ(1)
の微分値で与えられるが、任意の2つの時刻(tS)と
(ti−T)における期間でΔφ(1)がほぼ直線状に
変化するとみなせる場合には、次式が成シ立つ。
の微分値で与えられるが、任意の2つの時刻(tS)と
(ti−T)における期間でΔφ(1)がほぼ直線状に
変化するとみなせる場合には、次式が成シ立つ。
したがって、この場合、角周波数変化Δω(1)は位相
変化Δφ(1)の差分値に比例する。
変化Δφ(1)の差分値に比例する。
スキュー歪は通常数μl1ecにおよび、スキュー歪発
生タイミング(6)以外の角周波数変化Δω(1)とス
キュー歪発生タイミングΦ)の角周波数変化Δω(1)
との間に適当なしきい値を設ければ、スキュー歪を検出
することができる。このスキュー歪の検出は、レジスタ
24,33、インバータ34、加算器35、絶対値変換
器36、比較器37、しきい値発生回路38から成る回
路構成によってなされる。ここで、レジスタ24.33
、インバータ34、加算器35は差分器を構成し、角周
波数変化Δω(1)を検出している。そして、この差分
器の差分出力の絶対値を絶対値変換器36でとシ、その
値としきい値発生回路38からのしきい値の大小を比較
器37で比較し、スキュー歪が生じたか否かを判断する
。この判断結果はデータセレクタ39に与えられる。デ
ータセレクタ39はスキュー歪が生じたとの判断結果が
得られると、レジスタ24のデータに代えてレジスタ3
3のデータを選択する。これにより、スキュー歪が生じ
たときは、IH前の位相比較値が選択される。この位相
比較値はデータセレクタ28、デジタル/アナログコン
バータ30、補償フィルタ31を介して電圧制御発振回
路32に与えられる。これにより、電圧制御発振回路3
2の発振出力が是正され、同期はずれが是正される。し
だがって、IH後からはデータセレクタ39は再びレジ
スタ24のデータを選択する。このような動作を行うこ
とにより、第4図に示すようなカウント出力波形が得ら
れる。すなわち、タイミング(B)でスキュー歪が生じ
ても、次の水平同期ノ臂ルx(HD)がきたときには、
はぼ目標値を位相検波することになり、スキュー歪によ
り電圧制御発振回路32の出力パルスが乱されることが
ない。
生タイミング(6)以外の角周波数変化Δω(1)とス
キュー歪発生タイミングΦ)の角周波数変化Δω(1)
との間に適当なしきい値を設ければ、スキュー歪を検出
することができる。このスキュー歪の検出は、レジスタ
24,33、インバータ34、加算器35、絶対値変換
器36、比較器37、しきい値発生回路38から成る回
路構成によってなされる。ここで、レジスタ24.33
、インバータ34、加算器35は差分器を構成し、角周
波数変化Δω(1)を検出している。そして、この差分
器の差分出力の絶対値を絶対値変換器36でとシ、その
値としきい値発生回路38からのしきい値の大小を比較
器37で比較し、スキュー歪が生じたか否かを判断する
。この判断結果はデータセレクタ39に与えられる。デ
ータセレクタ39はスキュー歪が生じたとの判断結果が
得られると、レジスタ24のデータに代えてレジスタ3
3のデータを選択する。これにより、スキュー歪が生じ
たときは、IH前の位相比較値が選択される。この位相
比較値はデータセレクタ28、デジタル/アナログコン
バータ30、補償フィルタ31を介して電圧制御発振回
路32に与えられる。これにより、電圧制御発振回路3
2の発振出力が是正され、同期はずれが是正される。し
だがって、IH後からはデータセレクタ39は再びレジ
スタ24のデータを選択する。このような動作を行うこ
とにより、第4図に示すようなカウント出力波形が得ら
れる。すなわち、タイミング(B)でスキュー歪が生じ
ても、次の水平同期ノ臂ルx(HD)がきたときには、
はぼ目標値を位相検波することになり、スキュー歪によ
り電圧制御発振回路32の出力パルスが乱されることが
ない。
したがりて、このクロックを分周器40に通して例えば
ビデオテープレコーダにおける再生ビデオ信号のメモリ
書込みクロックを作る際でも、このメモリ書込みクロッ
クを正確に発生させることができる。
ビデオテープレコーダにおける再生ビデオ信号のメモリ
書込みクロックを作る際でも、このメモリ書込みクロッ
クを正確に発生させることができる。
なお、上記補償フィルタ31は安全積分型とされ、かつ
これに対応するために、デジタル/アナログコンバータ
30の出力はチャージポンプ型とされている。このよう
な構成としたことにより、水平同期t4ルス(HD)に
ジッタが生じていてもループの応答特性が不安定になる
ことがない。
これに対応するために、デジタル/アナログコンバータ
30の出力はチャージポンプ型とされている。このよう
な構成としたことにより、水平同期t4ルス(HD)に
ジッタが生じていてもループの応答特性が不安定になる
ことがない。
以上詳述したようにこの実施例によれば、現在の位相比
較値と1H前の位相比較値の差分出力の角周波数変化Δ
ω(1)をみることにより、スキュー歪の有無を検出し
、スキュー歪がある場合は、デジタル/アナログコンバ
ータ30にIH前前位位相比較値入力する本うに構成し
たので、スキュー歪が発生しても同期外れを起こすこと
のないPLL回路を実現することができる。
較値と1H前の位相比較値の差分出力の角周波数変化Δ
ω(1)をみることにより、スキュー歪の有無を検出し
、スキュー歪がある場合は、デジタル/アナログコンバ
ータ30にIH前前位位相比較値入力する本うに構成し
たので、スキュー歪が発生しても同期外れを起こすこと
のないPLL回路を実現することができる。
また、位相差に応じてチャージl、ンゾ回路に与えるパ
ルスの幅を変える構成と異なシ、この実施例では、IH
H間レジスタ24あるいは33に保持されている位相比
較値をデジタル/アナログコンバータ30でアナログ信
号に変換し、電圧制御発振回路32の発振動作を制御す
る構成である。したがって、電圧制御発振回路32の一
制御信号に不要なリップルが生じることがなく、安定な
ループ特性を得ることができる。
ルスの幅を変える構成と異なシ、この実施例では、IH
H間レジスタ24あるいは33に保持されている位相比
較値をデジタル/アナログコンバータ30でアナログ信
号に変換し、電圧制御発振回路32の発振動作を制御す
る構成である。したがって、電圧制御発振回路32の一
制御信号に不要なリップルが生じることがなく、安定な
ループ特性を得ることができる。
このようにこの発明によれば、基準パルスとして用いら
れる水平同期パルスにジッタやスキュー歪が生じても、
ループの応答特性が悪化したり、同期はずれが生じたシ
することがないPLL回路を提供することができる。
れる水平同期パルスにジッタやスキュー歪が生じても、
ループの応答特性が悪化したり、同期はずれが生じたシ
することがないPLL回路を提供することができる。
第1図はこの発明の一実施例のPLL回路の構成を示す
回路図、第2図は定常ロック状態におけるカウント出力
と水平同期パルスとの関係を示す特性図、第3図は擬似
安定点でのカウント出力と水平同期パルスとの関係を示
す特性図、タ、25・・・SRフリップフロップ、22
・・・判別器、28.39・・・データセレクタ、29
・・・オーバーフロー値発生回路、30・・・デジタル
/アナログコンバータ、31・・・i 償、フイkl、
32・・・電圧制御発振回路、34・・・インバータ、
35・・・加算器、36・・・絶対値変換器、37・・
・比較器、38・・・しきい値発生回路。
回路図、第2図は定常ロック状態におけるカウント出力
と水平同期パルスとの関係を示す特性図、第3図は擬似
安定点でのカウント出力と水平同期パルスとの関係を示
す特性図、タ、25・・・SRフリップフロップ、22
・・・判別器、28.39・・・データセレクタ、29
・・・オーバーフロー値発生回路、30・・・デジタル
/アナログコンバータ、31・・・i 償、フイkl、
32・・・電圧制御発振回路、34・・・インバータ、
35・・・加算器、36・・・絶対値変換器、37・・
・比較器、38・・・しきい値発生回路。
Claims (1)
- 【特許請求の範囲】 水平同期パルスを基準パルスとし、電圧制御発振手段の
発振出力パルスを帰還パルスとして両者の位相を比較し
、その比較結果により上記電圧制御発振手段の発振動作
を制御することにより、上記水平同期パルスの繰り返し
周波数の整数倍の繰り返し周波数をもつ発振出力パルス
を得る位相同期ループ回路において、 上記基準パルスと帰還パルスとの位相比較値をデジタル
データとして出力する位相比較手段と、 この位相比較器から出力される位相比較値の現在値と1
水平走査期間前の値を保持する位相比較値保持手段と、 この位相比較値保持手段に保持されている2つの位相比
較値の差分を取る差分検出手段と、この差分検出手段の
検出出力の絶対値と所定のしきい値の大小を比較し、上
記水平同期パルスにスキュー歪が生じているか否かを判
別するスキュー歪判別手段と、 このスキュー歪判別手段によってスキュー歪が生じてい
るとの判別結果が得られたら、上記位相比較値保持手段
に保持されている2つの位相比較値のうち1水平走査期
間前の値を選択し、スキュー歪が生じていないとの判別
結果が得られたら現在値を選択する位相比較値選択手段
と、この位相比較値選択手段で選択された位相比較値を
アナログ信号に変換し、補償フィルタ手段を介して上記
電圧制御発振手段に制御信号として与えるデジタル/ア
ナログ変換手段とを具備した位相同期ループ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16055984A JPS6139785A (ja) | 1984-07-31 | 1984-07-31 | 位相同期ル−プ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16055984A JPS6139785A (ja) | 1984-07-31 | 1984-07-31 | 位相同期ル−プ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6139785A true JPS6139785A (ja) | 1986-02-25 |
Family
ID=15717604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16055984A Pending JPS6139785A (ja) | 1984-07-31 | 1984-07-31 | 位相同期ル−プ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6139785A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308413A (ja) * | 1987-06-09 | 1988-12-15 | Matsushita Electric Ind Co Ltd | 位相同期ル−プ回路 |
EP0379212A2 (en) * | 1989-01-20 | 1990-07-25 | Sanyo Electric Co., Ltd. | Jitter compensation circuit for processing jitter components of reproduced video signal |
-
1984
- 1984-07-31 JP JP16055984A patent/JPS6139785A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308413A (ja) * | 1987-06-09 | 1988-12-15 | Matsushita Electric Ind Co Ltd | 位相同期ル−プ回路 |
EP0379212A2 (en) * | 1989-01-20 | 1990-07-25 | Sanyo Electric Co., Ltd. | Jitter compensation circuit for processing jitter components of reproduced video signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4850473B2 (ja) | デジタル位相検出器 | |
JP2718311B2 (ja) | 時間軸補正装置 | |
US4806878A (en) | Phase comparator lock detect circuit and a synthesizer using same | |
JPS6340370B2 (ja) | ||
KR0139197B1 (ko) | 디지탈 위상 고정 루프 회로 | |
JPS63200618A (ja) | 位相同期ループ回路 | |
JP2003224471A (ja) | Pll回路および光通信受信装置 | |
US4849714A (en) | Signal generating apparatus | |
KR100221438B1 (ko) | 동기 클록 발생 회로 | |
JPS6139785A (ja) | 位相同期ル−プ回路 | |
JP2811994B2 (ja) | 位相同期回路 | |
JPH0349319A (ja) | 同期検出方式 | |
JPH1188156A (ja) | クロック生成用pll回路 | |
JP2748746B2 (ja) | 位相同期発振器 | |
JP3123612B2 (ja) | 時間軸補正装置 | |
JP2800305B2 (ja) | クロック発生回路 | |
JPS5912048B2 (ja) | 標本化パルス発生回路 | |
JPH03119881A (ja) | クロック発生回路 | |
JPH05167440A (ja) | 同期外れ検出回路 | |
JPH10242852A (ja) | クロック生成用pll回路 | |
JPS63296521A (ja) | デジタルpll回路 | |
JP2766094B2 (ja) | 位相ロックループ | |
JPH07120944B2 (ja) | Pll回路 | |
JP3003471B2 (ja) | クロック切替回路 | |
JP2912680B2 (ja) | デジタル位相同期装置 |