JPS6340370B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は閉ループ回路をデジタル的に位相また
は周波数ロツクさせ、入力信号と同期した出力信
号を発生する回路に関する。

データ伝送システム、例えば電気通信システム
や磁気データ記憶システムにおいては、ノイズを
伴なつたデータ信号からそのデータ信号と同期し
たクロツク信号を発生させることがしばしば要求
される。そのような同期したクロツク信号を発生
する回路は一般にデータトラツキング（data
tracking）位相ロツクループ（以下位相ロツクル
ープという）と呼ばれている。位相ロツクループ
はノイズを伴なつたデータ信号と可変周波数発振
器の出力信号との間の位相誤差を小さくするよう
に動作する帰還制御回路である。この位相誤差の
最小化は測定された位相誤差の大きさに応じて可
変周波数発振器の出力周波数を変化させることに
より達成される。ここで位相ロツクループ中の位
相誤差検出器は次のような条件をもつことが必要
であり、また欠点もある。

位相検出器の出力信号中にはクロツク周波数
の高調波成分を含まないこと。もしこの高調波
が含まれるとすれば極度なろ過動作を必要とす
る。しかしこの動作は急激な位相誤差に対する
ループの応答性を過度に減衰させてしまう。

正常にデータパルスが存在しない（例えば論
理値“０”の信号が存在する）場合でも、位相
検出器は誤まつた位相誤差信号を発生してはな
らない。

また位相ロツクループを使用している装置（例
えばコンピユータやマイクロプロセサで制御され
る装置）においては、位相誤差情報は装置の試験
や修理に有効に使用できる。位相誤差情報はデー
タ伝送チヤネルの動作に対して利点として役立
ち、また装置それ自身の性能を示すものとなる。
このように位相誤差情報は工場や工場外（例えば
工場外での修理）において装置の診断情報として
非常に有効である。

デジタル装置においては、位相誤差情報がデジ
タルであればそれは非常に有利である。また位相
誤差を得る方法がデジタルであれば、高速度のア
ナログ／デジタル変換を行う必要がないから、い
つそう有利である。さらにデジタル位相誤差情報
は位相ロツクループ中のデジタル・フイルタで数
学的に処理しうるので、設計者がループの応答特
性を容易に選択できるという利点がある。

さらに従来装置のように局部発振器（可変周波
数発振器）の出力周波数を掃引したり、データに
特定の予備値を与えたりしないで、容易に位相ロ
ツク条件が達成されれば非常に利点となる。

したがつて本発明の目的はクロツク周波数の高
調波成分を発生しない位相検出器をもつ位相ロツ
クループ回路を提供することである。

本発明の他の目的は正常にデータパルスが存在
しない場合でも誤まつた位相誤差を発生しない位
相ロツクループ回路を提供することである。

本発明のさらに他の目的は位相検出器が本質的
にデジタル出力を発生する位相ロツクループ回路
を提供することである。

本発明のさらに他の目的は帰還ループ中にデジ
タルフイルタを使用できる位相ロツクループ回路
を提供することである。

本発明のさらに他の目的は局部発振器の出力周
波数を掃引しなくても、またデータに特定の予備
値を与えなくても位相ロツク条件を容易に達成で
きる位相ロツクループ回路を提供することであ
る。

本発明の実施例によれば、可変周波数発振器は
入力データ信号（データパルス）の公称周波数の
ｎ倍（ｎは整数）の中心周波数で発振する。分周
率ｎのカウンタは可変周波数発振器の出力周波数
を連続的に計数し、位相の変化する信号の周期を
約１／ｎに分周する。そして計数値はデータパル
スが生ずる度毎に捕獲される。ループがいつたん
ロツク状態に達した後は、データパルスが変化し
ない限り、捕獲される各値は以前の捕獲値と同一
である。もしデータパルスの位相シフトが生ずる
と、捕獲値は増加または減少する。捕獲値は直接
デジタル／アナログ（以下Ｄ／Ａという）変換器
に印加してもよく、またそれ以前にデジタルフイ
ルタに印加してもよい。Ｄ／Ａ変換器の出力信号
は可変周波数発振器を制御するために使用される
以前にアナログ的にろ過される。例えば、捕獲値
の減少はデータパルスがより早い速度（より高い
周波数）で到来していることを意味し、Ｄ／Ａ変
換器の出力電圧が変化する。そのため可変周波数
発振器はより高い周波数で発振するように制御さ
れ、データパルスの位相シフトに追従する。

可変周波数発振器がデータパルスの位相変化に
追従すれば、位相補正されたクロツク信号は容易
に得られる。このクロツク信号は例えばカウンタ
中の特定のビツトまたは特定の計数値の発生に関
連して発生される。

急速位相誤差補正モードで動作させる場合に
は、データパルスが受信される度毎にカウンタを
ｎ／２値にセツトすることにより、ループは急速
に位相ロツク状態に到達する。この動作モードの
期間中、ループは位相ロツクループの動作と同様
な周波数ループとなる。

Ｄ／Ａ変換器の出力信号は、捕獲値が変化して
いる場合を除いて安定（一定）であるので、また
Ｄ／Ａ変換器はそのような変化に追従して急速に
安定化するので、Ｄ／Ａ変換器の出力信号によつ
て表わされる検出された位相誤差信号にはクロツ
ク周波数の高調波成分は殆んど含まれない。

カウンタは係数ｎでもつてその入力信号を計数
しているだけであり、そしてたとえデータパルス
が存在しなくても係数ｎでもつて新しい計数を開
始するだけである。よつて以前の捕獲値が記憶レ
ジスタにそのまま残つており誤つた位相誤差情報
は発生しない。

位相誤差情報はカウンタの出力信号より得られ
る捕獲値として発生するので、位相誤差情報は本
質的にデジタル値である。

デジタル位相誤差情報は有効であり、Ｄ／Ａ変
換器を介して可変周波数発振器を制御するために
用いる以前にデジタル的にろ過できる。

周波数ループとしての回路動作は位相ロツクル
ープとしての動作とほぼ同一である。よつて位相
ロツクモードに入る以前に周波数ロツクモードで
動作させることにより、局部発振器の出力周波数
を掃引したり、データパルスに特定の予備値を与
えたりしなくても容易に位相ロツク状態に到達さ
せることができる。以下図面を用いて本発明を詳
細に説明する。

第１図は本発明の一実施例によるデジタル型位
相ロツクループ回路のブロツク図である。図にお
いて、可変周波数発振器４の出力信号５はＤ形フ
リツプフロツプより成るラツチ回路３のクロツク
入力端子６およびカウンタ１０のクロツク入力端
子１１に印加される。カウンタ１０の出力信号１
２は記憶レジスタ９および計数値検出器１３に印
加される。入力データ信号１はラツチ回路３のＤ
入力端子２に印加される。ラツチ回路３のQ7出
力信号は記憶回路９のクロツク入力端子８および
単安定マルチバイブレータ２４に印加される。記
憶レジスタ９の出力信号１４は位相誤差をデジタ
ル値で表わし、これはＤ／Ａ変換器１５および外
部回路に印加される。Ｄ／Ａ変換器１５の出力信
号１６は位相誤差をアナログ値で表わし、これは
フイルタ１７および外部回路に印加される。フイ
ルタ１７の出力信号１８は可変周波数発振器４の
制御入力端子に印加される。記数値検出器１３の
出力信号１９はカウンタ１０中にある選択した計
数値が生ずるのに応答して発生し、これは位相補
正されたクロツク信号となる。

単安定マルチバイブレータ２４の出力信号はア
ンドゲート２０の一方の入力端子に印加される。
アンドゲート２０の他方の入力端子には急速制御
信号２１が印加される。急速制御信号２１はまた
制御信号としてフイルタ１７に印加される。また
急速位相誤差補正モードのときには線路２３を介
してカウンタ１０中に並列に信号が印加される。

第１図に示した回路は次のように動作する。入
力データ信号１は公称周波数ｆを有する。可変周
波数発振器４はnf（ｎは整数）の周波数をもつ信
号を発生する。本発明を適用した実際の装置にお
いて、入力データ信号１は磁気デスクからの信号
であり、ｆは約500KHz、ｎは256である。カウン
タ１０は可変周波数発振器４の出力信号を係数ｎ
（分周率ｎ）で計数する。即ち、零から（ｎ−１）
まで計数し、そして新たに零から計数を開始す
る。カウンタ１０中の計数値は、入力データ信号
１におけるパルスが存在する度毎に、記憶レジス
タ９によつて捕獲される。

ラツチ回路３はＤ形フリツプフロツプで構成さ
れ、そのQ7出力信号はクロツク入力端子６に印
加される信号が低論理状態になる度毎に、Ｄ入力
端子２に印加されている信号の論理状態にセツト
される。可変周波数発振器４の出力信号５が低論
理状態になる度毎に、ラツチ回路３は入力データ
信号の現在の論理値を出力し、その論理値はQ7
出力信号として発生する。したがつて、ラツチ回
路３は、非同期の入力データ信号１を可変周波数
発振器４の出力信号５の遷移状態に同期させるよ
うに動作する。Q7出力信号は同期した入力デー
タ信号を表わし、これは可変周波数発振器４の出
力信号と同期してクロツクされる他の回路部分に
印加できる。特に記憶レジスタ９はラツチ回路３
の出力信号（記憶制御信号）に応答してカウンタ
１０中の計数値を補獲する。カウンタ１０はこの
捕獲動作によつてはリセツトされず、中断しない
で計数動作を続ける。

説明の都合上、入力データ信号１は安定してお
り（例えば位相変化なし）、そしてその周波数は
可変周波数発振器４の出力周波数の１／ｎである
とする。しかし図に示すように入力データ信号１
においていくつかのパルスは正常に不存在（ぬけ
ている）であるとする。さらに記憶レジスタ９に
よつてカウンタ１０の計数値が捕獲されるとき、
その捕獲値は例えばｎ／２であるとする。このよ
うな条件の下において、記憶レジスタ９によつて
連続的に捕獲される計数値はｎ／２となる。

上記条件の下において、計数値検出器１３は、
入力データ信号１と同期したクロツク信号として
使用できる出力信号１９を発生する。ここで出力
信号１９と入力データ信号１との相対的位相関係
は、計数値検出器１３によつてカウンタ１０のど
の計数値を検出するかによつて決定される。な
お、クロツク信号は可変周波数発振器４によつて
駆動される別の分周器（図示せず）によつて形成
されてもよい。

Ｄ／Ａ変換器１５は記憶レジスタ９中に捕獲記
憶された計数値の大きさに関連したアナログ制御
信号１６を発生する。捕獲値がｎ／２のときに制
御信号の大きさは零になる。捕獲値がｎ／２より
小さく、または大きくなると、制御信号の極性が
変わり、またその大きさはそのときの捕獲値と
ｎ／２との差に比例して変化する。Ｄ／Ａ変換器
１５の出力信号はアナログフイルタ１７によつて
ろ過され、そして可変周波数発振器４に印加され
る。フイルタ１７はループの応答特性を定める。
可変周波数発振器４は、アナログ信号１６が零の
とき出力周波数が正確にnfとなるように調整され
る。

したがつて上述した状態においてはループは平
衡状態にある。したがつて時間的にすぐ前のサイ
クルにおける入力データ信号の位相と現在のサイ
クルにおける入力データ信号の位相との間には相
対的にずれは存在しない。したがつて記憶レジス
タ９による捕獲値は変化せず、Ｄ／Ａ変換器１５
の出力信号も変化せずそして可変周波数発振器４
の出力周波数も変化しない。一実施例によれば、
ループが平衡状態にあるとき、捕獲値が正確に
ｎ／２で、可変周波数発振器４の出力周波数は入
力データ信号の期待される中心周波数ｆの正確に
ｎ倍であるように回路定数が選択設定される。以
下に述べるように、入力データ信号１の位相また
は周波数が変化すると、平衡状態がくずれるが、
捕獲値の変化を小さくするようにループが動作
し、再び平衡状態に達する。

１個またはそれ以上の入力データ信号（データ
パルス）が以前よりも早い速度（周波数の増大）
で発生したとする。記憶レジスタ９による捕獲値
は減少し、Ｄ／Ａ変換器１５の出力信号１６は減
少値に対応して変化する。この変化の極性は、可
変周波数発振器４の出力周波数が増大するように
選ばれる。よつて捕獲値がｎ／２に向つて増加す
るように制御される。一方入力データ信号の周波
数が低下した場合には、捕獲値は増加するが、可
変周波数信号の出力周波数が減少するように制御
される。

上記のようにループは負帰還ループであり、現
時点の捕獲値とｎ／２との差が零となるように動
作する。即ち、たとえ入力データ信号１の位相ま
たは周波数が変化しても、可変周波数発振器４の
出力周波数が入力データ信号の現時点の周波数の
ｎ倍で発振するように制御される。カウンタ１０
と計数値検出器１３とは結合して可変周波数発振
器４の周波数をｎで分周するように動作し、計数
値検出器１３は入力データ信号１の周波数および
位相変化に追従する位相補正されたクロツク信号
を発生する。

第１図に示すように入力データ信号１のパルス
がぬけたとしても平衡状態は変化しない。何故な
らばパルスがぬけたとしても記憶レジスタ９によ
りカウンタ１０の計数値が捕獲されないだけのこ
とであり、あたかも以前と同一の値が捕獲された
かのように動作するからである。

デジタル値の位相誤差情報は記憶レジスタ９の
出力信号として得られ、またアナログ値の位相誤
差情報はＤ／Ａ変換器１５の出力信号として得ら
れる。

第１図の回路を急速位相誤差補正モードで動作
させる場合には急速制御信号２１が本回路に印加
される。急速制御信号２１が印加されると次の２
つの機能が行われる。第１に、急速制御信号２１
はフイルタ１７の遅延を減少するための制御信号
として動作する。第２に、カウンタ１０の並列負
荷制御端子２２に単安定マルチバイブレータ２４
の狭いパルスが印加されるように制御する。した
がつて、入力データ信号の各サイクル毎にカウン
タ１０は並列負荷入力端子２３に印加された値に
プリセツトされる。このプリセツト値は例えばル
ープが平衡状態にあるときの捕獲値に選ばれる。
本実施例ではｎ／２である。

カウンタ１０中の実際の計数値はやはり入力デ
ータ信号１が発生する度毎に記憶レジスタ９に伝
送される。急速位相誤差補正モードのときには、
この回路は周波数ループとして動作し、入力デー
タ信号の周波数と可変周波数発振器４の出力周波
数の１／ｎの周波数との差に比例したデジタルお
よびアナログ出力信号１４，１６を発生する。可
変周波数発振器４は入力データ信号１の周波数の
ｎ倍の周波数に追従する。わずかな位相誤差は存
在するかもしれない。

急速位相誤差補正モードによる動作が先行して
行われるとき、その後の通常の位相ロツクモード
においてより早く平衡状態に到達する。即ち、回
路動作が開始するとき、カウンタ１０の計数値が
任意の値や零であつたりする場合に比べて早く平
衡状態に到達する。急速位相誤差補正モードにお
いてループが安定した後、急速制御信号２１は除
去され、通常の位相ロツクモードが行われる。

第２図は本発明の他の実施例によるデジタル型
位相ロツクループ回路のブロツク図である。第２
図の回路が第１図の回路と異なる点は記憶レジス
タ９とＤ／Ａ変換器１５との間にスレーブ記憶レ
ジスタまたはデジタルフイルタ２６が接続されて
いることである。計数値検出器１３の出力信号１
９はデジタルフイルタ２６のクロツク入力端子２
５に印加される。デジタルフイルタ２６の出力信
号２７はデジタルで位相誤差を表わし、これは
Ｄ／Ａ変換器１５に印加される。

第２図の回路の動作は第１図のそれと殆んど同
様である。異なる点は、カウンタ１０の計数サイ
クル毎に一度だけ以前に捕獲された値がデジタル
フイルタ２６に伝送されることである。これによ
り、ラツチ回路３の出力に２個の接近したパルス
を生ずるような入力データ信号１の位相の突然の
変化からＤ／Ａ変換器１５が隔離されるという利
点を有する。カウンタ１０中の計数値に関連した
規則正しい時間隔でのみＤ／Ａ変換器１５へ信号
を印加することによつて、Ｄ／Ａ変換器１５から
より安定な出力信号が発生される。この場合出力
信号中には高調波成分はより少なくなる。なお記
憶レジスタ９中にストアされた捕獲値の以前のシ
ーケンスに数学的に関連するデジタル出力２７を
デジタルフイルタ２６が発生するようにしてもよ
い。

【図面の簡単な説明】

第１図は本発明の一実施例によるデジタル型位
相ロツクループ回路のブロツク図、第２図は本発
明の他の実施例によるデジタル型位相ロツクルー
プ回路のブロツク図である。 ２４：単安定マルチバイブレータ回路。

Claims (1)

【特許請求の範囲】
1. １ 制御信号の大きさに応じて出力周波数が変化
   し、平衡状態において入力信号の周波数のｎ倍の
   周波数で発振する可変周波数発振器と、前記可変
   周波数発振器の出力周波数を連続的に計数し、該
   出力周波数を連続的に１／ｎに分周するカウンタ
   と、入力信号および前記可変周波数発振器の出力
   信号を受信し、該出力信号に同期し且つ前記入力
   信号の各サイクルに対応した記憶制御信号を発生
   する回路と、前記各記憶制御信号に応答して前記
   カウンタの計数値を捕獲し、ストアする記憶回路
   と、前記記憶回路の出力信号をデジタル／アナロ
   グ変換し、前記記憶回路の出力ビツトパターンに
   対応したアナログの前記記憶制御信号を連続的に
   発生する変換回路と、前記カウンタの出力信号の
   うち選択したビツトパターンを検出する検出器と
   より成り、入力信号と同期した出力信号を前記検
   出器より得るようにしたデジタル型位相ロツクル
   ープ回路。