JPS6130105A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS6130105A JPS6130105A JP15060784A JP15060784A JPS6130105A JP S6130105 A JPS6130105 A JP S6130105A JP 15060784 A JP15060784 A JP 15060784A JP 15060784 A JP15060784 A JP 15060784A JP S6130105 A JPS6130105 A JP S6130105A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- current mirror
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はカレントミラー回路に関する。
（従来技術）
第２図は従来使用されているバンドギャップ基準電圧発
生回路の回、略図である。トランジスタＱｌ−Ｑａはカ
レントミラー回路を構成し、入力端子３と出力端子４を
流れる電流は通常等しい。
生回路の回、略図である。トランジスタＱｌ−Ｑａはカ
レントミラー回路を構成し、入力端子３と出力端子４を
流れる電流は通常等しい。
トランジスタＱ６とＱ７の工ξ、タ面積比をｎとすれば
、基準電圧出力端子ｌの電圧■ｒｅｆは公１．２０５Ｖ
（２１と々る。ここでＶＥＩ
ＦＩ ｈ トランジスタＱ７のベース・エミッタ間電圧
で約０．６５ Ｖである。
、基準電圧出力端子ｌの電圧■ｒｅｆは公１．２０５Ｖ
（２１と々る。ここでＶＥＩ
ＦＩ ｈ トランジスタＱ７のベース・エミッタ間電圧
で約０．６５ Ｖである。
よく知られているように１ このｖｒｅｆの温度変動は
極めて小さく、良好なものでおる。しかしながら、電源
電圧ＶＯＯに雑音電圧ＶＩＮが重畳した時のＶｒｅ ｆ
変動特性（以降電源雑音特性と呼ぶ）ＰＵＲＲは十分で
なく問題であった。
極めて小さく、良好なものでおる。しかしながら、電源
電圧ＶＯＯに雑音電圧ＶＩＮが重畳した時のＶｒｅ ｆ
変動特性（以降電源雑音特性と呼ぶ）ＰＵＲＲは十分で
なく問題であった。
（発明の目的）
本発明の目的は上記電源雑音特性ＰＵＲＲを著しく向上
させる事にある。
させる事にある。
（発明の構成）
本発明によると第１の導電型の第１＠第２のトランジス
タのエミッタ、ベースが相互に接続され、前記第２のト
ランジスタのベースとコレクタが短絡されると共に第１
の導電型の第３のトランジスタのエミッタに接続され該
第３のトランジスタのコレクタを出力点とし第３のトラ
ンジスタのベース島第１のトランジスタのコレクタとが
接続された節点を入力点としたカレントミラー回路にお
いて、前記入出力点間に第２の導電型のトランジスタの
コレクタとベースが接続され、該トランジスタのエミッ
タとベースが第２の導電型の第４．第５のトランジスタ
のコレクタに接続された事を特徴とするカレントミラー
回路が得られる。
タのエミッタ、ベースが相互に接続され、前記第２のト
ランジスタのベースとコレクタが短絡されると共に第１
の導電型の第３のトランジスタのエミッタに接続され該
第３のトランジスタのコレクタを出力点とし第３のトラ
ンジスタのベース島第１のトランジスタのコレクタとが
接続された節点を入力点としたカレントミラー回路にお
いて、前記入出力点間に第２の導電型のトランジスタの
コレクタとベースが接続され、該トランジスタのエミッ
タとベースが第２の導電型の第４．第５のトランジスタ
のコレクタに接続された事を特徴とするカレントミラー
回路が得られる。
（実施例）
次に本発明の実施例を図面について説明する。
第１図は本発明の一実施例の回路図で、第１図において
第１の導電型の第１・第２のトランジスタＱｌ、Ｑ２の
エミッタ、ベースが相互に接続され。
第１の導電型の第１・第２のトランジスタＱｌ、Ｑ２の
エミッタ、ベースが相互に接続され。
前記第２のトランジスタＱ２のベースとコレクタが短絡
されると共に同導電屋の第３のトランジスタＱ３のエミ
ッタに接続され、該第３のトランジスタＱ３のコレクタ
を出力点とし、該第３のトランジスタＱ３のベースと第
１のトランジスタＱ１のコレクタとが接続された節点を
入力点としてカレントミラー回路を構成し、前記入出力
点間に第２の導電型のダーリントントランジスタＱｓ、
Ｑｓのコレクタとベースが接続され、該ダーリントント
ランジスタＱｓ、Ｑｓのエミッタとベースが第２の導電
型の第４．第５のトランジスタＱｓ 、 Ｑ７のコレク
タに接続されている。
されると共に同導電屋の第３のトランジスタＱ３のエミ
ッタに接続され、該第３のトランジスタＱ３のコレクタ
を出力点とし、該第３のトランジスタＱ３のベースと第
１のトランジスタＱ１のコレクタとが接続された節点を
入力点としてカレントミラー回路を構成し、前記入出力
点間に第２の導電型のダーリントントランジスタＱｓ、
Ｑｓのコレクタとベースが接続され、該ダーリントント
ランジスタＱｓ、Ｑｓのエミッタとベースが第２の導電
型の第４．第５のトランジスタＱｓ 、 Ｑ７のコレク
タに接続されている。
先ずＰＳＲＲ特性がいかにして決定されるか解析してみ
る。帰還理論によれば閉ループ回路の伝達関数を求める
には、閉ループ回路を適当な節点で切り離し開ループ回
路とし、その伝達関数を閉ループ回路のループ利得で除
せばよい。
る。帰還理論によれば閉ループ回路の伝達関数を求める
には、閉ループ回路を適当な節点で切り離し開ループ回
路とし、その伝達関数を閉ループ回路のループ利得で除
せばよい。
第２図の節点４で切シ離した回路として第３図、また第
１図のカレントミラー回路部の等価回路として第４図を
得る。
１図のカレントミラー回路部の等価回路として第４図を
得る。
雑音電圧ＴＩＮに対して節点４に発生する電圧ＶＤ４は
、Ｒ１をトランジスタＱｌのエミッタ抵抗。
、Ｒ１をトランジスタＱｌのエミッタ抵抗。
几２をトランジスタＱ２．Ｑ３のエミッタ抵抗の和。
ｒａをトランジスタＱ３の出力インピーダンス、ｒ６
、 ｒｙはそれぞれ節点３，４よシトランジスタＱｓ
、 Ｑ７のコレクタ側を見た抵抗とすると、ｎ、ｌ ＝
Ｒ２＜＜ ｒａ ＊ ｒｙ ｅ ｒ６であるので中１（
５） ここでＮＰＮトランジスタの出力インピーダンスをｒｏ
ｍで表わすと、通常の基準電圧発生回路のバイアスレベ
ルでは ｒｓ ％ ｒｙ ＝ ｒｏｎ
（６１である。又ｔｏｎ”：＝ｒａ と仮定した。結
局、第３図の端子４には、雑音電圧が直接１倍で表われ
る。
、 ｒｙはそれぞれ節点３，４よシトランジスタＱｓ
、 Ｑ７のコレクタ側を見た抵抗とすると、ｎ、ｌ ＝
Ｒ２＜＜ ｒａ ＊ ｒｙ ｅ ｒ６であるので中１（
５） ここでＮＰＮトランジスタの出力インピーダンスをｒｏ
ｍで表わすと、通常の基準電圧発生回路のバイアスレベ
ルでは ｒｓ ％ ｒｙ ＝ ｒｏｎ
（６１である。又ｔｏｎ”：＝ｒａ と仮定した。結
局、第３図の端子４には、雑音電圧が直接１倍で表われ
る。
第３図の端子５から端子４までのループ利得をＡＯＬで
表わすと第２図のＰ８ｎＢ、は次のように表わ一方本発
明の第１図の等価回路は、第５図のように表わされる。
表わすと第２図のＰ８ｎＢ、は次のように表わ一方本発
明の第１図の等価回路は、第５図のように表わされる。
節点３からトランジスタＱｓＱｓ側を見たインピーダン
スをｒｓで表わしである。
スをｒｓで表わしである。
ＮＰＮ トランジスタの電流増巾率をβｎで表わすとダ
ーリントントランジスタＱｓ、Ｑ９のベース・エミッタ
ーに接続されたインピーダンスは非常に高いのでｓ ’
９は で表わされる。前と同様に出力電圧を計算すると となシ、結局第１図の回路は端子４に表われる雑音を半
減させる作用を有する。又、ループ利得は従来と変らす
ＡＯＬであるので本発明のＰＳＲＨは次のように表わさ
れ 従来に比し６ｄＢ向上する効果が得られる。
ーリントントランジスタＱｓ、Ｑ９のベース・エミッタ
ーに接続されたインピーダンスは非常に高いのでｓ ’
９は で表わされる。前と同様に出力電圧を計算すると となシ、結局第１図の回路は端子４に表われる雑音を半
減させる作用を有する。又、ループ利得は従来と変らす
ＡＯＬであるので本発明のＰＳＲＨは次のように表わさ
れ 従来に比し６ｄＢ向上する効果が得られる。
このようにすると従来の基準電圧発生回路の電源雑音特
性Ｐ ８ＲＢを２倍向上させる事を可能と匁る。尚、以
上の説明ではダーリントントランジスタを用いたが、こ
れはカレントミラー回路の入出力間に流れるバイアス電
流による工２−が無視できる用途であればシングルトラ
ンジスタでも構わない。又、以宝門明では、カレントミ
ラー回路としてウィルソン型を使用したが、第６図に示
す変型ウィルソンカレントミラー回路などでも効果が有
る事は言うまでもない。
性Ｐ ８ＲＢを２倍向上させる事を可能と匁る。尚、以
上の説明ではダーリントントランジスタを用いたが、こ
れはカレントミラー回路の入出力間に流れるバイアス電
流による工２−が無視できる用途であればシングルトラ
ンジスタでも構わない。又、以宝門明では、カレントミ
ラー回路としてウィルソン型を使用したが、第６図に示
す変型ウィルソンカレントミラー回路などでも効果が有
る事は言うまでもない。
又、更に本発明は基準電圧回路のみならず第７図に示す
ような演算増巾器においても同様のＰＳＲＨの向上とい
う効果を発揮する。図でＱ１５゜Ｑ１６ は、初段の差
動増巾器で、６は次段の増巾器を表わす。かかる演算増
巾器では、初段のＰＵＲＲが支配的であるからである。
ような演算増巾器においても同様のＰＳＲＨの向上とい
う効果を発揮する。図でＱ１５゜Ｑ１６ は、初段の差
動増巾器で、６は次段の増巾器を表わす。かかる演算増
巾器では、初段のＰＵＲＲが支配的であるからである。
（発明の効果）
本発明は、これを用いた回路の電源雑音特性を向上させ
る効果がある。
る効果がある。
第１図は、本発明を基準電圧発生回路に適用した時の一
実施例の回路図、第２図は従来の基準電圧発生回路の回
路図、第３図は第２図に示す回路のオープン回路図、第
４図は第２図の回路のカレントミラ一部の等側口略図、
第５図は第１図の回路のカレントミラ一部の等側口略図
、第６図はカレントミラ一部の他の例を示す図、第７図
は本発某４１１Ｉ 第５ 図 革ｌ 回 ＄Ｚ回
実施例の回路図、第２図は従来の基準電圧発生回路の回
路図、第３図は第２図に示す回路のオープン回路図、第
４図は第２図の回路のカレントミラ一部の等側口略図、
第５図は第１図の回路のカレントミラ一部の等側口略図
、第６図はカレントミラ一部の他の例を示す図、第７図
は本発某４１１Ｉ 第５ 図 革ｌ 回 ＄Ｚ回
Claims (1)
- 第１の導電型の第１・第２のトランジスタのエミッタ、
ベースが相互に接続され、前記第２のトランジスタのベ
ースとコレクタが短絡されると共に第１の導電型の第３
のトランジスタのエミッタに接続され該第３のトランジ
スタのコレクタを出力点とし第３のトランジスタのベー
スと第１のトランジスタのコレクタとが接続された節点
を入力点としたカレントミラー回路において、前記入出
力点間に第２の導電型のトランジスタのコレクタとベー
スが接続され、該トランジスタのエミッタとベースが第
２の導電型の第４、第５のトランジスタのコレクタに接
続されたことを特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15060784A JPS6130105A (ja) | 1984-07-20 | 1984-07-20 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15060784A JPS6130105A (ja) | 1984-07-20 | 1984-07-20 | カレントミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6130105A true JPS6130105A (ja) | 1986-02-12 |
| JPH0518289B2 JPH0518289B2 (ja) | 1993-03-11 |
Family
ID=15500580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15060784A Granted JPS6130105A (ja) | 1984-07-20 | 1984-07-20 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130105A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51125075A (en) * | 1974-09-18 | 1976-11-01 | Roussel Uclaf | Production of novel steroid derivatives |
| JPS5327461A (en) * | 1976-08-27 | 1978-03-14 | Japanese National Railways<Jnr> | Measuring system for overall c hange-over time of trolley line |
| JPS5330898A (en) * | 1976-09-03 | 1978-03-23 | Canon Inc | Display system |
| JPS58165407A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 電圧増幅回路 |
-
1984
- 1984-07-20 JP JP15060784A patent/JPS6130105A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51125075A (en) * | 1974-09-18 | 1976-11-01 | Roussel Uclaf | Production of novel steroid derivatives |
| JPS5327461A (en) * | 1976-08-27 | 1978-03-14 | Japanese National Railways<Jnr> | Measuring system for overall c hange-over time of trolley line |
| JPS5330898A (en) * | 1976-09-03 | 1978-03-23 | Canon Inc | Display system |
| JPS58165407A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 電圧増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0518289B2 (ja) | 1993-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| JPS6093530A (ja) | 定電流源回路を有する差動増幅回路 | |
| US4065725A (en) | Gain control circuit | |
| US4959622A (en) | Operational amplifier with precise bias current control | |
| US4297646A (en) | Current mirror circuit | |
| US5136258A (en) | Circuit arrangement for enhancing the transconductance of a differential amplifier stage comprising MOS transistors | |
| JPS6130105A (ja) | カレントミラ−回路 | |
| US4267521A (en) | Compound transistor circuitry | |
| JPH04369105A (ja) | 増幅器 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0438568Y2 (ja) | ||
| JPS6145314A (ja) | 絶対値電圧電流変換回路 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPH026684Y2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS5841683B2 (ja) | 電流増幅回路 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JPH05175754A (ja) | 差動増幅器 | |
| JPH037409A (ja) | バッファ回路 | |
| JPH0254966B2 (ja) | ||
| JPS61230505A (ja) | 広帯域増幅回路 | |
| JPH0697744A (ja) | 電圧／電流変換回路 |