JPH026684Y2 - - Google Patents
Info
- Publication number
- JPH026684Y2 JPH026684Y2 JP10993484U JP10993484U JPH026684Y2 JP H026684 Y2 JPH026684 Y2 JP H026684Y2 JP 10993484 U JP10993484 U JP 10993484U JP 10993484 U JP10993484 U JP 10993484U JP H026684 Y2 JPH026684 Y2 JP H026684Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- potential
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Logic Circuits (AREA)
Description
【考案の詳細な説明】
（技術分野）
本考案は３値論理回路に関する。
（従来技術）
第２図は従来の３値論理回路の一例を示す回路
図である。同図において、３値論理回路は第１、
第２、第３、第４のトランジスタ（以下Q1，Q2，
Q3，Q4）１１，１２，１３，１４と定電流源１
７とで構成される第１の差動増幅器７と、第５、
第６、第７、第８のトランジスタ（以下Q5，Q6，
Q7，Q8）２１，２２，２３，２４と定電流源２
７とで構成される第２の差動増幅器８とを備え、
前記Q1１１のベース、Q8２４のベースにそれぞ
れ異なる基準直流電圧源E1２５、E2１５を設け、
Q4１４のベースとQ5２１のベースを入力端３に
接続してその直流電位ａを変化させることによ
り、３つの出力ｂ，ｃ，ｄがそれぞれQ2１２、
Q6２２、Q3１３の各コレクタから出力端４，５，
６に出力される。
図である。同図において、３値論理回路は第１、
第２、第３、第４のトランジスタ（以下Q1，Q2，
Q3，Q4）１１，１２，１３，１４と定電流源１
７とで構成される第１の差動増幅器７と、第５、
第６、第７、第８のトランジスタ（以下Q5，Q6，
Q7，Q8）２１，２２，２３，２４と定電流源２
７とで構成される第２の差動増幅器８とを備え、
前記Q1１１のベース、Q8２４のベースにそれぞ
れ異なる基準直流電圧源E1２５、E2１５を設け、
Q4１４のベースとQ5２１のベースを入力端３に
接続してその直流電位ａを変化させることによ
り、３つの出力ｂ，ｃ，ｄがそれぞれQ2１２、
Q6２２、Q3１３の各コレクタから出力端４，５，
６に出力される。
しかしながら、本例の３値論理回路では定電流
源１７，２７を必要とするので、回路の低消費電
流化の要望を満足できないという欠点があつた。
源１７，２７を必要とするので、回路の低消費電
流化の要望を満足できないという欠点があつた。
（考案の目的）
本考案の目的は、回路構成を変更することによ
り上記欠点を解決し、定電流源を１個に減少させ
た３値論理回路を提供することにある。
り上記欠点を解決し、定電流源を１個に減少させ
た３値論理回路を提供することにある。
（考案の構成）
本考案によれば、同一導電型トランジスタで構
成される第１および第２の差動増幅器を備え、前
記第１の差動増幅器はベースを入力とする第１の
トランジスタのエミツタを第２のトランジスタの
ベースに接続し、第３のトランジスタのベースを
第４のトランジスタのエミツタに接続し、該第４
のトランジスタのベースを第１の基準直流電圧源
に接続し、前記第２、第３のトランジスタのエミ
ツタを定電流源に共通に接続してなり、前記第２
の差動増幅器はベースを前記入力とする第５のト
ランジスタのエミツタを第６のトランジスタのベ
ースに接続し、第７のトランジスタのベースを第
８のトランジスタのエミツタに接続し、該第８の
トランジスタのベースに第２の基準直流電圧源を
接続し、前記第６のトランジスタのエミツタを前
記第７のトランジスタのエミツタに接続してな
り、且つ前記第７のトランジスタのエミツタを前
記第２のトランジスタのコレクタに接続し、前記
第１、第４、第５、第８のトランジスタの各コレ
クタを基準電位に接続し、前記第３、第６、第７
のトランジスタのコレクタをそれぞれ第１、第
２、第３の出力とすることを特徴とする３値論理
回路が得られる。
成される第１および第２の差動増幅器を備え、前
記第１の差動増幅器はベースを入力とする第１の
トランジスタのエミツタを第２のトランジスタの
ベースに接続し、第３のトランジスタのベースを
第４のトランジスタのエミツタに接続し、該第４
のトランジスタのベースを第１の基準直流電圧源
に接続し、前記第２、第３のトランジスタのエミ
ツタを定電流源に共通に接続してなり、前記第２
の差動増幅器はベースを前記入力とする第５のト
ランジスタのエミツタを第６のトランジスタのベ
ースに接続し、第７のトランジスタのベースを第
８のトランジスタのエミツタに接続し、該第８の
トランジスタのベースに第２の基準直流電圧源を
接続し、前記第６のトランジスタのエミツタを前
記第７のトランジスタのエミツタに接続してな
り、且つ前記第７のトランジスタのエミツタを前
記第２のトランジスタのコレクタに接続し、前記
第１、第４、第５、第８のトランジスタの各コレ
クタを基準電位に接続し、前記第３、第６、第７
のトランジスタのコレクタをそれぞれ第１、第
２、第３の出力とすることを特徴とする３値論理
回路が得られる。
（実施例）
次に第１図を参照して本考案について説明す
る。
る。
第１図は本考案の３値論理回路の一実施例を示
す回路図である。
す回路図である。
同図において、従来例と同じ構成要件には第２
図と同じ符号が付してある。本実施例はQ1１１，
〜Q4１４で構成される第１の差動増幅器１と、
Q5２１，〜Q8２４で構成される第２の差動増幅
器２を備え、Q1１１，〜Q4１４、Q5２１，〜Q8
２４はいずれも同一導電型トランジスタである。
差動増幅器１はQ1１１のベースが入力端３と接
続され、Q1１１のエミツタが抵抗R1を介してQ2
１２のベースと接続され、Q3１３のベースが抵
抗R2を介してQ4１４のエミツタと接続され、Q4
１４のベースが基準直流電圧源１５（電位E2）
と接続され、Q2１２のエミツタとQ3１３のエミ
ツタは共に定電流源１６に接続されてなる。また
差動増幅器２はQ5２１のベースが入力端３と接
続され、Q5２１のエミツタがQ6２２のベースと
接続され、Q7２３のベースがQ8２４のエミツタ
と接続され、Q8２４のベースが基準直流電圧源
２５（電位E1）と接続され、Q6２２のエミツタ
とQ7２３のエミツタは共に前記Q2１２のコレク
タと接続されてなる。さらに前記Q1１１，Q4１
４，Q5２１，Q8２４の各コレクタは基準電位Ｇ
に接続され、Q3１３，Q6２２，Q7２３のコレク
タはそれぞれ第１、第２、第３の出力端４，５，
６に接続されている。なお入力端３の電位をａと
し、出力端子４，５，６の出力をそれぞれｂ，
ｃ，ｄとし、電源電圧Vccにより定電流源１６に
流れる定電流をＩとし、前記電位E1は電位E2よ
り低く設定しておく。
図と同じ符号が付してある。本実施例はQ1１１，
〜Q4１４で構成される第１の差動増幅器１と、
Q5２１，〜Q8２４で構成される第２の差動増幅
器２を備え、Q1１１，〜Q4１４、Q5２１，〜Q8
２４はいずれも同一導電型トランジスタである。
差動増幅器１はQ1１１のベースが入力端３と接
続され、Q1１１のエミツタが抵抗R1を介してQ2
１２のベースと接続され、Q3１３のベースが抵
抗R2を介してQ4１４のエミツタと接続され、Q4
１４のベースが基準直流電圧源１５（電位E2）
と接続され、Q2１２のエミツタとQ3１３のエミ
ツタは共に定電流源１６に接続されてなる。また
差動増幅器２はQ5２１のベースが入力端３と接
続され、Q5２１のエミツタがQ6２２のベースと
接続され、Q7２３のベースがQ8２４のエミツタ
と接続され、Q8２４のベースが基準直流電圧源
２５（電位E1）と接続され、Q6２２のエミツタ
とQ7２３のエミツタは共に前記Q2１２のコレク
タと接続されてなる。さらに前記Q1１１，Q4１
４，Q5２１，Q8２４の各コレクタは基準電位Ｇ
に接続され、Q3１３，Q6２２，Q7２３のコレク
タはそれぞれ第１、第２、第３の出力端４，５，
６に接続されている。なお入力端３の電位をａと
し、出力端子４，５，６の出力をそれぞれｂ，
ｃ，ｄとし、電源電圧Vccにより定電流源１６に
流れる定電流をＩとし、前記電位E1は電位E2よ
り低く設定しておく。
続いて本実施例の動作について説明する。
３値論理回路の入力端３（即ちQ1１１および
Q5２１のベース）の電位ａが基準直流電圧源１
５の電位E2より高い時、Q3１３，Q4１４が導通
し、定電流源１６の定電流ＩはQ3１３のコレク
タから出力端４への出力ｂとなる。次に前記電位
ａが基準直流電圧源２５の電位E1より低い時、
Q1１１，Q2１２が導通し、定電流ＩはQ2１２の
エミツタに流れ込むが、このときQ5２１のベー
ス電位（即ち電位ａ）がQ8２４のベース電位
（即ち電位E1）より低いので、Q2１２のコレクタ
出力電流はQ6２２のエミツタに流し込まれて、
Q6２２のコレクタから出力端５への出力ｃとな
る。次に前記電位ａが電位E1より高く且つ電位
E2より低い時、Q1１１，Q2１２が導通し、定電
流ＩはQ2１２のエミツタに流れ込むが、このと
きQ8２５のベース電位（即ち電位E1）がQ5２１
のベース電位（即ち電位ａ）より低いので、Q2
１２のコレクタ出力電流はQ7２３のエミツタに
流し込まれて、Q7２３のコレクタから出力端６
への出力ｄとなる。
Q5２１のベース）の電位ａが基準直流電圧源１
５の電位E2より高い時、Q3１３，Q4１４が導通
し、定電流源１６の定電流ＩはQ3１３のコレク
タから出力端４への出力ｂとなる。次に前記電位
ａが基準直流電圧源２５の電位E1より低い時、
Q1１１，Q2１２が導通し、定電流ＩはQ2１２の
エミツタに流れ込むが、このときQ5２１のベー
ス電位（即ち電位ａ）がQ8２４のベース電位
（即ち電位E1）より低いので、Q2１２のコレクタ
出力電流はQ6２２のエミツタに流し込まれて、
Q6２２のコレクタから出力端５への出力ｃとな
る。次に前記電位ａが電位E1より高く且つ電位
E2より低い時、Q1１１，Q2１２が導通し、定電
流ＩはQ2１２のエミツタに流れ込むが、このと
きQ8２５のベース電位（即ち電位E1）がQ5２１
のベース電位（即ち電位ａ）より低いので、Q2
１２のコレクタ出力電流はQ7２３のエミツタに
流し込まれて、Q7２３のコレクタから出力端６
への出力ｄとなる。
以上説明したように本実施例では入力端の電位
ａと基準直流電圧源の電位E1，E2との関係が、
ａ＞E2のときは出力端４に出力ｂが、またａ＞
E1のときは出力端５に出力ｃが、さらにE1＜ａ
＜E2のときは出力端６に出力ｄが単独に出力さ
れ３値が得られる。
ａと基準直流電圧源の電位E1，E2との関係が、
ａ＞E2のときは出力端４に出力ｂが、またａ＞
E1のときは出力端５に出力ｃが、さらにE1＜ａ
＜E2のときは出力端６に出力ｄが単独に出力さ
れ３値が得られる。
なお本実施例では差動増幅器をPNPトランジ
スタで構成しているが、NPNトランジスタで構
成してもよいことは言うまでもない。
スタで構成しているが、NPNトランジスタで構
成してもよいことは言うまでもない。
（考案の効果）
以上の説明により明らかなように本考案の３値
論理回路によれば、１個の定電流源で済むので低
消費電流化が実現されるという効果が生じる。
論理回路によれば、１個の定電流源で済むので低
消費電流化が実現されるという効果が生じる。
第１図は本考案の３値論理回路の一実施例を示
す回路図および第２図は従来の３値論理回路の一
例を示す回路図である。 図において、１，２……差動増幅器、３……入
力端、４，５，６……出力端、１１，〜１４，２
１，〜２４……トランジスタ、Q1，〜Q4，Q5，
〜Q8，１５，２５……基準直流電圧源、１６…
…定電流源、ａ，E1，E2……電位、ｂ，ｃ，ｄ
……出力、Ｇ……基準電位、Ｉ……定電流、R1，
R2……抵抗、Vcc……電源電圧。
す回路図および第２図は従来の３値論理回路の一
例を示す回路図である。 図において、１，２……差動増幅器、３……入
力端、４，５，６……出力端、１１，〜１４，２
１，〜２４……トランジスタ、Q1，〜Q4，Q5，
〜Q8，１５，２５……基準直流電圧源、１６…
…定電流源、ａ，E1，E2……電位、ｂ，ｃ，ｄ
……出力、Ｇ……基準電位、Ｉ……定電流、R1，
R2……抵抗、Vcc……電源電圧。
Claims (1)
- 同一導電型トランジスタで構成される第１およ
び第２の差動増幅器を備え、前記第１の差動増幅
器はベースを入力とする第１のトランジスタのエ
ミツタを第２のトランジスタのベースに接続し、
第３のトランジスタのベースを第４のトランジス
タのエミツタに接続し、該第４のトランジスタの
ベースを第１の基準直流電圧源に接続し、前記第
２、第３のトランジスタのエミツタを定電流源に
共通に接続してなり、前記第２の差動増幅器はベ
ースを前記入力とする第５のトランジスタのエミ
ツタを第６のトランジスタのベースに接続し、第
７のトランジスタのベースを第８のトランジスタ
のエミツタに接続し、該第８のトランジスタのベ
ースに第２の基準直流電圧源を接続し、前記第６
のトランジスタのエミツタを前記第７のトランジ
スタのエミツタに接続してなり、且つ前記第７の
トランジスタのエミツタを前記第２のトランジス
タのコレクタに接続し、前記第１、第４、第５、
第８のトランジスタの各コレクタを基準電位に接
続し、前記第３、第６、第７のトランジスタのコ
レクタをそれぞれ第１、第２、第３の出力とする
ことを特徴とする３値論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10993484U JPS6126331U (ja) | 1984-07-20 | 1984-07-20 | ３値論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10993484U JPS6126331U (ja) | 1984-07-20 | 1984-07-20 | ３値論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6126331U JPS6126331U (ja) | 1986-02-17 |
| JPH026684Y2 true JPH026684Y2 (ja) | 1990-02-19 |
Family
ID=30669067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10993484U Granted JPS6126331U (ja) | 1984-07-20 | 1984-07-20 | ３値論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6126331U (ja) |
-
1984
- 1984-07-20 JP JP10993484U patent/JPS6126331U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6126331U (ja) | 1986-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59181710A (ja) | 低電圧用高精度電圧−電流変換器 | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPH026684Y2 (ja) | ||
| JPH04127703A (ja) | 演算増幅回路 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JPH0438568Y2 (ja) | ||
| JPH03744Y2 (ja) | ||
| JPH0738981Y2 (ja) | 定電流源回路 | |
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JPS6119545Y2 (ja) | ||
| JP3172310B2 (ja) | バッファ回路 | |
| JPS636888Y2 (ja) | ||
| JPH05129852A (ja) | 差動増幅回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPS5940674Y2 (ja) | 電圧−絶対値電流変換回路 | |
| JPH0448011Y2 (ja) | ||
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH02188025A (ja) | ラインドライバ | |
| JPS634962B2 (ja) | ||
| JPH05129851A (ja) | 差動増幅回路 | |
| JPS6282805A (ja) | 入力回路 | |
| JPS6147007B2 (ja) | ||
| JPS5899012A (ja) | カレントミラ−回路 |