JPH066607Y2 - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPH066607Y2 JPH066607Y2 JP1988056056U JP5605688U JPH066607Y2 JP H066607 Y2 JPH066607 Y2 JP H066607Y2 JP 1988056056 U JP1988056056 U JP 1988056056U JP 5605688 U JP5605688 U JP 5605688U JP H066607 Y2 JPH066607 Y2 JP H066607Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- gain control
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、半導体集積回路化された電子ボリウム等に適
したものであり、低電圧で動作し得る利得制御回路に関
するものである。
したものであり、低電圧で動作し得る利得制御回路に関
するものである。
従来の利得制御回路は、第３図に図示されるように二つ
の差動増幅回路で構成され、トランジスタ２１，２２か
らなるトランジスタ差動対と電流源用トランジスタ２３
とからなる差動増幅回路Ａ10と、トランジスタ２４，２
５からなるトランジスタ差動対と電流源回路２６とから
なる差動増幅回路Ａ20と、差動対トランジスタのベース
間に印加される利得制御用の可変電圧源２７から構成さ
れている。電流源用トランジスタ２３のベースには、バ
イアス電圧源２９に重畳された信号源２８が接続されて
おり、可変電圧源２７の電圧を調整することによってト
ランジスタ差動対のベース間電圧を制御して利得を調整
している。
の差動増幅回路で構成され、トランジスタ２１，２２か
らなるトランジスタ差動対と電流源用トランジスタ２３
とからなる差動増幅回路Ａ10と、トランジスタ２４，２
５からなるトランジスタ差動対と電流源回路２６とから
なる差動増幅回路Ａ20と、差動対トランジスタのベース
間に印加される利得制御用の可変電圧源２７から構成さ
れている。電流源用トランジスタ２３のベースには、バ
イアス電圧源２９に重畳された信号源２８が接続されて
おり、可変電圧源２７の電圧を調整することによってト
ランジスタ差動対のベース間電圧を制御して利得を調整
している。
従来の利得制御回路は、第３図に図示されるように信号
源２８がバイアス電圧源２９に重畳されて差動増幅回路
の電流源用トランジスタ２３のベースに供給されてい
る。従って、通常レベルシフト回路を用いて信号の直流
レベルと振幅を一旦小さくして、差動増幅器Ａ10の電流
源用トランジスタ２３のベースに供給しなければならな
い。又、出力は負荷抵抗の端子間電圧として得られる。
従って、第３図に示すように従来の利得制御回路は、電
源電圧Ｖccを比較的高くする必要があり、１Ｖ程度の低
電圧での動作には問題があった。更に又、電流源用トラ
ンジスタ２３を介して信号が入力されるので、ダイオー
ド歪が信号に重畳される欠点がある。
源２８がバイアス電圧源２９に重畳されて差動増幅回路
の電流源用トランジスタ２３のベースに供給されてい
る。従って、通常レベルシフト回路を用いて信号の直流
レベルと振幅を一旦小さくして、差動増幅器Ａ10の電流
源用トランジスタ２３のベースに供給しなければならな
い。又、出力は負荷抵抗の端子間電圧として得られる。
従って、第３図に示すように従来の利得制御回路は、電
源電圧Ｖccを比較的高くする必要があり、１Ｖ程度の低
電圧での動作には問題があった。更に又、電流源用トラ
ンジスタ２３を介して信号が入力されるので、ダイオー
ド歪が信号に重畳される欠点がある。
本考案は、これらの課題を解決する為になされたもの
で、その主な目的は、少ない素子数で低電圧用に適した
利得制御回路を提供するにある。
で、その主な目的は、少ない素子数で低電圧用に適した
利得制御回路を提供するにある。
又、本考案の他の目的は、出力信号にダイオード歪が重
畳されることのない利得制御回路を提供するにある。
畳されることのない利得制御回路を提供するにある。
本考案の利得制御回路は、上記の課題を解決する為にな
されたもので、本考案は二つの差動増幅回路で構成さ
れ、その内の一つの差動増幅回路の一方のトランジスタ
のベース・コレクタを共通接続した接続点（アノード）
に信号電流を供給し、負荷に信号電流が直流供給される
ようになされ、且つこれらの差動増幅回路が自己バイア
スされるようになされ、それらの差動増幅回路の何れか
の電流源回路の電流値を調整することによって利得を調
整するように構成されている。
されたもので、本考案は二つの差動増幅回路で構成さ
れ、その内の一つの差動増幅回路の一方のトランジスタ
のベース・コレクタを共通接続した接続点（アノード）
に信号電流を供給し、負荷に信号電流が直流供給される
ようになされ、且つこれらの差動増幅回路が自己バイア
スされるようになされ、それらの差動増幅回路の何れか
の電流源回路の電流値を調整することによって利得を調
整するように構成されている。
二つの差動増幅回路の一方のトランジスタ差動対の片方
のトランジスタのベース・コレクタを共通接続して自己
バイアス回路を具え、この共通接続点に信号電流を直接
供給することによって出力信号にダイオード歪が混入さ
れるのを防止すると共に、これらの差動増幅回路の電流
源回路を制御することにより電流比で定められる利得制
御を行うことができる。従って、レベルシフト回路を介
して信号を供給する必要がなく、素子数を低減できると
共に低電圧での動作を可能とする。
のトランジスタのベース・コレクタを共通接続して自己
バイアス回路を具え、この共通接続点に信号電流を直接
供給することによって出力信号にダイオード歪が混入さ
れるのを防止すると共に、これらの差動増幅回路の電流
源回路を制御することにより電流比で定められる利得制
御を行うことができる。従って、レベルシフト回路を介
して信号を供給する必要がなく、素子数を低減できると
共に低電圧での動作を可能とする。
本考案の利得制御回路について第１図の実施例に基づき
説明する。
説明する。
第１図に於いて、ミラー対で構成された能動負荷回路２
０とトランジスタ１，２からなる差動対とその共通接続
されたエミッタに接続された電流源回路５からなる差動
増幅回路Ａ１と、ミラー対で構成された能動負荷回路２
１とトランジスタ６，７からなる差動対とその共通接続
されたエミッタに接続された電流源回路１０からなる差
動増幅回路Ａ２と、トランジスタ２，６のベースの共通
接続点に接続されるバイアス電圧源１１とによって構成
され、差動増幅器Ａ１のトランジスタ１はベース・コレ
クタが接続され自己バイアス回路を構成している。信号
電流ｉ１は、トランジスタ１のベース・コレクタとトラ
ンジスタ７のベースに供給され、電流源回路５，１０の
少なくとも一方の電流値Ｉ１，Ｉ２を制御することで利
得が調整されている。
０とトランジスタ１，２からなる差動対とその共通接続
されたエミッタに接続された電流源回路５からなる差動
増幅回路Ａ１と、ミラー対で構成された能動負荷回路２
１とトランジスタ６，７からなる差動対とその共通接続
されたエミッタに接続された電流源回路１０からなる差
動増幅回路Ａ２と、トランジスタ２，６のベースの共通
接続点に接続されるバイアス電圧源１１とによって構成
され、差動増幅器Ａ１のトランジスタ１はベース・コレ
クタが接続され自己バイアス回路を構成している。信号
電流ｉ１は、トランジスタ１のベース・コレクタとトラ
ンジスタ７のベースに供給され、電流源回路５，１０の
少なくとも一方の電流値Ｉ１，Ｉ２を制御することで利
得が調整されている。
次に、本考案の利得制御回路の動作について、第１図に
基づき説明する。
基づき説明する。
先ず、差動増幅回路Ａ１について説明する。入力電流を
ｉ１とし、トランジスタ１，２のコレクタ電流を夫々ｉ
３，ｉ４とし、トランジスタ４からのミラー電流をｉ５
とする。トランジスタ１，２のコレクタ電流ｉ３，ｉ４
と電流源回路５に流れる電流Ｉ１は、次のような関係式
で表される。
ｉ１とし、トランジスタ１，２のコレクタ電流を夫々ｉ
３，ｉ４とし、トランジスタ４からのミラー電流をｉ５
とする。トランジスタ１，２のコレクタ電流ｉ３，ｉ４
と電流源回路５に流れる電流Ｉ１は、次のような関係式
で表される。
Ｉ１＝ｉ３＋ｉ４……………………(1) 信号電流ｉ１は、トランジスタ１のベース・コレクタと
トランジスタ７のベースに供給されている。又、トラン
ジスタ１，７に流れるベース電流は、無視できる程度に
微小であるのでコレクタ電流ｉ３は、次のように表され
る。
トランジスタ７のベースに供給されている。又、トラン
ジスタ１，７に流れるベース電流は、無視できる程度に
微小であるのでコレクタ電流ｉ３は、次のように表され
る。
ｉ３＝ｉ１＋ｉ５……………………(2) 電流Ｉ１は、(1)式に(2)式を代入すると、次式のように
表される。
表される。
Ｉ１＝（ｉ１＋ｉ５）＋ｉ４ 又、ミラー電流ｉ４，ｉ５は、互いに等しいのでその電
流をｉ０とすると、(1)式は、次のように表される。
流をｉ０とすると、(1)式は、次のように表される。
Ｉ１＝ｉ１＋２ｉ０ 従って、コレクタ電流ｉ３は、(2)式と(3)式から次のよ
うに表される。
うに表される。
一方、差動増幅回路Ａ２では、出力電流としてｉ２の電
流が出力端子OUTから流れ込むとすれば、トランジスタ
６，７のコレクタ電流としてｉ６，ｉ７が流れる。その
コレクタ電流ｉ６，ｉ７と電流Ｉ２は次のような関係式
で表される。
流が出力端子OUTから流れ込むとすれば、トランジスタ
６，７のコレクタ電流としてｉ６，ｉ７が流れる。その
コレクタ電流ｉ６，ｉ７と電流Ｉ２は次のような関係式
で表される。
Ｉ２＝ｉ６＋ｉ７……………………(5) 又、トランジスタ９からのミラー電流ｉ８と出力電流ｉ
２は、出力電流ｉ２と次のような関係式で表される。
２は、出力電流ｉ２と次のような関係式で表される。
ｉ７＝ｉ２＋ｉ８……………………(6) 電流ｉ６，ｉ８は、互いに等しいのでその電流をｉ０と
すると、(6)式は次のように表される。
すると、(6)式は次のように表される。
Ｉ２＝ｉ６＋（ｉ８＋ｉ２） Ｉ２＝ｉ２＋２ｉ０ 従って、電流ｉ７は、次のように表される。
次に、入出力電流ｉ１，ｉ２と電流源回路５，１０に流
れる電流Ｉ１，Ｉ２との関係について説明する。トラン
ジスタ１のベース・エミッタ間電圧ＶBE1とトランジス
タ２のベース・エミッタ間電圧ＶBE2は、次のように表
される。
れる電流Ｉ１，Ｉ２との関係について説明する。トラン
ジスタ１のベース・エミッタ間電圧ＶBE1とトランジス
タ２のベース・エミッタ間電圧ＶBE2は、次のように表
される。
〔但し、ＶＴは熱電圧，Ｉ０は逆飽和電流〕 依って、入力電圧と基準電圧１１との差電圧をΔＶBEと
すると、次のように表される。
すると、次のように表される。
ΔＶBE＝ＶBE1−ＶBE2 ＝ＶＴ１ｎ〔（Ｉ１＋ｉ１）／（Ｉ１−ｉ１）〕 …………………
……(11) 更に、差動増幅回路Ａ２について説明する。トランジス
タ６のベース・エミッタ間電圧ＶBE3とトランジスタ７
のベース・エミッタ間電圧ＶBE4は、次のように表され
る。
……(11) 更に、差動増幅回路Ａ２について説明する。トランジス
タ６のベース・エミッタ間電圧ＶBE3とトランジスタ７
のベース・エミッタ間電圧ＶBE4は、次のように表され
る。
依って、入力電圧と基準電圧１１との差電圧をΔＶBEと
すると、次のような関係にある。
すると、次のような関係にある。
ΔＶBE＝ＶBE3−ＶBE4 ＝ＶＴ１ｎ〔（Ｉ２＋ｉ２）／（Ｉ２−ｉ２）〕 …………………
……(14) 故に、入出力電流ｉ１，ｉ２と電流Ｉ１，Ｉ２との間
は、(11)式と(14)式から次のような関係で示される。
……(14) 故に、入出力電流ｉ１，ｉ２と電流Ｉ１，Ｉ２との間
は、(11)式と(14)式から次のような関係で示される。
従って、入力電流ｉ１，ｉ２と電流Ｉ１，Ｉ２との関係
は、次式のように表される。
は、次式のように表される。
即ち、第１図の利得制御回路は、電流Ｉ１，Ｉ２の比を
可変させることによって利得を制御することができる。
又、(15)式から明らかなように出力電流ｉ２の成分に
は、ダイオード歪による因子が含まれていない。
可変させることによって利得を制御することができる。
又、(15)式から明らかなように出力電流ｉ２の成分に
は、ダイオード歪による因子が含まれていない。
第２図の利得制御回路は、入力信号に対して反転出力を
得る為の実施例であって、差動増幅回路Ａ１は、第１図
の実施例と同じ接続であるが、差動増幅回路Ａ２の接続
が異なっている。差動増幅回路Ａ２は、トランジスタ
６，７からなるトランジスタ差動対とトランジスタ８と
ダイオード接続されたトランジスタ９からなる能動負荷
回路２１と電流源回路１０から構成されている。反転回
路を用いることなく入力電流ｉ１に対して反転した出力
電流が、トランジスタ６，８の共通接続されたコレクタ
から導出される。
得る為の実施例であって、差動増幅回路Ａ１は、第１図
の実施例と同じ接続であるが、差動増幅回路Ａ２の接続
が異なっている。差動増幅回路Ａ２は、トランジスタ
６，７からなるトランジスタ差動対とトランジスタ８と
ダイオード接続されたトランジスタ９からなる能動負荷
回路２１と電流源回路１０から構成されている。反転回
路を用いることなく入力電流ｉ１に対して反転した出力
電流が、トランジスタ６，８の共通接続されたコレクタ
から導出される。
利得制御は、差動増幅回路Ａ１側の電流源回路５によっ
てなされており、電流源回路５は、トランジスタ１４と
ダイオード接続されたトランジスタ１５からなる電流ミ
ラー回路で構成され、ダイオード接続されたトランジス
タ１５に電流Ｉ１が供給されることによって利得が制御
されている。
てなされており、電流源回路５は、トランジスタ１４と
ダイオード接続されたトランジスタ１５からなる電流ミ
ラー回路で構成され、ダイオード接続されたトランジス
タ１５に電流Ｉ１が供給されることによって利得が制御
されている。
もう一方の電流源回路１０には定電流が流されている。
出力端子OUTからは、入力信号に対して反転した出力信
号電流が得られる。
出力端子OUTからは、入力信号に対して反転した出力信
号電流が得られる。
本考案の利得制御回路は、素子数が極めて少なくて済
み、電源電圧Ｖccが１Ｖ程度の低電圧源であっても作動
させることが可能であり、而も、出力信号のダイナミッ
クレンジは、電流源回路５，１０に流れる電流Ｉ１，Ｉ
２の限界まで採ることが可能であり、極めて効果的なも
のである。
み、電源電圧Ｖccが１Ｖ程度の低電圧源であっても作動
させることが可能であり、而も、出力信号のダイナミッ
クレンジは、電流源回路５，１０に流れる電流Ｉ１，Ｉ
２の限界まで採ることが可能であり、極めて効果的なも
のである。
又、出力信号ｉ２は、差動対トランジスタのコレクタか
ら供給されており、第３図に示した従来の利得制御回路
の如くダイオード歪の成分が出力に含まれることがな
く、又、本考案の利得制御回路によれば、簡単に反転出
力を得ることが可能であり、効果的な利得制御回路を提
供できるものである。
ら供給されており、第３図に示した従来の利得制御回路
の如くダイオード歪の成分が出力に含まれることがな
く、又、本考案の利得制御回路によれば、簡単に反転出
力を得ることが可能であり、効果的な利得制御回路を提
供できるものである。
第１図は、本考案に係る可変利得制御回路の一実施例を
示す回路図、第２図は、本考案に係る可変利得制御回路
の他の実施例を示す回路図。第３図は、従来の利得制御
回路を示す回路図である。 Ａ１，Ａ２：差動増幅回路 IN：入力端子 OUT：出力端子 １乃至４，６乃至９：トランジスタ ５，１０：電流源回路 １１：バイアス電圧源 ２０，２１：能動負荷回路
示す回路図、第２図は、本考案に係る可変利得制御回路
の他の実施例を示す回路図。第３図は、従来の利得制御
回路を示す回路図である。 Ａ１，Ａ２：差動増幅回路 IN：入力端子 OUT：出力端子 １乃至４，６乃至９：トランジスタ ５，１０：電流源回路 １１：バイアス電圧源 ２０，２１：能動負荷回路
Claims (1)
- 【請求項１】第１の能動負荷回路を具えた第１と第２の
トランジスタからなる差動対と第１の電流源回路とから
なる第１の差動増幅回路と、第２の能動負荷回路を具え
た第３と第４のトランジスタからなる差動対と第２の電
流源回路とからなる第２の差動増幅回路と、該第２と該
第３のトランジスタのベースに接続されるバイアス電圧
源からなり、該第１のトランジスタのベース・コレクタ
と該第４のトランジスタのベースが接続された接続点に
入力信号が供給されており、該第１と該第２の電流源回
路の少なくとも一方の電流値を制御して利得を可変する
ことにより、該第２の差動増幅回路から出力を得ること
を特徴とする利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988056056U JPH066607Y2 (ja) | 1988-04-26 | 1988-04-26 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988056056U JPH066607Y2 (ja) | 1988-04-26 | 1988-04-26 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01160716U JPH01160716U (ja) | 1989-11-08 |
| JPH066607Y2 true JPH066607Y2 (ja) | 1994-02-16 |
Family
ID=31281942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988056056U Expired - Lifetime JPH066607Y2 (ja) | 1988-04-26 | 1988-04-26 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066607Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051309A (ja) * | 1983-08-31 | 1985-03-22 | Toshiba Corp | 利得制御回路 |
| JPS6238012A (ja) * | 1985-08-12 | 1987-02-19 | Toshiba Corp | 可変利得回路 |
-
1988
- 1988-04-26 JP JP1988056056U patent/JPH066607Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051309A (ja) * | 1983-08-31 | 1985-03-22 | Toshiba Corp | 利得制御回路 |
| JPS6238012A (ja) * | 1985-08-12 | 1987-02-19 | Toshiba Corp | 可変利得回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01160716U (ja) | 1989-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350904A (en) | Current source with modified temperature coefficient | |
| JPS63136712A (ja) | 差動比較回路 | |
| JPH0681013U (ja) | 電流源回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPS59108411A (ja) | 電流源回路 | |
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| JPH0145766B2 (ja) | ||
| JP2002539752A (ja) | 整流回路 | |
| JPH0326435B2 (ja) | ||
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPH0535613Y2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS5914813Y2 (ja) | 定電流回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS5837722B2 (ja) | 可変利得増幅器 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPH03744Y2 (ja) | ||
| JPS6143295Y2 (ja) | ||
| JPS593608Y2 (ja) | 差動増幅器 | |
| JPH0358603A (ja) | 利得制御回路 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JP2573279B2 (ja) | 電流変換回路 |