JP2653437B2 - 電圧/電流変換回路 - Google Patents

電圧/電流変換回路

Info

Publication number
JP2653437B2
JP2653437B2 JP62165294A JP16529487A JP2653437B2 JP 2653437 B2 JP2653437 B2 JP 2653437B2 JP 62165294 A JP62165294 A JP 62165294A JP 16529487 A JP16529487 A JP 16529487A JP 2653437 B2 JP2653437 B2 JP 2653437B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
current
circuit
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62165294A
Other languages
English (en)
Other versions
JPS6411406A (en
Inventor
達夫 田中
政敏 穂満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP62165294A priority Critical patent/JP2653437B2/ja
Publication of JPS6411406A publication Critical patent/JPS6411406A/ja
Application granted granted Critical
Publication of JP2653437B2 publication Critical patent/JP2653437B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は高精度な変換ができ、かつ低電圧動作が可能
な電圧/電流変換回路に関する。
(従来の技術) 第4図は従来の電圧/電流変換回路の一例を示す回路
図である。
変換すべき電圧Vinは保護用抵抗18を介してnpnトラン
ジスタ19のベースに供給されている。このトランジスタ
19のエミッタとアースとの間には電流値を決定するため
の抵抗20が接続されており、入力電圧Vinとこの抵抗20
の値に応じた電流がこのトランジスタ19のコレクタから
出力される。上記トランジスタ19のコレクタ電流は、2
個のpnpトランジスタ21,22で構成されたカレントミラー
回路23に供給されている。ここで、上記カレントミラー
回路23の出力側のトランジスタ22はいわゆるマルチエミ
ッタ構造にされているので、このトランジスタ22のコレ
クタからはトランジスタ21のコレクタ電流のn倍の電流
Ioutが出力されることになる。
この従来回路は回路構成が比較的簡単であるが、抵抗
20の値を小さく設定して大きな電流を取り出すことがで
きないという問題がある。すなわち、抵抗20の値を小さ
くすると、トランジスタ19のベース側からみた入力イン
ピーダンスが低下し、入力電圧Vinそのものが低下して
出力電流に大きな誤差が発生する。
このため、この従来回路においてトランジスタ19とし
てベース電流が少なくて済むダーリントントランジスタ
を使用することが考えられる。ところが、この場合には
電源電圧Vccとしてトランジスタのベース、エミッタ間
電圧の2倍、例えば1.4V以上が必要となり、低電圧動作
が行えなくなる。
そこで、低電圧動作が可能であり、かつ入力インピー
ダンスが十分に高く大きな電流を取り出すことのできる
回路として従来では第5図のようなものが考えられてい
る。この回路では、第4図中の抵抗20の値を十分に大き
くすることによって入力インピーダンスを十分に高くし
ている。さらに、前記カレントミラー回路23の他に2個
のnpnトランジスタ24,25で構成されたカレントミラー回
路26、および2個のpnpトランジスタ27,28で構成された
カレントミラー回路29を設け、前記カレントミラー回路
23の出力電流をカレントミラー回路26、及び29で順次増
加させることにより、大きな電流が取り出せるようにし
ている。
ところが、この従来回路では電源電圧Vccとアースと
の間に2個のカレントミラー回路26、29が挿入されてい
る。このため、トランジスタのアーリー効果が無視でき
なくなり、電源電圧Vccの変動により出力電流の値が大
きく変動して変換精度が低下するという問題がある。
(発明が解決しようとする問題点) このように従来では高い変換精度と低電圧動作とを共
に実現することはできない。
この発明は上記の事情を考慮してなされたものであ
り、その目的は、高い変換精度と低電圧動作とを共に満
足する電圧/電流変換回路を提供することにある。
[発明の構成] (問題を解決するための手段) 本発明の電圧/電流変換回路は、非反転入力端子に入
力電圧を受け、出力端が反転入力端子に接続された差動
増幅回路と、差動増幅回路の出力端にベースが接続され
た第1極性の第1のトランジスタと、第1のトランジス
タのエミッタと第1の電源との間に挿入される抵抗と、
第2の電源と第1のトランジスタのコレクタとの間にエ
ミッタ、コレクタ間が挿入され、ベース、コレクタ間が
短絡された第2極性の第2のトランジスタ及び第2の電
源にエミッタが接続されベースが第2のトランジスタの
ベースに接続された第2極性の第3のトランジスタから
なるカレントミラー回路とを具備し、第3のトランジス
タのコレクタから入力電圧に比例した電流を出力する構
成となっている。
(作 用) 本発明では、高入力インピーダンスの差動増幅器を介
して入力電圧を電流変換用の第1のトランジスタのベー
スに入力しているので、低い電圧でも確実に第1のトラ
ンジスタに印加することができ、かつカレントミラー回
路を介することによって大きな電流を出力することがで
きる。
(実施例) 以下、図面を参照してこの発明の一実施例を説明す
る。
第1図はこの発明に係る電圧/電流変換回路の一実施
例の構成を示す回路図である。入力電圧Vinは保護抵抗
1を介して差動増幅回路2の非反転入力端子に供給され
ている。この差動増幅回路2の出力端子はその反転入力
端子に接続されており、差動増幅回路2はいわゆる電圧
フォロワ回路を構成している。上記差動増幅回路2の出
力端子にはnpnトランジスタ3のベースが接続されてい
る。このトランジスタ3のエミッタとアースとの間には
抵抗4が接続されている。
電源電圧Vccには2個のpnpトランジスタスタ5,6のエ
ミッタが接続されている。このうち、一方のトランジス
タ6はマルチエミッタトランジスタである。上記両トラ
ンジスタ5,6のベースは互いに接続され、かつトランジ
スタ5のベース、コレクタ間が短絡されており、両トラ
ンジスタ5,6はカレントミラー回路7を構成している。
そして、このカレントミラー回路7の入力側であるトラ
ンジスタ5のコレクタは上記トランジスタ3のコレクタ
に接続されており、出力側であるトランジスタ6のコレ
クタからは前記入力電圧Vinに比例した電流Ioutが出力
されるようになっている。
このような構成の電圧/電流変換回路によれば、トラ
ンジスタ3のベースには入力電圧Vinと等価な電圧が得
られるため、入力電圧Vinと抵抗4の値に応じた電流が
このトランジスタ3のコレクタから出力される。そして
このトランジスタ3のコレクタ電流がカレントミラー回
路7に供給されることにより、トランジスタ5のコレク
タ電流のn倍の電流が出力電流Ioutとして取り出され
る。
ここで、差動増幅回路2で構成された電圧フォロワ回
路は、入力インピーダンスが十分に高いため、電流変換
用の抵抗4の値を十分に小さくし、大きな電流を取り出
すようにしても入力電圧側には影響は与えられない。し
かも、前記第5図に示す従来回路のような電源電圧Vcc
の変動の影響も受けないので、この回路では高精度な変
換が可能である。
第2図及び第3図はそれぞれ上記第1図中の差動増幅
回路2を具体的に示した回路図である。第2図の差動増
幅回路2ではnpnトランジスタ8,9によって差動対10が構
成され、その共通エミッタは抵抗11を介してアースされ
ている。そして、電流モード形の能動負荷としてカレン
トミラー接続されたpnpトランジスタ12,13のコレクタが
npnトランジスタ8,9のコレクタにそれぞれ接続されてい
る。すなわち、トランジスタ12,13の共通ベースとコレ
クタが短絡されたトランジスタ12はトランジスタ8のコ
レクタ電流でバイアスされ、トランジスタ12のベース電
流を供給している。トランジスタ12,13はカレントミラ
ー回路14を形成しているからトランジスタ13は高抵抗と
なり高利得が得られる。また、カレントミラー効果のた
め、トランジスタ12と13のそれぞれのコレクタ電流は常
に等しくなる。そして、トランジスタ9のコレクタとベ
ースが短絡されているので、その帰還作用のため、入力
電圧Vinと等しい電圧がトランジスタ9のコレクタに得
られる。
第3図は第2図回路のカレントミラー効果をさらに優
れたものにするため、トランジスタ12と8のコレクタど
うしの接続点にpnpトランジスタ15のベースを接続し、
トランジスタ15のエミッタはVcc側に、コレクタはトラ
ンジスタ9のベースに接続された、いわゆるウィルソン
形のカレントミラー回路16を能動負荷として用いた差動
増幅回路である。トランジスタ15は定電流負荷となり、
そのコレクタの内部抵抗は大きな値となり、高電圧利得
が得られる。このトランジスタ15のコレクタをトランジ
スタ9のベースに接続することによって帰還作用をもた
せ、入力電圧Vinと等しい電圧がトランジスタ15のコレ
クタに得られる。
このように第2図、第3図の構成のものを使用すれ
ば、入力電圧は電圧フォロワ回路を介して電流変換用の
トランジスタのベースに入力される。この結果、Vccが
少なくともトランジスタ1個分のベース、エミッタ間電
圧たとえば0.7V以上あればよく、低い電源電圧でも確実
に動作し、カレントミラー回路を介することによって大
きな電流を出力することができる。従って、従来の電圧
/電流変換回路ではできなかった低電圧動作を可能と
し、また、出力電流取り出し用としてカレントミラー回
路を1回路しか使用していないので、低電圧から高電圧
まで安定した電圧/電流変換ができる。
[発明の効果] 以上詳述したように本発明によれば、低電圧動作が可
能で、高い変換精度をもつ電圧/電流変換回路を提供で
きる。
【図面の簡単な説明】
第1図は本発明に係る電圧/電流変換回路の一実施例を
示す回路図、第2図及び第3図はそれぞれ第1図中の差
動増幅回路を具体的に示す回路図、第4図及び第5図は
それぞれ従来の電圧/電流変換回路を示す回路図であ
る。 1、4、11……抵抗、2……差動増幅回路、3,5,6,8,9,
12,13,15……トランジスタ、7,14,16……カレントミラ
ー回路、10……差動対、17……コンデンサ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−215108(JP,A) 特開 昭59−97217(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】非反転入力端子に入力電圧を受け、出力端
    が反転入力端子に接続された差動増幅回路と、 上記差動増幅回路の出力端にベースが接続された第1極
    性の第1のトランジスタと、 上記第1のトランジスタのエミッタと第1の電源との間
    に挿入される抵抗と、 第2の電源と上記第1のトランジスタのコレクタとの間
    にエミッタ、コレクタ間が挿入され、ベース、コレクタ
    間が短絡された第2極性の第2のトランジスタ及び第2
    の電源にエミッタが接続されベースが上記第2のトラン
    ジスタのベースに接続された第2極性の第3のトランジ
    スタからなるカレントミラー回路とを具備し、 上記第3のトランジスタのコレクタから入力電圧に比例
    した電流を出力するように構成されたことを特徴とする
    電圧/電流変換回路。
  2. 【請求項2】前記差動増幅回路はエミッタが互いに接続
    された第1極性の第4、5のトランジスタからなる差動
    対が設けられ、一方のトランジスタのベースには前記入
    力電圧が供給され、他方のトランジスタのベースにはこ
    の差動対の出力電圧が帰還されている特許請求の範囲第
    1項に記載の電圧/電流変換回路。
JP62165294A 1987-07-03 1987-07-03 電圧/電流変換回路 Expired - Lifetime JP2653437B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62165294A JP2653437B2 (ja) 1987-07-03 1987-07-03 電圧/電流変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62165294A JP2653437B2 (ja) 1987-07-03 1987-07-03 電圧/電流変換回路

Publications (2)

Publication Number Publication Date
JPS6411406A JPS6411406A (en) 1989-01-17
JP2653437B2 true JP2653437B2 (ja) 1997-09-17

Family

ID=15809595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62165294A Expired - Lifetime JP2653437B2 (ja) 1987-07-03 1987-07-03 電圧/電流変換回路

Country Status (1)

Country Link
JP (1) JP2653437B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5997217A (ja) * 1982-11-26 1984-06-05 Toshiba Corp インピ−ダンス変換回路

Also Published As

Publication number Publication date
JPS6411406A (en) 1989-01-17

Similar Documents

Publication Publication Date Title
JP2733962B2 (ja) 利得制御増幅器
JPH0770935B2 (ja) 差動電流増幅回路
JP2542605B2 (ja) 電流ミラ−回路配置
JP2542623B2 (ja) カレントミラ−回路
JP2653437B2 (ja) 電圧/電流変換回路
JPH0247883B2 (ja)
EP0324205B1 (en) Amplifier circuit arrangement
JPS6357808B2 (ja)
JP2695787B2 (ja) 電圧−電流変換回路
JP3140107B2 (ja) 差動増幅器
JP2702271B2 (ja) 電源回路
JP2703953B2 (ja) 電流増幅回路
JPH07336161A (ja) 差動増幅器
JPS62117403A (ja) カレントミラ−回路
JP3294355B2 (ja) 電流源回路
JP2536156B2 (ja) 絶対値回路
JPH06236219A (ja) 定電流回路
JPH0716138B2 (ja) 増幅回路装置
JPS6325769Y2 (ja)
JP2609617B2 (ja) 電流発生回路
JPH0326670Y2 (ja)
JPS63296404A (ja) 差動増幅回路
JP2579932B2 (ja) ヒステリシスコンパレ−タ
JPH0449701Y2 (ja)
JPS6133710Y2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 11