JPS61279195A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPS61279195A
JPS61279195A JP12055785A JP12055785A JPS61279195A JP S61279195 A JPS61279195 A JP S61279195A JP 12055785 A JP12055785 A JP 12055785A JP 12055785 A JP12055785 A JP 12055785A JP S61279195 A JPS61279195 A JP S61279195A
Authority
JP
Japan
Prior art keywords
plating
circuit
circuit board
nib
resin paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12055785A
Other languages
English (en)
Other versions
JPH0646672B2 (ja
Inventor
志賀 章二
徹 谷川
須田 英男
俊夫 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP12055785A priority Critical patent/JPH0646672B2/ja
Publication of JPS61279195A publication Critical patent/JPS61279195A/ja
Publication of JPH0646672B2 publication Critical patent/JPH0646672B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分舒〕 この発明は回路の高密化に伴って要求される高品質、か
つ作業能率に優れた回路基板の製造方法に関するもので
ある。
〔従来の技術〕
一般に、プリント回路基板を得るに際しCu箔を基板に
貼り合わせたクラツド板にレジスト印刷・エツチングを
施し所望の回路パターンを得て、必要に応じてこれらを
多層に積層する方法が知られている。しかし、この所謂
サブトラクティブ法は多段な工程を要し、かつ多量のC
uをエツチングするためコスト高をまねくばかりでなく
、o、i〜0.25mm巾の微細回路を形成する際には
不向きな方法とされている。
これに対し、Pd触媒化された特殊基板を用い、レジス
ト処理後にCu化学メッキして、−挙に所望パターンを
形成できる所謂アディティブ法が普及しつつある。この
方法は工程が単純であると同時に、従来法でみられたサ
イドエツチング等の問題がなく、徹細な回路パターンの
形成には特に有利とされている。
〔発明が解決しようとする問題点〕
電子部品の小型・高密化及び機器、回路の高密・高性能
化(こ伴って、回路基板の高密化、微細パターン化に対
する要求は、近年益々強くなっている。
前記アディティブ法はこれらの要求に応えるものではあ
るが、特殊基板を用いるためコスト高となるばかりでな
く、電気的特性(絶縁性)にも問題点が指摘されている
。即ち該方法においては、部品を搭載17たり、外部回
路との接続等に半田付工程を必要と(7、かつ回路の修
理、特殊部品の搭載等では手半田作業が不可欠とされて
いる。このため、Cu回路の半日1食われ現象が起こり
、Cuが半田に溶解消失し、はなはだしい場すは基板が
露出してしまう。このような現象を防止するため、電気
的特性からは明らかに過剰な厚いCu(例えば、35μ
)が化学メッキされる。かかるメッキ工程には20〜3
0Brjfjljの長時間を要し、コスト高となるばか
りでなく、基板がメッキ液に長時間さらされる結果、溶
出、吸収、膨潤等が併発して基板の劣化をまねき易い。
更には、メッキ工程中に細い回路間隙に異常析出するC
uがショート欠陥を生じ易く、回路の微細化要求には反
する乙ととなる。
従って、予め触媒化された特殊基板を必要とせず、より
安価な普通基板に能率良く高密度な回路を直接形成する
ことが望まれる。又、回路基板で不可避的に問題となる
半田食われのないこと、及び長期間の熱的81械的スト
レスに耐える強固な接着力も必要となる。特に半田食わ
れは、電子部品の高密実装に理想的な面実装において、
解決すべき重要課題となっている。
c問題点を解決するための手段〕 本発明は、上記の現況に鑑みて為されtコものである。
即ち、任意の絶縁性基板上にCuレジンペーストを印刷
して所望の回路を形成してから、NiB化学メッキ、C
u化学メッキを順次施して導電回路を形成する乙とを持
黴とするものである。
本発明において、NiB化学メッキはジメチルアミンボ
ラン、水素化ホウ素酸ナトリウム等のボラン系還元剤を
用い、NiSO4等のNi2+塩、錯化剤、pH調整剤
、安定化剤等が配合されたメツ−3= キ浴で、通常1〜5μの厚さに施される。Cuメッキは
ホルマリン等を還元剤とし、CuSO4等のCu  塩
、EnTA等のギレート剤、pH調整剤、CN−化物或
いはS化合物等の安定化剤等が配合されたメッキ浴で、
通常5〜15μの厚さに施される。Cuレジンペースト
は、Cu又はCu合金粉とフェノール、エポキシ、ポリ
イミド、変性フェノキシ等のレジンのほかにブチルカル
ビノール等の溶剤、粘度調整剤、安定化剤等が配合され
、Cu又はCu合金粉とレジンの配合比は、Cu又はC
u合金粉60〜95重量%が用いられる。ペーストはス
クリーン印刷された後、100〜250℃の温度で硬化
される。
〔作 用〕
本発明において、Cuレジンペーストはシート抵抗に1
7で5〜100mΩ/口位の導電性を有すると共に、N
iB化学メッキに対する触媒作用も発揮する。しかしC
uレジンペースト中のCu又はCu合金粉の比が60%
に満たないときは上記効果に乏しく、他方95%を越え
るときはペースト4一 部の強度が低下し、いずれも実用的ではない。
NiBは通常B分が0.1〜10%の合金メッキのとき
、Pd触媒を要せずCuペースト上に直接メッキできる
。従ってNjBメッキは、基板をPdCl2浴等で触媒
化したとき、絶縁部に吸着し易いPdが誘発するCuの
異常析出を未然に防ぐ乙ととなる。更にNiBは密着力
、al械的強度に優れ、又耐食的であるため酸化し難く
、後述の#!m性に優れ、かつ半田食われを起こさない
。しかしNiBメッキの厚さが1μ未満では上記効果に
乏しいので1μ以上、実用上は1〜5μとすることが望
ましい。
NiBメッキを併用するため、Cuメッキの厚さは導電
性を主条件に決定でき、実用上は5〜15μ程度が望ま
しい。本発明方法ではCuメッキ厚を薄くしても、半田
食われ(こよる絶縁層の露出は全く起こらない。この理
由は耐熱性の高いNrばCuと比べ半田への溶解速度が
1/10以下と低い故である。又メッキ作業時間も従来
の半分以下に短縮する乙とが可能となるが、こればメッ
キ速度の相達、即ちCuの1〜5μ/hrに対しNiB
は5〜15μ/ h rと速いことに基因する。更にC
uメッキ厚が薄いことから、前述のCu異常析出の危険
度も加速的に減少し、信頼性の高い微細回路の形成が可
能となった。
本発明方法で得られる回路基板の一つの特徴は、部品、
特に半導体素子を直接搭載する際のワイヤーボンド性に
極めて優れている点である。即ち、従来のアディティブ
法で製造した基板ではCu層の下にゴム状接着層を置く
ため、超音波ボンドのエネルギーが吸収されて有効にボ
ンドに使われない。従ってCu層は可及的に厚くする必
要があった。
これに対し本発明方法で得られるものは、硬質なCuペ
ーストとNi8層を有するため、Cu層が薄くともボン
ディングキャピラリーを通して加えられる超音波エネル
ギーは回路表面とボンディングワイヤー間に集中して効
率的(こ使われ、高速度で確実なボンドが容易に実現さ
れる。
以−F1本発明は一層回路基板について説明したが、両
面回路基板或いはこれらを積層した多層回路基板の製造
にも応用可能である。この場合、スルーホールの代りに
Cuレジンペーストでドリル穴を埋めることにより能率
的に導通を形成できる。
又、一層間路上にCuレジンペーストを用いてスルース
タッドを立て絶縁層を印刷してから、全く同様にして第
2層回路を形成できる。更に、従来のサブトラクティブ
法により製造した回路基板上に本発明方法を応用して多
層化することもできる。
〔実施例〕
1)実施例1、比較例1〜5 AI板(厚さ1.5yan+)の片面をポリイミド塗膜
(厚さ約50μ)で絶縁して基板とした。平均粒径9μ
の球状Cu粉80重量%とフェノールレジン20重量%
に少量のブチルカルビノールアセテートを配合したCu
レジンペーストを用いて回路をスクリーン印刷した。最
小回路1)を0.15m+a。
回路間隔を0.2mmとし、210℃、15分間加熱し
て硬化した。乙の回路基板を10%HCI中に10分間
浸漬しその表面を洗浄後、ナイクラッド741浴(奥野
製薬社製)(65℃、p H7,1)=7− に15分間浸漬して、約3.5μ厚のN1B(8分約0
.9%)メッキをした。次に、E L C−HS浴(上
材工業社製)(65℃)に2時間浸漬して、約8μ厚の
Cuメッキをした。これを実施例1とする。
比較例1 実施例1において、NiBメッキを欠いてCuメッキし
た。
比較例2 比較例1において、Cuメッキを8時間行い約30μの
Cuメッキ厚とした。
比較例3 実施例1において、NiBメッキ浴の代すにNiPメッ
キ浴を用いたが、全くNIは析出しなかツタ。ソコテ、
PdC4’20.1g/l水溶液に30秒間浸漬してか
ら水洗し、その後NiPメッキ浴、CUメッキ浴に浸漬
し、実施例1と同様にメッキをした。
比較例4 以下の特性比較を行うtコめ、市販のサブトラフテイブ
法回路基板を用いた。該基板の最小回路中は0.35m
m、回路間隔は0.40+nmであり、Cu箔の厚さは
35μであった。
比較例5 同様に、市販アディティブ法回路基板を用いた。
該基板の最小回路中は0.2mm、回路間隔は0.25
闘であり、Cuメッキ厚は35μであった。
以上で得た各々の回路基板につき、(A)  100倍
の実体顕微鏡を用いて、回路量絶縁部上におけるCuの
異常析出の有無を調べた。(B)半田食われを試みるた
め、230℃の共晶浴に10秒間浸漬する操作を4回く
り返した後、半田付は面の濡れ面積を比較した。(C)
 A I−1%Si線(35μφ)を用いてウェッジボ
ンディングを行い、更に両自由端をボンドしてループを
形成し引張強度を測定した。20本のループについて測
定し、平均強度を求めた。表−1に結果ををまとめて示
す。
表−1 上記表−1より、本発明による実施例1品は半田食われ
が無く、ボンド強度穴の微細回路であることが明らかで
ある。従来法による比較例4〜5ば、35μの厚いCu
層をもつため、半田食われにおいて実施例1と同等の結
果を示したが、ボンド強度に劣り、かつ回路はより粗に
とどまった。
比較例1〜3は、Cuレジンペーストを用いる点で本発
明例と共通しているが、本発明条件を欠いているため、
いずれも不都合な点を有している。
2)実施例2、及び比較例6〜7 上述の如く、本発明はNiBメッキの特性を活かしてC
uレジンペースト応用回路の高性能化を実現している。
この点をより明らかにするため、実施例1において、N
iBメッキ厚を1.5μ(実施例2)、0.5μ(比較
例6)θμ(比較例7)とした試料について(B)、 
 (C)の測定を17k。表−2に結果を示す。
表−2 〔発明の効果] 本発明はエレクトロニクスの発展に伴って、今後共々大
量に、かつ工業的に強く要求される良性能の高密微細プ
リント回路基板の新規な製造方法であり、従来の如くエ
ツチングやレジスト等の多段多様な工程を要することな
く、より一層能率的経済的な製造を可能にするものであ
る。しかも得られる回路基板は半田食われのない微細回
路基板であり、今後の電子部品実装の主流となりつつあ
る面実装に好適なものであり、本発明の工業的意義は極
めて大きい。

Claims (3)

    【特許請求の範囲】
  1. (1)絶縁性基板上にCuレジンペーストにて、所望の
    回路パターンを形成したのち、NiB化学メッキを施し
    、ついでCu化学メッキを施して導電回路を形成するこ
    とを特徴とする回路基板の製造方法。
  2. (2)Cuレジンペーストとして60〜95重量%のC
    u又はCu合金粉末を含有するCuレジンペーストを用
    いることを特徴とする特許請求の範囲第1項記載の回路
    基板の製造方法。
  3. (3)NiB化学メッキを少くとも1μ厚、Cu化学メ
    ッキを少くとも5μ厚施すことを特徴とする特許請求の
    範囲第1項記載の回路基板の製造方法。
JP12055785A 1985-06-05 1985-06-05 回路基板の製造方法 Expired - Lifetime JPH0646672B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12055785A JPH0646672B2 (ja) 1985-06-05 1985-06-05 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12055785A JPH0646672B2 (ja) 1985-06-05 1985-06-05 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS61279195A true JPS61279195A (ja) 1986-12-09
JPH0646672B2 JPH0646672B2 (ja) 1994-06-15

Family

ID=14789253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12055785A Expired - Lifetime JPH0646672B2 (ja) 1985-06-05 1985-06-05 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0646672B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140870U (ja) * 1988-03-22 1989-09-27
CN111885832A (zh) * 2020-07-22 2020-11-03 广东天承科技有限公司 一种pcb除胶后处理中和还原液及其制备方法和应用

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140870U (ja) * 1988-03-22 1989-09-27
CN111885832A (zh) * 2020-07-22 2020-11-03 广东天承科技有限公司 一种pcb除胶后处理中和还原液及其制备方法和应用
CN111885832B (zh) * 2020-07-22 2021-12-21 广东天承科技股份有限公司 一种pcb除胶后处理中和还原液及其制备方法和应用

Also Published As

Publication number Publication date
JPH0646672B2 (ja) 1994-06-15

Similar Documents

Publication Publication Date Title
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
JP4674120B2 (ja) 配線基板およびその製造方法
JPS61229389A (ja) セラミツク配線板およびその製造方法
TW200532760A (en) Substrate for mounting semiconductor
JP2012129369A (ja) 配線基板
JP4703377B2 (ja) 段差回路基板、その製造方法およびそれを用いた電力制御部品。
JP3786512B2 (ja) 多層配線基板の製造方法
JPS61279195A (ja) 回路基板の製造方法
JP4817043B2 (ja) セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP3819701B2 (ja) ビルドアップ多層プリント配線基板用コア基板
JP2005150552A (ja) 配線基板の製造方法
JPS62128594A (ja) 導電回路の形成方法
JPH04144190A (ja) 配線基板およびその製造方法
JPH08148782A (ja) 金属コア回路板
JP5145626B2 (ja) 配線基板
JPS61224397A (ja) 多層回路基板の製造方法
KR20120113633A (ko) 인쇄회로기판 및 그의 제조 방법
JPS61263189A (ja) セラミツク配線基板の製造方法
KR100648970B1 (ko) 인쇄회로기판 및 그 제조방법
KR100658974B1 (ko) 인쇄회로기판 및 그 제조방법
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
JP4187082B2 (ja) 金属ベース回路基板とその製造方法
JP2000124571A (ja) ボンディング用プリント配線板
JPS622591A (ja) 金属ベ−ス混成集積回路基板の製法