JPS62128594A - 導電回路の形成方法 - Google Patents

導電回路の形成方法

Info

Publication number
JPS62128594A
JPS62128594A JP26839685A JP26839685A JPS62128594A JP S62128594 A JPS62128594 A JP S62128594A JP 26839685 A JP26839685 A JP 26839685A JP 26839685 A JP26839685 A JP 26839685A JP S62128594 A JPS62128594 A JP S62128594A
Authority
JP
Japan
Prior art keywords
chemical plating
circuit
thickness
nib
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26839685A
Other languages
English (en)
Inventor
吉章 荻原
須田 英男
志賀 章二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP26839685A priority Critical patent/JPS62128594A/ja
Publication of JPS62128594A publication Critical patent/JPS62128594A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、回路の高実装密Ilf、(ヒに伴って要求
される高品質かつ作業能率に優れた導電回路の形成方法
に関するものである。
(従来の技術) 一般にプリント回路基板を得るに際し、Cu箔を基板に
貼り合わせたクラシト板にレジス1−印刷・エツチング
を施し所望の回路パターンを得て、必要に応じてこれら
を多層に積層する方法が知られている。しかし、この所
謂サブトラクティブ法は多段な工程を要し、かつ多量の
Cuをエツチングするためにコスト高をまねくばかりで
なく、0.1〜0.25mm巾の微細回路を形成する際
には不向きな方法とされている。
これに対し、Pd触媒化された特殊基板を用い、レジス
ト処理後にCu化学メッキして、−挙に所望バターシを
形成できる所謂アゾ(テイブ法が普及しつつある。この
方法は工程が単純であると同時に、従来法てみられたサ
イドエツチング等の問題がなく、微細な回路パターレの
形成には特に有利とされている。
(発明が解決しようとする問題点) 電子部品の小型・高密度化及び機器、回路の高密度・高
性能化に伴って、回路基板の高密度化、微細パターン化
に対する要求は、近年益々強くなっている。
前記でデイテイブ法は、これらの要求に応えるもので1
よあろが、特殊基板を用いるためコスト高となるばかり
ではなく、電気的特性(絶縁性〕にも問題点が指摘され
ている。即ち該方法においては、部品を搭載しtコリ、
外部回路との接続等に半田付工程を必要とし、かつ回路
の修理、特殊部品の塔載等では手半田作業が不可欠とさ
れている。
このため、Cu回路の半田食われ現象が起こり、Cuが
半田に溶解消失し、はなはだしい場合は基板が露出して
しまう。このような現象を防止するために、電気的特性
からは明らかに過剰な厚いCu(例えば30〜35μm
)が化学メッキされろ。
かかるメッキ工程には20〜30時間の長時間を要し、
コスト高となるばかりでなく、基板が、メッキ液に長時
間さらされろ結果、溶出、吸収、腔潤等が併発して基板
の劣化をまねき易い。更には、メッキ工程中に狭い回路
間隙に異常析出するCuがショート欠陥を生じ易く、回
路の微細化要求には反することとなる。
従って、予め触媒化された特殊基板を必要とせず、より
安価な普通基板に能率良く高密度な回路を形成すること
が望まれる。又、回路基板で不可避的に問題となる半田
食われのないこと、及び長時間の熱的機械的ストレスに
耐え得る強固な接着力も必要となる。特に半田食われは
、電子部品の高密度実装に理想的な面実装において、解
決すべき重要課題となっている。
(問題点を解決するための手段) 本発明は、上記の現況に鑑みて為されたものである。即
ち、任意の絶縁性基板上にCuレジンペーストを印刷し
て所望の回路を形成してから、薄付けCu化学メッキ、
NiB、NiP、CoB、CoP又はN+  Co合金
の群から選ばれたいずれかの化合物の化学メッキ、Cu
化学メッキを順次施して導電回路を形成することを特徴
とするものである。
本発明において、薄付けCu化学メッキはホル7 ’J
 :/等t!a元剤とし、CuSO4,CuCl2等の
Cu”塩、EDTA等のキレート剤、pH調整剤、CN
−化物或いはS化合物等の安定化剤等が配合されたメッ
キ浴で、通常0.05〜1.0μmの厚さに施される。
NIB化学メッキを用いる場合はジメチルアミンボラン
、水素化ホウ素酸ナトリウム等のボラン系還元剤、N 
i SO2等のNl  塩、錯化剤、pH調整剤、安定
化剤等が配合された。メッキ浴で、通常0.1〜5.0
μmの厚さに施される。Cu化学メッキは前記薄付けC
u化学メッキの場合と同様のメッキ浴で、通常5〜15
μmの厚さに施される。Cuレジンペーストは、Cu又
はCu 合金’FJとフェノール、エポキシ、ポリイミ
ド、変性フェノキシ等のレジンの他にブチルカルビノー
ル等の溶WIL粘度調整剤、安定化剤等が配合され、C
u又1よCu合金粉とレジンの配合比は、Cu又はCu
合金粉60〜90重量%が用いられる。このCuレジン
ペーストはスクリーン印刷された後、100〜250℃
の温度で硬化される。
(作  用) 本発明において、Cuレジンペース;・はシー;・抵抗
にして5〜100mΩ/口程度の導電性を有すると共に
、薄付けCu化学メッキに対する触媒作用も発揮する。
しかし、Cuレジンペースト中のCu又はCu合金粉の
比が60重量%にi+!tたないときは上記効果に乏し
く、他方90重量%を超えるときはペースト部の強度が
低下し、いずれも実用的ではない。
NiB、 CoB、 N1PSCoPは通常B又はPの
成分比が0.1〜10%の合金メッキのとき、Pd触媒
を要せず薄付けCu化学メッキ上に直接、メッキするこ
とができる。従ってNiBなどの化学メッキは、基板を
PdCl2浴等て触媒化したとき、絶縁部に吸乃し易い
Pdが誘発するCuの異常析出を未然に防ぐこととなる
。更1こ、NiHなどの化学メッキはmW力、機械的強
度に優れ、又耐食1・丸であるため酸化し難(、後述の
半田性に優れ、かつ半田食われを起こさない。しかし、
NiBなどの化学メッキの厚さが0.1μm未満では上
記効果に乏しいので0.1μm以上、実用上は0.1〜
5.0μmとすることが望ましい。
又、本発明では薄付けCu化学メッキの処理を行うこと
により、Cuレジンペースト上のNiBなどの化学メッ
キの連続被覆が容易となり、ピンホールの少ない健全な
?ll膜をより薄いメッキ厚で実現することができる。
しかし、薄付けCu化学メッキの厚さが0.05μm未
満の場合は上記の効果が実用上得られず、1.0μmを
超える場合は租な析出となり不都合が生ずる。
NiBなどの化学メッキを併用するため、Cu化学メッ
キの厚さは導電性を主条件に決定することができ、実用
上は5〜15μm程度が望ましい。
本発明方法ではこのCu化学メッキ厚を薄くしても、半
田食われによる絶縁層の露出は全く起こらない。この理
由は、#4熱性の高いN1はCuと比へ半田への溶解速
度が1/10以下と低い故である。
又、メッキ作業時間も従来の半分以下に短縮することが
可能となるが、これはメッキ速度の相違、即ちCuの1
〜5 μm /hrに対しNiBなどは5〜15μm/
hrと速いことに起因する。更にCu化学メッキ厚が薄
いことから、前述のCu異常析出の危険度も加速的に減
少し、信頼性の高い微細回路の形成が可能となる。
本発明方法で得られる導電回路の一つの特徴は、部品、
特に半導体素子を直接搭載する際のワイヤーボンド性に
極めて優れている点である。即ち、従来のアディティブ
法で製造した基板ではCu層の下にゴム状接着層を置く
ため、超音波ボンドのエネルギーが吸収されて有効にボ
ンドに使われない。従って、Cu層は可及的に厚くする
必要があった。これに対し本発明方法で得られるものは
、硬質なCuレジンペーストとNiB層を有するため、
Cu層が薄くともボンディングキャピラリーを通して加
えられる超音波エネルギーは回路表面とボンディングワ
イヤー間に集中して効率的に使われ、高2度で確実なボ
ンドが容易に実現される。
以上、一層目路の形成方法について説明したが、両面回
路或いはこれらを積層した多層回路の製造にも、本発明
を応用することば可能である。この場合、スルーホール
の代りにCuレジンペーストでドリル穴を埋めることに
より能率的に電気的導通を図ることができる。又、第一
層@路上にCuレジノペース)・を用いてスルースフッ
ドを立て、絶縁層を印刷してから、全く同様にして第二
層回路を形成することができる。更に、従来のサブトラ
クティブ法により製造した回路基板上に本発明方法を応
用して多層化することも可能である。
(実 施 例) 1)実施例工、 比較例1〜6 AI板(厚さ1.5mm1の片面をポリイミド塗膜(厚
さ約50μm)で絶縁して基板とした。平均粒径9μm
の球状Cu粉80重量%とフェノールレジン20重量%
に少量のブチルカルビノールアセテートを配合したCu
しンンペーストを用いて回路をスクリーン印刷した。最
小回路中を0.15繭、回路間隔を0.2mmとし、2
10℃、15分間の加熱で硬化した。この回路基板を1
0%HCI中に10分間浸漬しその表面を洗浄後、エン
プレートCu−401&(ジャパンメタルフイニシング
社製)(20℃)に10分間浸漬して、約0.3μm厚
の薄付けCu化学メッキをした。次に、5B−55浴(
日本カニゼン社製)(56℃、pH6,98)に10分
間浸漬して、約3.5μm厚のN1B(8分約0゜9%
)化学メッキをした。次に、ELC−N3浴(上材工業
社製)(63℃)に2時rwi浸漬して、約8μm厚の
Cu化学メッキをした。これを実施例1とする。
比較例1 実施例1において、薄付けCu化学メッキを欠いて、N
iB化学メッキ及びCu化学メッキを施した。
比較例2 実施例1において、薄付けCu化学メッキをした後、N
iB化学メッキを欠いてCu化学メッキを施した。
比較例3 比較例2において、Cu化学メッキを8時間行い約30
μmのメッキ厚とした。
比較例4 実施例1において、NiB化学メッキ浴の代りにNiP
化学メッキ浴を用いたが、全(Niは析出しなかった。
そこで、PdCl20.1g/l水溶液に30秒間浸漬
してから水洗し、その後NiP化学メッキ浴、Cu化学
メッキ浴に浸漬し、実施例1と同様にメッキを施した。
比較例5 後述の特性比較を行うため、市販のサブトラクティブ法
回路基板を用いた。該基板の最小回路中は0.35mm
、回路間隔は0.40mmであり、Cu箔の厚さは35
μmであった。
比較例6 同様に、市販のアディティブ法基板を用いtコ。
該基板の最小回路中は0.20mm、回路間隔は0.2
5胴であり、Cuメッキ厚は35μmであった。
以上て得た各々の回路基板につき、(A)  100倍
の実体頴徴鏡を泪いて、回路部のピンボールの有無を調
べた。(B)  100倍の実体顕i敞鏡を用いて、回
路量絶縁部上におけるCuの異常析出の有無を調へた。
(c)60℃、95%r、h、(相対湿度)のチャ〉バ
ー内に100時間置き、加湿劣化してから、半田濡れ性
を調へるため、230℃の共晶浴に5秒間浸漬した後、
半田付は面の濡れ面積を比較した。(D)Al−1%S
i線(35μmφ)を用いてウェッジボンディングを行
い、更に対向してボンドされた二線の両自由端をボンド
してループを形成し、引張強度を測定した。測定値は2
0本のループについての平均引張強度とした。次の表−
1に結果をまとめて示す。
表−1 上記の表−1より、本発明による実施例1は半田濡れ性
が良好で、ボンド強度大の微細回路であることが明らか
である。従来法による比較例5〜6は、35μmの厚い
Cu層をもつため、半田濡れ性において実施例1と同等
の結果を示したが、ボンド強度に劣りかつ回路はより租
にとどまった。
比較例1〜4は、Cuレジンペース)・を用いる点で実
施例1と共通しているが、本発明条件を欠いているため
、いずれも不都合な点を有している。
2)実施例2〜3.比較例7 上述のごとく、本発明はNiB化学メッキの特性を活か
して、Cuレジンペースト応用回路の高性能化を実現し
ている。この点をより明らかにするため、実施例1にお
いてNiB化学メyキ厚を1.56m(実施例2) 、
0.03μm (実施例3)、0μm(比較例7)とし
た試料につし1て、(c)及び(D)の測定を行った。
次の表−2に結果を示す。
表−2 以上の説明においては、中間層としてNiB化学メッキ
を用いた場合についてのみ示したが、N + P 。
CoP、 CoB化学メッキを用いてもほぼ同様の結果
が得られた。
(発明の効果) 本発明はエレクトロニクスの発展に伴って、今後益々大
量に、かつ工業的に強く要求される良性能の高富度(:
敢細導電回路の新規な形成方法であり、従来のことくエ
リチングやレジス)・塗布等の多段多様な工程を要する
ことなく、より一層能率的経済的な製造を可能にするも
のである。しかも得られろ回路基板は半田食われのない
微細回路基板であり、今後の電子部品実装の主流となり
つつある面実装に好適なものであり、本発明の工業的意
義は漸めて大きい。

Claims (4)

    【特許請求の範囲】
  1. (1)絶縁性基板上に導電回路を形成するに際して、(
    a)先づ前記基板上に、Cu又はCu合金粉とレジンと
    から成るペーストにより回路パターンを形成し、(b)
    その上に、薄付けCu化学メッキを施し、(c)さらに
    その上にNiB、NiP、CoB、CoP又はNi−C
    o合金の群から選らばれたいずれかの化合物の化学メッ
    キの中間層を介在させ、(d)次いで前記中間層上に所
    望厚さのCu化学メッキを施すことを特徴とする導電回
    路の形成方法。
  2. (2)前記ペースト中のCu又はCu合金粉含有量を6
    0〜90重量%とすることを特徴とする特許請求の範囲
    第(1)項記載の導電回路の形成方法。
  3. (3)前記薄付けCu化学メッキの厚さを0.05〜1
    .0μmとすることを特徴とする特許請求の範囲第(1
    )項記載の導電回路の形成方法。
  4. (4)前記NiBあるいはCoBの化学メッキの中間層
    の厚さを0.1〜5.0μmとすることを特徴とする特
    許請求の範囲第(1)項記載の導電回路の形成方法。
JP26839685A 1985-11-30 1985-11-30 導電回路の形成方法 Pending JPS62128594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26839685A JPS62128594A (ja) 1985-11-30 1985-11-30 導電回路の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26839685A JPS62128594A (ja) 1985-11-30 1985-11-30 導電回路の形成方法

Publications (1)

Publication Number Publication Date
JPS62128594A true JPS62128594A (ja) 1987-06-10

Family

ID=17457890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26839685A Pending JPS62128594A (ja) 1985-11-30 1985-11-30 導電回路の形成方法

Country Status (1)

Country Link
JP (1) JPS62128594A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6415377A (en) * 1987-07-07 1989-01-19 Adachi Shin Sangyo Kk Method for forming patterned plating on base material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6415377A (en) * 1987-07-07 1989-01-19 Adachi Shin Sangyo Kk Method for forming patterned plating on base material

Similar Documents

Publication Publication Date Title
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
TWI335195B (en) Multilayer wiring board
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
JP4674120B2 (ja) 配線基板およびその製造方法
JPH0748584B2 (ja) プリント回路及びその作成法
WO2008038681A1 (fr) Composant de substrat céramique et composant électronique utilisant celui-ci
WO2007102644A1 (en) Method of forming triple palladium- palladium-gold plating layer on high-density printed circuit board for solving the thickness deviation of plating and printed circuit board produced thereby
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
JPH05327187A (ja) プリント配線板及びその製造法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JPH0828561B2 (ja) プリント配線板の製造法
JP4817043B2 (ja) セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法
JP2013089630A (ja) 半導体パッケージ及びその製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JPS62128594A (ja) 導電回路の形成方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP5145626B2 (ja) 配線基板
JPH04144190A (ja) 配線基板およびその製造方法
JPS61279195A (ja) 回路基板の製造方法
JP3852405B2 (ja) 半導体パッケージの製造方法
JP2002111187A (ja) 配線基板
JP2017191894A (ja) プリント配線基板及びその製造方法
JP4511011B2 (ja) 配線基板の製造方法
KR101241639B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法