KR100658974B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100658974B1
KR100658974B1 KR1020060003583A KR20060003583A KR100658974B1 KR 100658974 B1 KR100658974 B1 KR 100658974B1 KR 1020060003583 A KR1020060003583 A KR 1020060003583A KR 20060003583 A KR20060003583 A KR 20060003583A KR 100658974 B1 KR100658974 B1 KR 100658974B1
Authority
KR
South Korea
Prior art keywords
layer
contact
metal layer
nickel
printed circuit
Prior art date
Application number
KR1020060003583A
Other languages
English (en)
Inventor
이동준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060003583A priority Critical patent/KR100658974B1/ko
Application granted granted Critical
Publication of KR100658974B1 publication Critical patent/KR100658974B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 회로와 전기적으로 연결되는 접점과, 접점의 상부에 적층되는 금속층과, 금속층의 상면을 표면처리하여 형성되는 외곽층을 포함하는 단자부를 포함하되, 접점의 상면으로부터 단자부의 상면까지의 거리는 5μm 내지 25μm인 인쇄회로기판은, 솔더 레지스트 말단에서 솔더결합계면으로 전달되는 응력을 감소하여 솔더결합의 신뢰성을 보장한다.
인쇄회로기판, 단자부, 솔더 레지스트

Description

인쇄회로기판 및 그 제조방법{PCB and manufacturing method thereof}
도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 단면도.
도 2는 본 발명의 바람직한 일 실시예에 따른 솔더 레지스트 말단과 솔더결합계면의 거리에 따른 솔더결합의 신뢰성 정도를 나타낸 그래프.
도 3은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법.
<도면의 주요부분에 대한 부호의 설명>
1: 접점 2: 금속층
3: 니켈층 4: 금도금층
5: 솔더 레지스트 6: 솔더 레지스트 말단
9: 절연재
본 발명은 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 인쇄회로기판 및 그 제조방법에 관한 것이다.
무전해 니켈/금도금(ENIG,Electroless Nickel Immersion Gold) 공정은 현재 인쇄회로기판의 단자부의 표면처리(surface finish)로서 널리 쓰이는 방법 중 하나 이다. 이후 인쇄회로기판 등의 부품은 표면처리된 단자부를 솔더링을 하여 기계적/전기적인 연결을 하게 되는데 이때 무전해 니켈/금도금면과 솔더결합계면은 매우 취성이 강하여 최근 많은 문제점들이 보고되고 있다.
이러한 이유로 Cu OSP (Organic Solderability Preservatives) 혹은 Immersion Sn 등의 표면처리가 도입되고 있으나 이 또한 공정상 많은 문제점이 있는 상황이며 무전해 니켈/금도금 공정은 오랜 보관기관, 균일한 표면 형상, 패키징 공정에서의 인식마크 우수한 인식성 등으로 인하여 다른 공정에 비하여 훨씬 큰 장점을 갖고 있다.
따라서 이러한 취성의 문제점만 개선한다면 무전해 니켈/금 도금 공정은 표면처리 중 가장 큰 경쟁력을 갖는 방법이 될 것이다.
이러한 무전해 니켈/금도금의 솔더결합 취성에 가장 큰 영향을 미치는 요인으로 블랙 패드(black pad)와 같은 니켈 부식(Ni corrosion)때문이라는 인식이 넓게 인식되어 왔으며 이에 대해서는 업계에서 특별한 의의가 없다.
하지만, 솔더 레지스트의 말단이 응력집중부라는 사실 또한 알려져 있으며, 솔더결합계면이 이러한 응력집중부로부터 일정 거리를 유지하지 못함으로써 솔더결합의 신뢰성이 떨어지는 문제도 발생한다.
다시 말하면, 종래에는 무전해 니켈/금 도금 공정의 전처리로서 보통 2μm 내지 5μm의 구리에칭을 행하게 된다. 이후, 에칭면 위로 대략 5μm의 무전해 니켈 금도금이 행해진다. 결론적으로 솔더결합계면과 솔더 레지스트 말단 간의 거리가 대략 0μm 내지3μm정도 범위를 이룬다. 이러한 구조는 솔더 레지스트 말단의 응력 이 쉽게 솔더결합계면으로 전파될 수 있는 구조가 된다.
본 발명은 솔더 레지스트 말단에서 솔더결합계면으로 전달되는 응력으로부터 솔더결합의 신뢰성을 보장하는 인쇄회로기판의 단자부 및 그 제조방법을 제공하는 것이다.
본 발명의 일측면에 따르면, 회로와 전기적으로 연결되는 접점과, 접점의 상부에 적층되는 금속층과, 금속층의 상면을 표면처리하여 형성되는 외곽층을 포함하는 단자부를 포함하되, 접점의 상면으로부터 단자부의 상면까지의 거리는 5μm 내지 25μm인 인쇄회로기판이 제공된다.
또한, (a) 인쇄회로기판에 회로와 전기적으로 연결되는 접점을 형성하는 단계, (b) 접점의 상부에 도금에 의해 금속층을 적층하는 단계, 및 (c) 금속층의 상면을 표면처리하여 외곽층을 형성함으로써 단자부를 형성하는 단계를 포함하되, 접점의 상면으로부터 단자부의 상면까지의 거리는 5μm 내지 25μm인 인쇄회로기판의 제조방법이 제공된다.
(a) 단계와 (b) 단계 사이에 접점의 일부를 제거하여 접점의 두께를 감소시키는 단계를 더 포함할 수 있다. 이는 금속층을 쉽게 도금하기 위하여 접점의 산화층을 제거하기 위함이다.
외곽층은 니켈층과 니켈층 상면에 형성되는 금도금층을 포함할 수 있으며, 금속층은 전해 동도금층을 포함할 수 있다. 니켈층은 무전해 금도금으로, 금도금층은 이온반응에 의한 치환반응으로 형성하는 것이 일반적이다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 단면도이다. 도 1을 참조하면, 접점(1), 금속층(2), 니켈층(3), 금도금층(4), 솔더 레지스트(5), 솔더 레지시트 말단(6), 절연재(9), 인쇄회로기판(10), 단자부(20)가 도시되어 있다.
단자부(20)는 외부소자가 접속하는 부분으로서, 접점(1) 상면에 금속층(2), 니켈층(3), 금도금층(4)이 도금된 형태이다.
접점(1)은 절연재(9) 상면에 위치하며, 회로와 연결된 부분이다. 일반적으로 회로 형성 시 함께 형성된 부분으로 구리 재질이 통상적으로 사용된다.
접점(1) 상면에는 금속층(2)이 위치한다. 금속층(2)은 도면에 도시된 바와 같이 접점(1) 내부에 일정한 두께가 삽입되어 있는 형태이다. 이는 접점(1)을 에칭한 이후에 전기 도금을 하기 때문에 발생되는 현태이다. 한편, 에칭을 하는 이유는 깨끗한 금속층을 얻기 위함이다. 만약 이러한 공정을 하지 않게 되면 금속층 표면에 산화물 등이 남아 있을 가능성이 있다. 또한 표면 산화물을 완전히 제거하지 않더라도 표면조도 등으로 인하여 표면에서 불균일한 도금층이 형성되어 이후 공정에서 기계의 인식불량이 발생할 가능성이 있다.
그러나 에칭공정을 진행하지 않아도 될 만큼 접점(1) 표면을 가공한다면, 접점(1) 위에 바로 금속층(2)을 도금할 수도 있다. 금속층(2)은 전기 도금으로 행하며, 일정한 두께를 얻기 위하여 행하는 공정이다. 금속층(2)도 공정의 편이상 구리를 일반적으로 사용한다.
외곽층은 니켈층(3)과 금도금층(4)로 이루어져 있다. 외곽층 중 니켈층(3)은 금속층(2) 상면에 위치하며, 일반적으로 무전해 도금으로 행한다. 니켈층(3) 상면에는 금도금층(4)이 위치하며, 금도금층(4)은 니켈층(3)을 이온화 반응에 의한 치환 반응으로 형성한다.
외부로 노출된 접점(1)은 시간이 경과함에 따라 산화되고 부식이 되기도 하여 와이어 본딩의 특성을 기대할 수 없게 된다. 이를 니켈/금도금으로 표면처리 함으로써 외부 솔더볼과의 접속력을 좋게 한다.
한편, 접점(1) 표면과 금도금층(4)의 표면 거리는 5μm 내지 25μm, 바람직하게는15μm 내지 20μm 로 할 수 있다. 이것은 금도금층(4)의 표면이 단자부의 표면과 동일할 때이며, 금도금층(4) 상면에 또 다른 층이 형성된다면, 최종층의 표면까지의 거리를 의미한다.
접점(1)의 표면에는 솔더 레지스트 말단(6)이 위치하는 부분이며, 솔더 레 지스트 말단(6)에서 응력이 발생하여 솔더결합계면으로 전달된다. 이러한 응력은 솔더 레지스트 말단(6)과 솔더결합계면의 거리, 즉 접점(1) 표면과 금도금층(4) 표면과의 거리에 일정한 관련을 가지는 바, 이를 그래프로 나타내면, 도 2와 같다.
도 2는 솔더 레지스트 말단과 솔더결합계면의 거리에 따른 솔더결합의 신뢰성 정도를 나타낸 그래프이다.
도 2에서 도시된 바와 같이, 솔더 레지스트 말단과 솔더결합계면의 거리가 5μm 내지 25μm인 부위에서 솔더결합의 신뢰성이 최고를 이룬다. 두께가 15μm이하인 경우에는 솔더 레지스트 말단으로부터 응력이 솔더결합계면에 전달되어 솔더결합의 신뢰성이 좋지 않고, 두께가 너무 두꺼울 경우에는 오히려 응력이 표면에서 전파될 수 있어 응력전달이 오히려 쉬워진다. 따라서, 적정의 거리에서 솔더결합의 신뢰성이 좋아진다.
도 2의 그래프는 솔더 레지스트의 두께가 35μm인 경우를 예시한 것으로서 솔더 레지스트의 두께가 변할 때 최적의 범위는 다소 유동적일 수 있다.
따라서, 접점 표면과 금도금층 표면의 거리는 솔더 레지스트의 두께를 고려하여 5μm 내지 25μm, 바람직하게는 15μm 내지 20μm로 할 수 있다.
이하 본 발명에 따른 솔더결합의 신뢰성을 향상시킨 인쇄회로기판의 제조방법을 설명하면 다음과 같다.
우선, 인쇄회로기판 상에 일정한 회로패턴과, 반도체 실장을 위한 접점을 형성시키는데, 이러한 공정은 당업계에 널리 알려진 사진식각법(photolithograpy)에 의한 것이 전형적이다.
그 다음, 솔더 레지스트를 인쇄회로기판에 도포하는데, 솔더 레지스트층은 후술하는 금도금에 대한 레지스트 역할을 한다. 솔더 레지스트층에 드라이 필름을 부착하고, 노광 및 현상을 거쳐 단자부 상의 솔더 레지시스트층 부위만을 선택적으로 박리한다.
단자부는 점점, 금속층, 외곽층인 니켈층과 금도금층으로 이루어져 있다.
이후 단자부는 표면처리로 도금공정이 시작된다. 이를 도 3을 참조로 설명한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법의 순서도이다.
도 3의 S11 단계는 접점 상면에 금속층을 도금하는 단계이다. 접점과 금속층은 구리인 것이 바람직하다. 금속층은 전기도금으로 도금하는 것이 바람직하다. 금속층은 니켈층을 도금하기 전에 일정한 두께를 확보하기 위한 단계이다. 따라서, 전기도금의 시간을 적절히 조절하여 원하는 두께를 얻어야 한다. 한편, 금속층을 도금하기 전에, 접점을 일정한 두께까지 제거하는 것이 바람직하다. 이는 금속층에 남아 있는 산화막을 제거하는 단계로서 일반적으로 에칭공정으로 이루어 진다.
금속층이 소정의 두께만큼 도금이 되면, 니켈층을 도금한다.(S12) 니켈을 도금하는 방법은 무전해 도금이 바람직하다. 무전해 도금은 전기도금보다 간편한 방 법이다. 그러나 두껍게 도금할 수 없기 때문에 제한적으로 가능하다. 본 실시예에서도 무전해 니켈 도금으로 원하는 두께의 층을 확보할 수 없기 때문에 금속층을 도금한 후에 니켈도금하여 니켈층을 확보하였다.
니켈층을 형성하기 위한 일례로서 치안산소다(sodium hypophosphite)를 환원제로 사용하여 구리상에 니켈이 도금되는 원리는 다음과 같다.
Figure 112006002308890-pat00001
다른 일례로서, 디메틸아민보란(DMAB)을 환원제로 하여 구리 상에 무전해 니켈이 도금되는 원리는 아래의 반응식 3 및 4에 나타낸 바와 같다.
Figure 112006002308890-pat00002
Figure 112006002308890-pat00003
이상의 반응식 1~4에 나타낸 원리에 의해서 구리층 상에 니켈(Ni)이 석출된다.
니켈 도금은 당해 분야에 공지된 바에 따라 약 80~90℃의 온도에서 3~40분간 수행하여 1μm 내지 10μm의 니켈층 두께를 얻는다.
니켈층 상면에는 금도금층을 도금한다.(S13) 이때의 도금 방식은 아래와 같이 이온화 경향에 따른 치환반응으로 성립된다.
Figure 112006002308890-pat00004
본 발명에서 사용되는 바람직한 무전해 도금액의 일례로는 금 공급원으로 시안화금가리, 킬레이트제로 니트릴로아세틱소다, 착화제로 구연산을 주성분으로 하는 무전해 금 도금액 등을 들 수 있지만 특별히 이에 한정되는 것이 아니다. 무전해 금도금액의 pH는 4~7인 것이 바람직하다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이와 같은 구성을 갖는 본 발명에 의하면, 솔더 레지스트로부터 솔더결합계면으로 전달되는 응력을 감소시킴으로써 솔더결합의 신뢰성이 증가되는 장점이 있 다.

Claims (7)

  1. 회로와 전기적으로 연결되는 접점과;
    상기 접점의 상부에 적층되는 금속층과;
    상기 금속층의 상면을 표면처리하여 형성되는 외곽층을 포함하는 단자부를 포함하되, 상기 접점의 상면으로부터 상기 단자부의 상면까지의 거리는 5μm 내지 25μm인 인쇄회로기판.
  2. 제1항에 있어서,
    상기 외곽층은 니켈층과 상기 니켈층 상면에 형성되는 금도금층을 포함하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 금속층은 전해 동도금층을 포함하는 인쇄회로기판.
  4. (a) 인쇄회로기판에 회로와 전기적으로 연결되는 접점을 형성하는 단계;
    (b) 상기 접점의 상부에 도금에 의해 금속층을 적층하는 단계; 및
    (c) 상기 금속층의 상면을 표면처리하여 외곽층을 형성함으로써 단자부를 형성하는 단계를 포함하되, 상기 접점의 상면으로부터 상기 단자부의 상면까지의 거리는 5μm 내지 25μm인 인쇄회로기판의 제조방법.
  5. 제4항에 있어서,
    상기 (a) 단계와 상기 (b) 단계 사이에 상기 접점의 일부를 제거하여 상기 접점의 두께를 감소시키는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  6. 제4항에 있어서,
    상기 외곽층은 니켈층과 상기 니켈층 상면에 형성되는 금도금층을 포함하는 인쇄회로기판의 제조방법.
  7. 제4항에 있어서,
    상기 금속층은 전해 동도금층을 포함하는 인쇄회로기판의 제조방법.
KR1020060003583A 2006-01-12 2006-01-12 인쇄회로기판 및 그 제조방법 KR100658974B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060003583A KR100658974B1 (ko) 2006-01-12 2006-01-12 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060003583A KR100658974B1 (ko) 2006-01-12 2006-01-12 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100658974B1 true KR100658974B1 (ko) 2006-12-19

Family

ID=37814749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003583A KR100658974B1 (ko) 2006-01-12 2006-01-12 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100658974B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101300318B1 (ko) * 2011-11-18 2013-08-28 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08332590A (ja) * 1995-06-07 1996-12-17 Internatl Business Mach Corp <Ibm> 低融点金属キャップを有するリフローはんだボールによる相互接続構造
KR20020079136A (ko) * 2001-04-13 2002-10-19 삼성전자 주식회사 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법
JP2004193167A (ja) 2002-12-06 2004-07-08 Fujikura Ltd 半導体パッケージおよび半導体パッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08332590A (ja) * 1995-06-07 1996-12-17 Internatl Business Mach Corp <Ibm> 低融点金属キャップを有するリフローはんだボールによる相互接続構造
KR20020079136A (ko) * 2001-04-13 2002-10-19 삼성전자 주식회사 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법
JP2004193167A (ja) 2002-12-06 2004-07-08 Fujikura Ltd 半導体パッケージおよび半導体パッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101300318B1 (ko) * 2011-11-18 2013-08-28 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Similar Documents

Publication Publication Date Title
KR101058635B1 (ko) 무전해 니켈 도금액 조성물, 연성인쇄회로기판 및 이의 제조 방법
JP5402939B2 (ja) 銅の表面処理方法及び銅
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
US20110051387A1 (en) Method for electroless nickel-palladium-gold plating, plated product, printed wiring board, interposer and semiconductor apparatus
US7982138B2 (en) Method of nickel-gold plating and printed circuit board
JPWO2005034597A1 (ja) 配線基板のパッド構造及び配線基板
JP2014058738A (ja) 金薄膜形成方法及び印刷回路基板
US8946911B2 (en) Electrode pad, printed circuit board using the same, and method of manufacturing printed circuit board
KR20130007021A (ko) 접속 단자의 와이어 본딩 결합 구조체 및 이의 제조 방법
JP2010037603A (ja) 接続端子部およびその製造方法
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
KR100658974B1 (ko) 인쇄회로기판 및 그 제조방법
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP5843249B2 (ja) 無電解パラジウムめっき又は無電解パラジウム合金めっきの前処理用活性化液
US6698648B2 (en) Method for producing solderable and functional surfaces on circuit carriers
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
KR100648970B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007063042A (ja) セラミクス基板およびセラミクス基板を用いた電子部品
KR20130007022A (ko) 인쇄회로기판 및 이의 제조방법
KR20100128969A (ko) 전도성 표면 실장 단자용 필름 및 그 제조 방법
JPH04144190A (ja) 配線基板およびその製造方法
JPH11140659A (ja) 半導体搭載用基板とその製造方法
JP2008147495A (ja) 接続端子、接続端子を用いた半導体チップ搭載用基板、半導体パッケージとその製造方法及び配線板とその製造方法
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee