JP2007123883A - プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板 - Google Patents

プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板 Download PDF

Info

Publication number
JP2007123883A
JP2007123883A JP2006287889A JP2006287889A JP2007123883A JP 2007123883 A JP2007123883 A JP 2007123883A JP 2006287889 A JP2006287889 A JP 2006287889A JP 2006287889 A JP2006287889 A JP 2006287889A JP 2007123883 A JP2007123883 A JP 2007123883A
Authority
JP
Japan
Prior art keywords
plating layer
palladium
circuit board
gold
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006287889A
Other languages
English (en)
Inventor
Kyu Hyok Yim
ギュヒョク イム
Sung Wook Chun
ソンウク ジョン
Dek Gin Yang
ドクジン ヤン
Dong Gi An
ドンギ アン
Chul Min Lee
チョルミン イ
Mijeong Han
ミジョン ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
YMT Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
YMT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd, YMT Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2007123883A publication Critical patent/JP2007123883A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C23C18/44—Coating with noble metals using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/073—Displacement plating, substitution plating or immersion plating, e.g. for finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemically Coating (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】プリント回路基板に要求される半田付け性およびワイヤボンディング性を満足させることが可能なプリント回路基板のメッキ層形成方法を提供する。
【解決手段】半導体表面実装のためのワイヤボンディング部１２、１３および外部部品との接続のための半田付け部を含み、一定の回路パターンが形成されたプリント回路基板を用意する段階と、プリント回路基板のワイヤボンディング部１２、１３および半田付け部を除いた部分にフォトソルダレジスト層１４を形成する段階と、ワイヤボンディング部１２、１３および半田付け部に無電解パラジウムまたはパラジウム合金メッキ層１５を形成する段階と、パラジウムまたはパラジウム合金メッキ層１５上に、水溶性金化合物を含む置換型浸漬金メッキ液を接触させて無電解金または金合金メッキ層１６を形成する段階とを含む。
【選択図】図３

Description

本発明は、プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板に関する。より具体的には、本発明は、プリント回路基板の銅露出部位に無電解置換メッキによってパラジウムまたはパラジウム合金をメッキしてパラジウムまたはパラジウム合金メッキ層を形成し、その上に無電解置換メッキによって金メッキまたは金合金メッキ層を形成して、半導体パッケージングにおいて高信頼度を有するプリント回路基板のメッキ層を形成する方法およびこれから製造されたプリント回路基板に関する。
リジッド、フレキシブルまたはリジッド・フレキシブルプリント回路基板は、半導体部品をワイヤボンディングにより実装するランド、及びＩＣチップやＲＡＭなどの素子を半田付けにより実装するランドを有する。これと関連し、図１にはプリント回路基板の代表的モデル、ＢＧＡ、マルチチップモジュール（以下、ＭＣＭという）、及びカメラモジュールの平面写真が示されている。図１に示されているように、ワイヤボンディング工程が必要なランド（銅箔露出部位）２、３（以下、ワイヤボンディングランドという）および半田付け工程が必要なランド（銅箔露出部位）（以下、半田付けランドという）（図示せず）は、銅材質からなることが典型的である。ところが、このように外部に露出された銅層は、時間経過に伴って酸化したり腐食したりして、半田付けあるいはワイヤボンディング特性を損なう可能性がある。したがって、半田付けおよびワイヤボンディング特性を維持するためには、露出された銅層上に電気ニッケルメッキまたは無電解ニッケルメッキを施して腐食性雰囲気から、長期的な貯蔵条件の下でも銅を保護する。また、ニッケルメッキ層は、銅と、後にメッキされる金との間の界面膜としての役割をして相互拡散を防止する。その後、電気金メッキまたは無電解金メッキを０．５μｍ程度で実施して、容易にワイヤボンディングを行うことができるような特性を提供している。
一般に、上述したようなメッキ工程は当業界において広く知られているが、例えば特許文献１は、フォトソルダレジスト（ＰＳＲ）を用いて金メッキしようとする銅露出部位に無電解ニッケル層を形成した後、１つ以上の水溶性金化合物、１つ以上の伝導性塩、１つ以上の還元剤および水を含むメッキ液を用いてプリント回路基板を製造する方法を開示している。
また、特許文献２は、無電解ニッケルメッキの後、金−銀合金メッキ液を用いて、金（Ａｕ）および銀（Ａｇ）からなる合金メッキ層を提供する方法を開示している。また、特許文献３は、金メッキしようとする銅部位上に非晶質の第１無電解ニッケル皮膜を形成し、その上に結晶質の第２無電解ニッケル皮膜を形成し、さらにその上に置換反応を主反応とする無電解金メッキ膜を形成する方法を開示している。その他にも、特許文献４および特許文献５は、銅層上にニッケル−金メッキ層を形成する改良技術を開示している。
プリント回路基板において、ニッケルまたはニッケル合金メッキの後、厚金メッキを施す理由は、次のとおりである。
ニッケルまたはニッケル合金メッキの後、薄金メッキ（フラッシュ金メッキ、通常０．１μｍ以下）を施す場合には、ワイヤボンディング性に劣り、基準値に達しなくなる。よって、ワイヤボンディング性を満足させるために、金メッキ層の厚さをさらに厚くしなければならないが、通常０．５μｍ以上の金厚さになると、５ｇｆ以上の力になって、満足すべきワイヤボンディング値を得ることができる。
これと関連し、従来から知られているプリント回路基板の概略的な金メッキ工程の具体例が図２に示されている。
図２を参照すると、まず、当業界において広く知られている方法によって、基板１上に、パターン化された回路（図示せず）および銅箔露出部位２、３を形成した後、金メッキされるべき部分を除いた残りの部分にフォトソルダレジスト層４を形成する。ＣＳＰ（図示せず）、ＢＧＡ、又はカメラモジュールプリント回路基板の銅箔露出部位２上に電解ニッケルメッキ液を用いて５μｍ内外の電解ニッケルメッキ層５を形成した後、電解金メッキを施して０．５μｍ以上の金メッキ層７を形成する。この場合、電解メッキを用いるため、通電が必要なリード線がなければならず、このようなリード線は、アンテナ作用があって、半導体組立の後にノイズ現象を引き起こす。よって、最近、電気メッキの後にエッチングによってリード線を除去する場合もあるが、この場合には完璧に除去することが難しい。
一方、ＭＣＭプリント回路基板の場合、リード線がないため、銅箔露出部位３上に無電解ニッケルメッキ液を用いて８５℃で２０分間処理し、約５μｍ内外の厚さを有し且つリン（Ｐ）が５〜９重量％の含量で含有されたニッケル−リンからなるニッケル合金メッキ層６を形成した後、クエン酸を主成分とする薄金メッキ液（１次金メッキ）およびチオ硫酸ソーダおよび亜硫酸ナトリウムを還元剤とする厚金メッキ液（２次金メッキ）を施すことにより、０．５μｍ以上の金メッキ層８を得る。金メッキを１次、２次にわたって施す理由は、２次金メッキ液の場合に銅汚染によってメッキ液の寿命が著しく減少するから、１次メッキを緩衝として２次金メッキ液を保護するためである。
このように１次、２次にわたって０．５μｍ以上の厚さを得るために、８５℃で約１００分間程度の処理時間が必要である。また、液の寿命があまり短くて生産コストがさらにかかるという欠点がある。
一方、最近、携帯用機器の小型化と多機能化に伴って使用が急増しているリジッド・フレキシブル、あるいはフレキシブルプリント回路基板において、屈曲および捩りなど苛酷な製造工程が導入されているが、上述した無電解ニッケルメッキおよび無電解金メッキ層を導入したプリント回路基板の場合、ニッケル−リン合金固有の高い硬度と熱処理による組織変態によって屈曲亀裂が生じて、フレキシブルプリント回路基板には使用できないという致命的な問題点がある。
また、高密度プリント回路基板は、低電流、高周波用として主に用いられるので、電気伝導度特性に優れなければならないが、リンを含有したニッケル−リン合金メッキ層は、リンの含量に応じて約５０〜８０Ω／ｃｍの抵抗を有し、３〜６μｍのメッキ厚さを有するので、電流が表面に沿って流れる「表皮効果」のせいで、低電流、高周波用材料として不適である。
韓国特許公開第２０００−５３６２１号明細書 韓国特許公開第２００３−００８０５４７号明細書 特開平７−７２４３公報 米国特許第５，２３５，１３９号明細書 米国特許第６，７３３，８２３号明細書
このため、本発明では、かかる従来の技術の問題点を解決するために広範囲な研究を重ねたところ、非常に薄いパラジウムまたはパラジウム合金メッキ層と、その上に非常に薄い金メッキまたは金合金メッキ層とによっても厚金メッキを代替することができることを見出し、本発明を完成するに至った。
そこで、本発明の目的は、プリント回路基板に要求される半田付け性およびワイヤボンディング性を満足させることが可能なプリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板を提供することにある。
本発明の他の目的は、既存のプリント回路基板の屈曲亀裂などの技術的問題点を解決すると同時に、コストダウンおよび生産性を大幅増大させることが可能なプリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板を提供することにある。
本発明の別の目的は、リード線なしに無電解メッキ工程によってメッキ層が形成されて高密度及び高信頼性を有するプリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板を提供することにある。
上記目的および他の目的を達成するための本発明に係るプリント回路基板のメッキ層形成方法は、（ａ）半導体表面実装のためのワイヤボンディング部および外部部品との接続のための半田付け部を含み、一定の回路パターンが形成されたプリント回路基板を用意する段階と、（ｂ）プリント回路基板のワイヤボンディング部および半田付け部を除いた部分にフォトソルダレジスト層を形成する段階と、（ｃ）ワイヤボンディング部および半田付け部に無電解メッキによるパラジウムメッキ層またはパラジウム合金メッキ層を形成する段階と、（ｄ）パラジウムメッキ層またはパラジウム合金メッキ層上に水溶性金化合物を含む置換型浸漬金メッキ液を接触させて無電解メッキによる金メッキ層または金合金メッキ層を形成する段階とを含むことを特徴とする。
ここで、パラジウム合金メッキ層は、パラジウム（Ｐｄ）９1〜９９．９重量％、およびリン（Ｐ）またはホウ素（Ｂ）０．１〜９.0重量％からなることが好ましい。
金合金メッキ層は、金（Ａｕ）９９〜９９．９９重量％、およびタリウム（Ｔｌ）、セレニウム（Ｓｅ）、またはこれらの組み合わせ物０．０１〜１．０重量％からなることが好ましい。
パラジウムメッキ層またはパラジウム合金メッキ層の厚さは、０．０５〜２．０μｍであることが好ましい。
金メッキ層または金合金メッキ層の厚さは、０．０１〜０．２５μｍであることが好ましい。
一方、（ｃ）段階は、６０〜８０℃の温度で１分〜３０分間行われることが好ましい。
（ｄ）段階は、７０〜９０℃の温度で１分〜３０分間行われることが好ましい。
プリント回路基板は、リジッド、フレキシブルまたはリジッド・フレキシブルプリント回路基板を用いることができる。
目的およびその他の目的を達成するための本発明に係るプリント回路基板は、半導体表面実装のためのワイヤボンディング部および外部部品との接続のための半田付け部を含み、一定の回路パターンが形成されたプリント回路基板において、ワイヤボンディング部および半田付け部は、銅層または銅合金層、銅層または銅合金層上に形成された無電解メッキによるパラジウムメッキ層またはパラジウム合金メッキ層、パラジウムメッキ層またはパラジウム合金メッキ層上に形成された無電解メッキによる金メッキ層または金合金メッキ層とを含むことを特徴とする。
本発明によれば、リジッド、フレキシブルまたはリジッド・フレキシブルプリント回路基板の銅層上に純粋なパラジウムまたはパラジウム−リンまたはパラジウム−ホウ素からなる無電解メッキによるパラジウム層またはパラジウム合金メッキ層を形成し、無電解メッキによるパラジウムメッキ層またはパラジウム合金メッキ層上に無電解浸漬メッキ法による金メッキ層または金合金メッキ層を形成してプリント回路基板のメッキ層を形成する。
これにより、外部の腐食性雰囲気からパラジウムメッキ層またはパラジウム合金メッキ層を保護し、半田付け性とワイヤボンディング性に優れて半導体とのパッケージ信頼性を向上させる。
全てのメッキ層は、無電解メッキまたは浸漬メッキによって行われるので、ＢＧＡ、ＣＳＰ、カメラモジュールなどのリード線を通常のメッキでは必要とするプリント回路基板の場合でも、リード線が不要であり、これによるエッチング工程を省略することができて工程が単純になるという利点がある。また、回路密度を大幅高めることができて高密度のＢＧＡ、ＣＳＰまたはカメラモジュールの製作が可能である。
ＭＣＭ、カメラモジュールのようにリード線の必要のないリジッド、フレキシブルまたはリジッド・フレキシブルプリント回路基板も、パラジウムメッキ後の金メッキの際に薄い厚さでもワイヤボンディング性の保障を受けることができ、工程時間が大幅短縮されてコストダウンおよび生産性を大幅増大させることができる。
以下に添付図面を参照しながら、本発明をより具体的に説明する。
前述したように、本発明によれば、プリント回路基板の銅（Ｃｕ）または銅合金により露出された半田付け部及びワイヤボンディング部に、パラジウム（Ｐｄ）又はパラジウム合金からなるメッキ層を形成し、金（Ａｕ）または金（Ａｕ）合金からなるメッキ層を無電解置換メッキによって析出させ、電気メッキのための別途のリード線なしにメッキ層を形成することにより、単純且つ経済的な工程によって高密度及び高信頼度を有するＢＧＡ（ボールグリッドアレイ）、ＣＳＰ（チップスケールパッケージ）、またはカメラモジュールなどのリジッド、フレキシブルまたはリジッド・フレキシブルプリント回路基板を提供する。
本発明の一具体例に係るプリント回路基板のメッキ層形成方法が図３に示されている。
本発明のメッキ層形成方法によれば、まず、リジッド、フレキシブルまたはリジッド・フレキシブル基板１１上に、一定の回路パターン（図示せず）、半導体実装のためのワイヤボンディング部１２、１３、および外部部品との接続のための半田付け部（図示せず）を形成するが、これらの工程は、当業界において広く知られているフォトリソグラフィによって行うことが典型的である。
その後、フォトソルダレジスト（ＰＳＲ）を基板１１に塗布してフォトソルダレジスト層１４を形成するが、フォトソルダレジスト層１４は、後述するメッキに対するレジストの役割をする。フォトソルダレジスト層１４形成にドライフィルムを適用し、露光及び現像を経て、ワイヤボンディング部１２、１３および半田付け部（図示せず）上のフォトソルダレジスト層部位のみを選択的に剥離する。
上記の工程の完了後には、ワイヤボンディング部１２、１３および半田付け部（図示せず）が外部に露出されるから、その上に無電解パラジウムメッキによるパラジウムまたはパラジウム合金メッキ層１５を形成する。このような導電層であるワイヤボンディング部１２、１３上に無電解パラジウムまたはパラジウム合金メッキ層１５を形成するための方法は、次のとおりである。
一例として、次亜リン酸ソーダを還元剤として銅上にパラジウムがメッキされる原理は、次のとおりである。

Ｈ２ＰＯ２ −＋Ｈ２Ｏ→Ｈ３ＰＯ３ −＋Ｈ＋＋ｅ− ・・・（反応式１）

Ｐｄ２＋＋２ｅ−→Ｐｄ０ ・・・（反応式２）

他の一例として、ジメチルアミンボラン（ＤＭＡＢ）を還元剤として銅上に無電解パラジウムがメッキされる原理は、下記反応式３および４に示したとおりである。

（ＣＨ３）２ＮＨＢＨ３＋４ＯＨ−→（ＣＨ３）２ＮＨ＋ＢＯ２ −＋３／２Ｈ２＋２Ｈ２Ｏ＋３ｅ− ・・・（反応式３）

Ｐｄ２＋＋２ｅ−→Ｐｄ０ ・・・（反応式４）

反応式１〜４に示した原理によって、銅層上にパラジウム（Ｐｄ）が析出される。
本発明によれば、メッキ液に含有された還元剤の種類によって、純粋パラジウムがメッキされるか、あるいはパラジウム合金（パラジウム−リン、パラジウム−ホウ素）層がメッキされるかが決定される。代表的な無電解パラジウムメッキ液の一例としては、硫酸パラジウム（ＰｄＳＯ４）をパラジウム供給源とし、次亜リン酸ソーダまたはジメチルアミンボランを還元剤とし、乳酸を錯化剤とし、琥珀酸を緩衝剤とした酸性無電解パラジウムメッキ液（ＹＯＯＩＬ，ＩＮＣ．製のＰＡＧＯＤＡ−Ｐａｌｌａｄｉｕｍ）などを挙げることができるが、特にこれに限定されるものではない。無電解パラジウムメッキ液のｐＨは４．５〜５．５であることが、より緻密な組織を得ることができて好ましい。
パラジウムまたはパラジウム合金メッキは、約６０〜８０℃の温度で１分〜３０分間行い、０．０５〜２．０μｍのパラジウムまたはパラジウム合金メッキ層の厚さを得る。この際、メッキ温度が６０℃未満であり或いはメッキ時間が１分より短い場合、メッキ層が非常に薄くて、プリント回路基板に要求される半田付け性およびワイヤボンディング性を満足させないという欠点があり、メッキ温度が８０℃を超過し或いはメッキ時間が３０分を超過する場合、メッキ層は厚くなるが組織の硬度により屈曲性が弱化するおそれがある。この条件では、メッキ厚さの増加速度は大きくなく、要求される半田付け性及びワイヤボンディング性等の特性を満足させる効果が微々であって非経済的である。
上述した本発明の無電解パラジウムメッキによって形成される無電解パラジウムまたはパラジウム合金メッキ層１５は、好ましくは９1〜９９．９重量％のパラジウム（Ｐｄ）と０．１〜９.0重量％のリン（Ｐ）またはホウ素（Ｂ）からなる合金層である。
パラジウム合金メッキ層１５がパラジウム−リン合金層からなる場合、好ましくはリン（Ｐ）の含量は５〜９重量％であることがよい。リン含量が５重量％未満であれば、半田付け性は良くなるが、耐食性およびワイヤボンディング性は低下し、リン含量が９重量％超過であれば、耐食性とワイヤボンディング性は向上するが、半田付け性は低下する。
パラジウム合金メッキ層１５がパラジウム−ホウ素合金層からなる場合、好ましくはホウ素（Ｂ）の含量は０．５〜５重量％であることが良い。ホウ素の含量が０．５重量％未満であれば、半田付け性は良くなるが、耐食性は低下し、ホウ素の含量が５重量％超過であれば、硬度の増加によって材料が脆弱になり半田付け性が低下するという欠点がある。
その後、半田付け性およびワイヤボンディング性を与えるために、無電解パラジウムまたはパラジウム合金メッキ層１５上に、水溶性金化合物を含む置換型浸漬金メッキ液を接触させて無電解金または金合金メッキ層１６を形成する。このようなメッキ層１６の形成方法は、次のとおりである。
パラジウムまたはパラジウム合金メッキ層１５上に金または金合金メッキ層１６を形成する方法は、下記反応式５に示したようなイオン化傾向による置換反応によって成り立つ。

Ｐｄ（固体）＋Ａｕ（液体）→Ａｕ（固体）＋Ｐｄ（液体） ・・・（反応式５）

この反応によって金または金合金メッキ層１６が形成される。
本発明で使用される好ましい無電解金メッキ液の一例は、金供給源としてシアン化金カリ、キレート剤としてニトリロ酢酸ソーダ、錯化剤としてクエン酸を主成分とする無電解金メッキ液（ＹＯＯＩＬ，ＩＮＣ．製のＰＡＧＯＤＡ−Ｇｏｌｄ）などを挙げることができるが、特にこれに限定されるものではない。無電解金メッキ液のｐＨは４〜７であることが好ましい。
このメッキは、７０〜９０℃の温度で１分〜３０分間行い、０．０１〜０．２５μｍの金または金合金メッキ層１６の厚さを得る。この際、メッキ温度が７０℃未満であり或いはメッキ時間が１分より短い場合、均一な外観を得ることが難しく、メッキ温度が９０℃を超過し或いはメッキ時間が３０分を超過する場合、フォトソルダレジストインクが浮き上がり易く、金または金合金メッキ層が脆弱になるという欠点がある。
特に、上述した無電解金メッキによって形成される金合金メッキ層１６の場合、金（Ａｕ）９９〜９９．９９重量％と、セレニウム（Ｓｅ）、タリウム（Ｔｌ）の少なくとも１種０．０１〜１重量％とを含んでなることが好ましい。
純粋な金メッキのみでも半田付け性およびワイヤボンディング性には優れるが、金合金メッキ層の形成に使用されるタリウム（Ｔｌ）および／またはセレニウム（Ｓｅ）は、アンダーポテンシャル析出として作用してメッキ速度を加速化させるという利点を持っており、析出された組織は、粒状組織になってワイヤボンディング性に適する。
前述した方法によって形成される本発明のプリント回路基板のメッキ層の積層構造の好適な一例を図４Ａ及び図４Ｂにそれぞれ示した。
図４Ａおよび図４Ｂを参照すると、本発明のプリント回路基板は、ワイヤボンディング部および半田付け部の形成のために露出された銅箔１００上に、それぞれパラジウムまたはパラジウム合金からなる無電解パラジウムまたはパラジウム合金メッキ層２００が形成され、無電解パラジウムまたはパラジウム合金メッキ層の上部にそれぞれ金メッキ層３００または金合金メッキ層３０１が形成されて順次積層された構造を持つ。
無電解パラジウムまたはパラジウム合金メッキ層２００上に形成される金メッキ層３００または金合金メッキ層３０１は、半田付け性とワイヤボンディング性に非常に優れる。これは、半田付けの際に濡れ性に優れて優秀な実装特性を発現させることができる。
無電解パラジウムまたはパラジウム合金メッキ層２００は、銅および銅合金が外部メッキ層に拡散することを防止して半田付け及びワイヤボンディングの際に支持台の役割をする。この際、無電解パラジウムまたはパラジウム合金メッキ層２００の厚さは、０．０５〜２．０μｍ、より好ましくは０．１〜０．３μｍであることがよい。無電解パラジウムまたはパラジウム合金メッキ層２００の厚さが０．０５μｍ未満の場合には、銅および銅合金の耐食性に問題が発生し、無電解パラジウムまたはパラジウム合金メッキ層２００の厚さが２．０μｍ超過の場合には、応力の増加により脆弱になる。
無電解パラジウムまたはパラジウム合金メッキ層２００上にメッキされる金メッキ層３００または金合金メッキ層３０１の厚さは、０．０１〜０．２５μｍであることがよい。金メッキ層３００または金合金メッキ層３０１の厚さが０．０１μｍ未満の場合には、無電解パラジウムまたはパラジウム合金メッキ層の腐食を防止することが難しく、金メッキ層３００または金合金メッキ層３０１の厚さが０．２５μｍ超過の場合には、超過した厚さによる品質の向上は僅かであり、非経済的で組織が脆弱になるという欠点がある。
上述したように下から銅または銅合金層、無電解パラジウムまたはパラジウム合金メッキ層、および無電解金メッキまたは金合金メッキ層が順次積層されて形成された本発明のプリント回路基板は、次の利点がある。
１）ＢＧＡ、ＣＳＰ、カメラモジュールなどのプリント回路基板の場合、リード線のないＢＧＡ、ＣＳＰ、カメラモジュールの生産が可能であってノイズを根本的に無くすことができ、リード線分だけ回路を増やすことができて高密度のリジッド、フレキシブルまたはリジッド・フレキシブルプリント回路基板の製作が可能である。
２）別途のリード線除去工程（例えば、エッチバック）が不要であって工程が単純化される。
３）厚金メッキ（０．５μｍ）を０．１μｍ程度の薄金メッキに代替することができて６０％以上のコストダウンを図ることができる。
４）ＭＣＭ、カメラモジュールなどへの適用の際に工程時間が既存の製造工程に比べて６０％以上短縮される。
５）全ての工程において電源が不要である。
前述したように、本発明に係るプリント回路基板のメッキ層形成方法は、高密度および高信頼性を有するプリント回路基板が要求する半田付け性およびワイヤボンディング性を提供すると同時に工程が単純になるという利点がある。また、ＣＳＰ、ＢＧＡまたはカメラモジュールプリント回路基板の場合、リード線のないプリント回路基板を単純な工程で製造することができてリード線によるノイズ現象を根本的に遮断することができ、これにより回路が既存より多い高密度のＢＧＡ、ＣＳＰ、カメラモジュールを製造することができる。しかも、ＭＣＭ、カメラモジュールプリント回路基板の場合、非常に短い時間内に工程を行い、金の厚さを現在の１／３程度に薄くすることができるため、コストダウンの面で相当改善した工程である。
また、パラジウムは、硬度が高く、延展性が良好であり、耐食性が優れてコネクタと基板間の使用に適した金属であって、薄い金属厚さでも要求特性を満足させることができて工程時間を大幅短縮させることができるため、従来の無電解ニッケルおよび無電解金がメッキされたプリント回路基板の表面実装技術に対して頻繁に発生する半田弾きによるブラックパッド問題を完璧に解決することができる。
それだけでなく、最近、機能は段々複雑になり大きさは小さくなる携帯電話など携帯用機器に広く用いられているリジッド・フレキシブルおよびフレキシブルプリント回路基板の製造の際に発生する致命的な屈曲亀裂を防止することができる。特に、本発明のメッキ層形成方法は、全種類のプリント回路基板に適用可能である。
本発明は、下記の実施例によってより明確に理解できる。下記の実施例は、本発明を例示する目的のものに過ぎず、発明の領域を制限するものではない。
下記の実施例では、銅材質のワイヤボンディング部と半田ボールの半田付け部を除いた部分に、フォトソルダレジスト層（大洋インキ社製のＡＳ−３０３）が塗布されたプリント回路基板（サイズ４００×５０５ｍｍ、厚さ０．２±０．０２ｍｍ、銅層厚さ１０〜３０μｍ）を４５℃で３分間脱脂（ＹＯＯＩＬ，ＩＮＣ．製のＳＡＣ１６１を使用）し、銅層の酸化物を除去する目的で０．５〜１．０μｍエッチング（ＹＯＯＩＬ，ＩＮＣ．製のＳＥ５２０Ｌを使用）した。次いで、パラジウム溶液（ＹＯＯＩＬ，ＩＮＣ．製のＣＡＴＡ８５５を使用）で銅層を触媒処理した後、水洗し、５％硫酸溶液で酸洗を行った後、水洗する。その後、次のように無電解パラジウムメッキおよび金メッキまたは金合金メッキを順次施した。後述するように無電解メッキを施した後、メッキ層の親水性を強化するために、トリアゾール系統の物質が含まれた薬品（ＹＯＯＩＬ，ＩＮＣ．製のＰＯＳＴ ＰＡＧＯＤＡ）を用いて後処理を行い、水洗し、乾燥させた。
（実施例１）
上記のように前処理を済ませたプリント回路基板の銅層上に、パラジウム：リンが９６．７：３．３（重量％）の含量で含まれたパラジウム−リン合金メッキ層を０．２μｍの厚さに形成し、その後、厚さ０．０５μｍの金メッキ層をパラジウム−リン合金メッキ層上に形成した。
（実施例２）
パラジウム−リンの代わりにパラジウム−ホウ素が９９．３：０．７（重量％）の含量で含まれたパラジウム−ホウ素合金メッキ層を形成した以外は、実施例１と同様にしてメッキ層を形成した。
（実施例３）
パラジウム合金ではなく純粋なパラジウムメッキ層を形成した以外は、実施例１と同様にしてメッキ層を形成した。
（実施例４）
金メッキ厚さが０．１５μｍである以外は、実施例１と同様にしてメッキ層を形成した。
（実施例５）
金メッキ厚さが０．２５μｍである以外は、実施例１と同様にしてメッキ層を形成した。
（実施例６）
上記のように前処理を済ませたプリント回路基板の銅層上に、パラジウム：リンが９６．７：３．３（重量％）の含量で含まれたパラジウム−リン合金メッキ層を０．４μｍの厚さに形成し、その後、金メッキ厚さ０．１μｍのメッキ層をパラジウム−リン合金メッキ層上に形成した。
（実施例７）
パラジウム−リン合金メッキ層の厚さが０．９μｍである以外は、実施例５と同様にしてメッキ層を形成した。
（実施例８）
金（Ａｕ）とタリウム（Ｔｌ）がそれぞれ９９．９８重量％と０．０２重量％で含まれた金合金メッキ層の厚さが０．１５μｍである以外は、実施例１と同様にしてメッキ層を形成した。
（比較例１）
上記のように前処理を済ませたプリント回路基板を触媒処理した後、無電解ニッケルメッキによって、ニッケル：リンが９１．３：８．７(重量％)の含量で含まれたニッケル−リン合金メッキ層を５μｍの厚さに形成した後、無電解置換金メッキによって金メッキ層を０．１μｍの厚さに形成した。
（比較例２）
上記のように前処理を済ませたプリント回路基板を、置換反応によってスズメッキ層を１．２μｍの厚さに形成し、触媒処理した後、無電解金メッキによって厚さ０．０５μｍの金メッキ層を形成した。
メッキ層を形成する方法と条件は、次のとおりである。
無電解パラジウムメッキによる純粋パラジウムメッキ層、パラジウム−リン合金メッキ層またはパラジウム−ホウ素合金メッキ層を得るために、下記表１ａ、１ｂおよび１ｃのような組成の溶液によって温度７０℃でメッキを施した。
銅層上にパラジウムメッキが施される原理は、前述したとおりである。本発明に含まれる範囲の厚さを得るためには、約１分〜３０分のメッキ時間が必要である。
上記のような組成のメッキ液でメッキして、パラジウムまたはパラジウム合金メッキ層の時間による厚さ変化を表２のとおりに得た。
形成された無電解パラジウムまたはパラジウム合金メッキ層上に無電解金メッキまたは金合金メッキ層を形成するために、下記表３のような組成のメッキ液を使用した。
上記のような組成のメッキ液で温度８５℃、ｐＨ４．５〜５．０（硫酸でｐＨ調整）の範囲内でメッキして、金メッキまたは金合金メッキ層の時間による厚さ変化を下記表４のとおりに得た。
無電解パラジウムまたはパラジウム合金メッキ層上に金メッキまたは金合金メッキ層が形成される方法は、前述したとおりである。発明に含まれた厚さを得るためには、約１分〜３０分のメッキ時間が必要である。
上記のような方法と条件でメッキ層を形成した後、水洗し、８０℃で１５分間乾燥させた後、下記のような条件および方法によって半田付け性、ワイヤボンディング性を測定した。実施例に係る半田付け性、ワイヤボンディング性、屈曲性、ウィスカーの観察結果およびイオンマイグレーションなどの特性評価結果を表６に示した。
<半田付け性>
半田付け性は、半田ボールせん断テストと半田広がり性テストを行った。
１）半田ボールせん断テスト
※条件：
ボンディングテスト機：ＤＡＧＥ４０００
位置：５μｍ
せん断速度：２００μｍ／ｓｅｃ
ボールサイズ：０．３５ｍｍΦ（Ａｌｐｈａ Ｍｅｔａｌ Ｃｏ．）
ボール材質：Ｓｎ／Ａｇ／Ｃｕ（９６．５／３／０．５）重量％
フラックス（ＲＭＡ型）：ＥＦ−９３０１（Ａｌｐｈａ Ｍｅｔａｌ Ｃｏ．）
リフロー機：ＫＯＫＩ
リフロー条件：２５０℃（ピーク温度）
※評価方法：
半田パッド部と半田ボールの接続強度を測定するためのもので、上記のような条件で半田バンプが形成された試片をテーブルに固定し、一定の荷重とせん断高さを設定してボールせん断試験を行うと、スタイラスがバンプを押して破壊が発生するが、そのときの値を測定すればよい。
※評価基準：
ボールせん断強度が２００ｇｆを超過すると、異常がないものとする。
２）半田ボール広がり性テスト
※条件：
半田ボールサイズ：０．３５ｍｍΦ（Ａｌｐｈａ Ｍｅｔａｌ Ｃｏ．）
ボール材質：Ｓｎ／Ａｇ／Ｃｕ（９６．５／３／０．５）重量％
フラックス（ＲＭＡ型）：ＥＦ−９３０１（Ａｌｐｈａ Ｍｅｔａｌ Ｃｏ．）
リフロー機：ＫＯＫＩ
リフロー条件：２５０℃（ピーク温度）
※評価方法：
半田パッド部フラックス処理の後、０．３５ｍｍΦのボールを置き、リフロー機通過の後に半田ボールのサイズを測定する。半田ボールが多く広がれば広がるほど、すなわちボールサイズが大きくなるほど半田付け性に優れる。
※評価基準：
リフロー後の最初の半田ボール粒子サイズの３倍以上（すなわち、１．０５ｍｍΦ以上）であれば、半田付け性に異常がないものとする。
<ワイヤボンディング性>
ボンディングワイヤとボンディング部の接着力を検査する方法である。ワイヤボンディングテスト機としてＫ＆Ｓ１４８４を使用し、温度１７５℃で１時間熱エージングした後、下記表５のようにボンディング条件を与えた。
ワイヤボンディングの後、ボンディングが剥がれるまでの最小および平均力（単位：ｇｆ）を測定し、最小スペックが３以上で平均力が５以上であれば、良好である。
<イオンマイグレーション>
※評価方法：
ＩＰＣ９２０１で規定している形態のテスト試料を製作して無電解パラジウムまたはパラジウム合金メッキ層と無電解金メッキ層を形成した後、試片をイオンマイグレーション測定装備である表面絶縁抵抗（ＳＩＲ）測定装置の恒温恒湿機槽内に入れて高温、高湿、耐圧実験環境を与え、５００時間の間、表面抵抗率の変化を測定した。この試験は、相対湿度８５％、温度８５℃、電圧１０Ｖの直流電圧を与える条件で行った。この際、使用された水は、抵抗率１０〜１８ＭΩ／ｃｍのものを使用した。
※評価基準：
メッキ層にイオンマイグレーションが生ずると、表面抵抗率が低下し、テスト試料の表面抵抗率が１×１０６Ω以下に落ちると、マイグレーションが発生したものと判定して不良とする。
<屈曲性>
※評価方法：
折曲半径（Ｒ）＝２．０ｍｍ
試片の幅：１ｃｍ
錘の重さ：１００ｇ
折曲角度：１８０°
ＲＰＭ＝２５
試料数：１０ｐｃｓ．
※評価基準：
上記の評価方法によって１０回以上折り曲げた後、試片の表面に屈曲亀裂が発生しないものを合格とする。
<ウィスカーテスト>
※評価方法：
１０００時間、常温放置の後、顕微鏡でウィスカーの生成有無および長さを観察。
※評価基準：
常温放置１０００時間経過の後、ウィスカーが２５μｍ以上の長さに成長すると、不良と判定する。
上記特性評価の結果から分かるように、パラジウムまたはパラジウム合金メッキ層上に金または金合金メッキ層を形成した試片の場合、全ての要求特性を満足させており、既存のメッキ工程である無電解ニッケル／無電解金メッキは屈曲亀裂において不良を示し、浸漬スズメッキはウィスカーの発生において不良を示した。
（実施例９）
実施例１および実施例８から得られたプリント回路基板を対象として次の信頼性評価を行った。
<メッキ厚さの測定>
パラジウムまたはパラジウム合金メッキと金メッキまたは金合金メッキされた製品が要求仕様に適した厚さを持っているか否かを確認するために、メッキ厚さ測定機（ＣＭＩ社製のＣＭＩ９００）を用いてパラジウムまたはパラジウム合金メッキ層の厚さと金メッキまたは金合金メッキ層の厚さを測定した。
<有孔度テスト>
硝酸に、メッキ処理されたＢＧＡプリント回路基板を浸漬させて肉眼上でパラジウムまたはパラジウム合金メッキ層と金メッキまたは金合金メッキ層の組織が腐食して気孔が発生するか否かを確認した。
<耐熱性テスト>
リフローを用いて下記表７に記載の温度条件で３回通過させた後、パラジウムまたはパラジウムおよび金メッキ層の熱による表面色相の変化有無を確認し、接着テープを用いてパラジウムまたはパラジウム合金メッキ層と金メッキまたは金合金メッキ層の分離有無を確認（テープピールテスト）した。
<密着性テスト>
リフローを用いて下記表７に記載の温度条件で３回通過させた後、アルミニウムワイヤを半田付け部位に半田付けした後、一定の力で引っ張ったとき、パラジウムまたはパラジウム合金メッキ層と金メッキまたは金合金メッキ層が分離されるか否かと、半田と金メッキまたは金合金メッキ層が分離されるか否かを確認した。
テスト結果に鑑みて、本発明の実施例に係る合金メッキ層が前述した項目と関連して要求される物性を全て満足させることが分かる。
上述したように、本発明によれば、電気メッキを施すための別途のリード線が不要なので、回路密度をさらに高めたＢＧＡ、ＣＳＰ、カメラモジュールなどが表面実装されるリジッドプリント回路基板と、半田付けとワイヤボンディングとが同時に適用されるＢＧＡ、ＣＳＰ、カメラモジュールなどが実装されるリジッド・フレキシブル、フレキシブルプリント回路基板の製作が可能である。
また、エッチングによって不要なリード線を除去しなければならないエッチバック工程を省略して作業を単純化させることができる。
しかも、厚金メッキのみで可能であったワイヤボンディングを、薄いパラジウムまたはパラジウム合金メッキ層上に金メッキまたは金合金メッキ層で構成されたメッキに代替することができるため、大幅なコストダウン及び生産性の向上が可能である。
それだけでなく、パラジウムは、硬度が高く、延展性が良好であり、耐食性が優れるため、コネクタと基板の間の使用に適した金属であり、薄いメッキ厚さでもプリント回路基板の要求特性を満足させることができて工程時間を大幅短縮させることができるため、従来の無電解ニッケルメッキおよび無電解金メッキ工程を代替することができるから、無電解ニッケルおよび無電解金がメッキされたプリント回路基板の実装の際に頻繁に発生するブラックパッド問題を完璧に解決することができる。
特に、最近、機能は段々複雑になり大きさは小さくなっている携帯電話など携帯用機器に広く用いられているリジッド・フレキシブル及びフレキシブルプリント回路基板の製造の際に発生する致命的な屈曲亀裂を防止することができる。
何よりも、本発明のメッキ層形成方法は、全種類のプリント回路基板に適用できるという利点がある。
以上、本発明を具体的な実施例によって詳細に説明したが、これら実施例は本発明を具体的に説明するためのものに過ぎない。本発明に係るプリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板は、これらの実施例に限定されるものではなく、当分野における通常の知識を有する者であれば、本発明の技術的思想内において種々変更または改良を加え得ることは勿論である。したがって、本発明の真正な技術的保護範囲は、特許請求の範囲によって定められるべきである。
ストリップ型のプリント回路基板の構造を概略的に示す平面写真である。 従来のプリント回路基板のメッキ工程を概略的に示す図である。 本発明の一具体例によるプリント回路基板のメッキ層形成方法を概略的に示す図である。 本発明のプリント回路基板の一具体例に係るメッキ層の積層構造を示す図である。 本発明のプリント回路基板の他の具体例に係るメッキ層の積層構造を示す図である。
符号の説明
１、１１ 基板
２、３ 銅箔露出部位
１２、１３ ワイヤボンディング部
４、１４ フォトソルダレジスト層
５ ニッケルメッキ層
６ ニッケル合金メッキ層
７、８ 金メッキ層
１５ パラジウムまたはパラジウム合金メッキ層
１６ 金または金合金メッキ層
１００ 銅箔
２００ パラジウム又はパラジウム合金メッキ層
３００ 金メッキ層
３０１ 金合金メッキ層

Claims (14)

  1. （ａ）半導体表面実装のためのワイヤボンディング部および外部部品との接続のための半田付け部を含み、一定の回路パターンが形成されたプリント回路基板を用意する段階と、
    （ｂ）前記プリント回路基板の前記ワイヤボンディング部および前記半田付け部を除いた部分にフォトソルダレジスト層を形成する段階と、
    （ｃ）前記ワイヤボンディング部および前記半田付け部に無電解メッキによるパラジウムメッキ層またはパラジウム合金メッキ層を形成する段階と、
    （ｄ）前記パラジウムメッキ層または前記パラジウム合金メッキ層上に、水溶性金化合物を含む置換型浸漬金メッキ液を接触させて無電解メッキによる金メッキ層または金合金メッキ層を形成する段階とを含むことを特徴とする、プリント回路基板のメッキ層形成方法。
  2. 前記パラジウム合金メッキ層は、パラジウム（Ｐｄ）９1〜９９．９重量％、およびリン（Ｐ）またはホウ素（Ｂ）０．１〜９.0重量％からなることを特徴とする、請求項１に記載のプリント回路基板のメッキ層形成方法。
  3. 前記金合金メッキ層は、金（Ａｕ）９９〜９９．９９重量％、およびタリウム（Ｔｌ）、セレニウム（Ｓｅ）またはこれらの組み合わせ物０．０１〜１．０重量％からなることを特徴とする、請求項１に記載のプリント回路基板のメッキ層形成方法。
  4. 前記パラジウムメッキ層または前記パラジウム合金メッキ層の厚さは、０．０５〜２．０μｍであることを特徴とする、請求項１に記載のプリント回路基板のメッキ層形成方法。
  5. 前記金メッキ層または前記金合金メッキ層の厚さは、０．０１〜０．２５μｍであることを特徴とする、請求項１に記載のプリント回路基板のメッキ層形成方法。
  6. 前記（ｃ）段階は、６０〜８０℃の温度で１分〜３０分間行われることを特徴とする、請求項１に記載のプリント回路基板のメッキ層形成方法。
  7. 前記（ｄ）段階は、７０〜９０℃の温度で１分〜３０分間行われることを特徴とする、請求項１に記載のプリント回路基板のメッキ層形成方法。
  8. 前記プリント回路基板は、リジッド、フレキシブルまたはリジッド・フレキシブルプリント回路基板であることを特徴とする、請求項１に記載のプリント回路基板のメッキ層形成方法。
  9. 半導体表面実装のためのワイヤボンディング部および外部部品との接続のための半田付け部を含み、一定の回路パターンが形成されたプリント回路基板において、
    前記ワイヤボンディング部および前記半田付け部は、
    銅層または銅合金層と、
    前記銅層または前記銅合金層上に形成された無電解メッキによるパラジウムメッキ層またはパラジウム合金メッキ層と、
    前記パラジウムメッキ層または前記パラジウム合金メッキ層上に形成された無電解メッキによる金メッキ層または金合金メッキ層とを含むことを特徴とする、プリント回路基板。
  10. 前記パラジウム合金メッキ層は、パラジウム（Ｐｄ）９1〜９９．９重量％、およびリン（Ｐ）またはホウ素（Ｂ）０．１〜９.0重量％からなることを特徴とする、請求項９に記載のプリント回路基板。
  11. 前記金合金メッキ層は、金（Ａｕ）９９〜９９．９９重量％、およびタリウム（Ｔｌ）、セレニウム（Ｓｅ）またはこれらの組み合わせ物０．０１〜１．０重量％からなることを特徴とする、請求項９に記載のプリント回路基板。
  12. 前記パラジウムメッキ層または前記パラジウム合金メッキ層の厚さは、０．０５〜２．０μｍであることを特徴とする、請求項９に記載のプリント回路基板。
  13. 前記金メッキ層または前記金合金メッキ層の厚さは、０．０１〜０．２５μｍであることを特徴とする、請求項９に記載のプリント回路基板。
  14. 前記プリント回路基板は、リジッド、フレキシブルまたはリジッド・フレキシブルプリント回路基板であることを特徴とする、請求項９に記載のプリント回路基板。
JP2006287889A 2005-10-25 2006-10-23 プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板 Pending JP2007123883A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050100787A KR100688833B1 (ko) 2005-10-25 2005-10-25 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판

Publications (1)

Publication Number Publication Date
JP2007123883A true JP2007123883A (ja) 2007-05-17

Family

ID=38004094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006287889A Pending JP2007123883A (ja) 2005-10-25 2006-10-23 プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板

Country Status (5)

Country Link
US (1) US20070104929A1 (ja)
JP (1) JP2007123883A (ja)
KR (1) KR100688833B1 (ja)
CN (1) CN1956632A (ja)
TW (1) TW200718312A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054420A1 (ja) * 2007-10-22 2009-04-30 National Institute For Materials Science 合金皮膜の無電解めっき方法およびめっき液
JP2010135474A (ja) * 2008-12-03 2010-06-17 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
CN101525744B (zh) * 2009-04-27 2011-12-21 深圳市创智成功科技有限公司 印刷线路板的表面处理方法
JP2012140705A (ja) * 2010-12-29 2012-07-26 Samsung Electro-Mechanics Co Ltd 基板構造物及びその製造方法
JP2012153974A (ja) * 2011-01-25 2012-08-16 Taiwan Uyemura Co Ltd 化学パラジウム／金めっき皮膜構造及びその製造方法、銅線またはパラジウム／銅線で接合されたパラジウム／金めっき皮膜パッケージ構造及びそのパッケージプロセス
JP2012248770A (ja) * 2011-05-30 2012-12-13 Seiren Co Ltd 金属膜パターンが形成された樹脂基材
JP2013089630A (ja) * 2011-10-13 2013-05-13 Hitachi Chemical Co Ltd 半導体パッケージ及びその製造方法
JP2013127115A (ja) * 2011-11-17 2013-06-27 Tdk Corp 被覆体及び電子部品
JP2014129612A (ja) * 2014-04-09 2014-07-10 Tdk Corp 被覆体及び電子部品
JP2016086024A (ja) * 2014-10-23 2016-05-19 イビデン株式会社 プリント配線板
JP2016193501A (ja) * 2015-03-31 2016-11-17 新日鉄住金化学株式会社 銅張積層板及びプリント配線板
WO2017217125A1 (ja) * 2016-06-13 2017-12-21 上村工業株式会社 皮膜形成方法
US10392704B2 (en) 2010-07-20 2019-08-27 Tdk Corporation Coating electronic component
CN116546736A (zh) * 2023-06-20 2023-08-04 清远市富盈电子有限公司 一种含有两种表面处理的pcb板制作方法及pcb板

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090054817A (ko) * 2007-11-27 2009-06-01 삼성전기주식회사 인쇄회로기판
KR100885673B1 (ko) 2008-01-25 2009-03-02 와이엠티 주식회사 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법
KR101004063B1 (ko) * 2008-09-05 2010-12-24 삼성엘이디 주식회사 니켈-금 도금방법 및 인쇄회로기판
CN102245806A (zh) * 2008-12-05 2011-11-16 Omg美国公司 无电镀钯溶液及其使用方法
KR101058635B1 (ko) * 2008-12-23 2011-08-22 와이엠티 주식회사 무전해 니켈 도금액 조성물, 연성인쇄회로기판 및 이의 제조 방법
CN101657069B (zh) * 2009-08-28 2011-12-28 华为终端有限公司 印刷电路板的表面处理方法及印刷电路板
JP5680342B2 (ja) * 2009-09-02 2015-03-04 Tdk株式会社 めっき膜、プリント配線板及びモジュール基板
KR101189631B1 (ko) 2009-10-15 2012-10-10 서울대학교산학협력단 무전해 금도금 방법 및 이에 의해 제조된 센서
JP5442400B2 (ja) * 2009-11-13 2014-03-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
EP2469992B1 (en) * 2010-12-23 2015-02-11 Atotech Deutschland GmbH Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates
JP5983336B2 (ja) * 2011-11-17 2016-08-31 Tdk株式会社 被覆体及び電子部品
CN102703885B (zh) * 2012-06-04 2014-09-03 汕头超声印制板公司 一种用于pcb板的镀金工艺
US9468108B2 (en) * 2012-09-07 2016-10-11 Abacus Finance Group LLC Method and structure for forming contact pads on a printed circuit board using zero under cut technology
EP2887779A1 (en) * 2013-12-20 2015-06-24 ATOTECH Deutschland GmbH Silver wire bonding on printed circuit boards and IC-substrates
CN104066267A (zh) * 2014-06-03 2014-09-24 深圳市创智成功科技有限公司 铜基材的化学镀层结构及其工艺
US9563233B2 (en) * 2014-08-14 2017-02-07 Microsoft Technology Licensing, Llc Electronic device with plated electrical contact
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
TWI542729B (zh) * 2015-07-09 2016-07-21 旭德科技股份有限公司 線路板及其製作方法
US9603258B2 (en) 2015-08-05 2017-03-21 Uyemura International Corporation Composition and method for electroless plating of palladium phosphorus on copper, and a coated component therefrom
KR102257253B1 (ko) * 2015-10-06 2021-05-28 엘지이노텍 주식회사 연성기판
CN105430927B (zh) * 2015-12-29 2017-12-26 潍坊学院 一种印制电路板化学镀钯的方法及设备
DE102016211594A1 (de) * 2016-06-28 2017-12-28 Voith Patent Gmbh Elektrokontakt-Kupplung
JP6340053B2 (ja) * 2016-10-05 2018-06-06 小島化学薬品株式会社 無電解パラジウム／金めっきプロセス
TWI612180B (zh) * 2017-07-19 2018-01-21 Triumphant Gate Ltd 化學置換鍍金溶液及雜質鎳及雜質銅的連續純化系統
JP6923749B2 (ja) * 2018-03-26 2021-08-25 富士フイルム株式会社 導電性フィルム、タッチパネルセンサー、タッチパネル
KR102124324B1 (ko) * 2018-11-14 2020-06-18 와이엠티 주식회사 도금 적층체 및 인쇄회로기판
EP4006201A4 (en) * 2019-07-31 2023-11-29 Resonac Corporation LAMINATE AND METHOD FOR PRODUCING THEREOF
KR102372995B1 (ko) * 2020-04-08 2022-03-11 와이엠티 주식회사 도금층이 형성된 고밀도 인쇄회로기판 및 그 제조방법
TWI726760B (zh) * 2020-07-01 2021-05-01 健鼎科技股份有限公司 電路板結構的製造方法
CN112609173A (zh) * 2020-12-10 2021-04-06 安徽环瑞电热器材有限公司 一种抗腐蚀材料及制作方法
CN113993291A (zh) * 2021-11-03 2022-01-28 苏州统硕科技有限公司 基于电子产品加工的镍金施工工艺
CN114190012B (zh) * 2021-12-02 2023-02-28 深圳市金晟达电子技术有限公司 芯片载板的制造方法及芯片载板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235139A (en) * 1990-09-12 1993-08-10 Macdermid, Incorprated Method for fabricating printed circuits
JPH07314603A (ja) * 1993-12-28 1995-12-05 Nippon Denkai Kk 銅張積層体、多層プリント回路板及びそれらの処理方法
JP3331261B2 (ja) * 1994-08-19 2002-10-07 日本エレクトロプレイテイング・エンジニヤース株式会社 無電解金めっき液
DE69735406T2 (de) * 1996-10-25 2006-08-31 Canon K.K. Glasschaltungssubstrat und Verfahren zu dessen Herstellung
DE19745602C1 (de) * 1997-10-08 1999-07-15 Atotech Deutschland Gmbh Verfahren und Lösung zur Herstellung von Goldschichten
US6071130A (en) * 1998-11-30 2000-06-06 3Com Corporation Surface mounted contact block
JP2002167676A (ja) * 2000-11-24 2002-06-11 Millenium Gate Technology Co Ltd 無電解金メッキ方法
US6733823B2 (en) * 2001-04-03 2004-05-11 The Johns Hopkins University Method for electroless gold plating of conductive traces on printed circuit boards
US6586683B2 (en) * 2001-04-27 2003-07-01 International Business Machines Corporation Printed circuit board with mixed metallurgy pads and method of fabrication
JP2003100952A (ja) 2001-09-25 2003-04-04 Kyocera Corp 配線基板
JP2003234552A (ja) 2002-02-07 2003-08-22 Kyocera Corp 配線基板
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054420A1 (ja) * 2007-10-22 2009-04-30 National Institute For Materials Science 合金皮膜の無電解めっき方法およびめっき液
JP5544617B2 (ja) * 2007-10-22 2014-07-09 独立行政法人物質・材料研究機構 合金皮膜の無電解めっき方法およびめっき液
JP2010135474A (ja) * 2008-12-03 2010-06-17 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
CN101525744B (zh) * 2009-04-27 2011-12-21 深圳市创智成功科技有限公司 印刷线路板的表面处理方法
US10392704B2 (en) 2010-07-20 2019-08-27 Tdk Corporation Coating electronic component
US8759986B2 (en) 2010-12-29 2014-06-24 Samsung Electro-Mechanics Co., Ltd. Substrate structure and method of manufacturing the same
JP2012140705A (ja) * 2010-12-29 2012-07-26 Samsung Electro-Mechanics Co Ltd 基板構造物及びその製造方法
JP2012153974A (ja) * 2011-01-25 2012-08-16 Taiwan Uyemura Co Ltd 化学パラジウム／金めっき皮膜構造及びその製造方法、銅線またはパラジウム／銅線で接合されたパラジウム／金めっき皮膜パッケージ構造及びそのパッケージプロセス
JP2012248770A (ja) * 2011-05-30 2012-12-13 Seiren Co Ltd 金属膜パターンが形成された樹脂基材
KR20140035973A (ko) * 2011-05-30 2014-03-24 세이렌가부시끼가이샤 금속막 패턴이 형성된 수지 기재
KR101940467B1 (ko) * 2011-05-30 2019-01-21 세이렌가부시끼가이샤 금속막 패턴이 형성된 수지 기재
JP2013089630A (ja) * 2011-10-13 2013-05-13 Hitachi Chemical Co Ltd 半導体パッケージ及びその製造方法
JP2013127115A (ja) * 2011-11-17 2013-06-27 Tdk Corp 被覆体及び電子部品
JP2014129612A (ja) * 2014-04-09 2014-07-10 Tdk Corp 被覆体及び電子部品
JP2016086024A (ja) * 2014-10-23 2016-05-19 イビデン株式会社 プリント配線板
JP2016193501A (ja) * 2015-03-31 2016-11-17 新日鉄住金化学株式会社 銅張積層板及びプリント配線板
WO2017217125A1 (ja) * 2016-06-13 2017-12-21 上村工業株式会社 皮膜形成方法
JP2017222891A (ja) * 2016-06-13 2017-12-21 上村工業株式会社 皮膜形成方法
US10941493B2 (en) 2016-06-13 2021-03-09 C. Uyemura & Co., Ltd. Film formation method
CN116546736A (zh) * 2023-06-20 2023-08-04 清远市富盈电子有限公司 一种含有两种表面处理的pcb板制作方法及pcb板

Also Published As

Publication number Publication date
TW200718312A (en) 2007-05-01
CN1956632A (zh) 2007-05-02
KR100688833B1 (ko) 2007-03-02
US20070104929A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
KR101058635B1 (ko) 무전해 니켈 도금액 조성물, 연성인쇄회로기판 및 이의 제조 방법
KR100712033B1 (ko) 고밀도 인쇄회로기판의 도금 두께 편차를 해결한 3중팔라듐-팔라듐-금도금층 형성 방법 및 이로부터 제조된인쇄회로기판
JP5293185B2 (ja) 電子部品の製造方法
TW200849428A (en) Under bump metallurgy structure and die structure using the same and method of manufacturing die structure
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
JP2006339609A (ja) 配線基板およびその製造方法
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
US8759986B2 (en) Substrate structure and method of manufacturing the same
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
JPH05327187A (ja) プリント配線板及びその製造法
KR100619345B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
JP4798451B2 (ja) 配線板とその製造方法
JP2005054267A (ja) 無電解金めっき方法
JP2007063042A (ja) セラミクス基板およびセラミクス基板を用いた電子部品
KR100512811B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
JP4409356B2 (ja) ヒートシンク用の表面処理Ａｌ板の製造方法
JP2005163153A (ja) 無電解ニッケル置換金めっき処理層、無電解ニッケルめっき液、および無電解ニッケル置換金めっき処理方法
JP2000277897A (ja) はんだボール接続用端子とその形成方法並びに半導体搭載用基板の製造方法
JP2005317729A (ja) 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP2007209999A (ja) 半田付け用フラックス及び半田付け用フラックスを用いた実装構造を有する半導体装置
JP2020105543A (ja) 置換金めっき液および置換金めっき方法
JP3244102B2 (ja) Ｉｃパッケージ
JP5552957B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090406

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707