JP2751726B2 - フィルムキャリア半導体装置の製造方法 - Google Patents
フィルムキャリア半導体装置の製造方法Info
- Publication number
- JP2751726B2 JP2751726B2 JP4079721A JP7972192A JP2751726B2 JP 2751726 B2 JP2751726 B2 JP 2751726B2 JP 4079721 A JP4079721 A JP 4079721A JP 7972192 A JP7972192 A JP 7972192A JP 2751726 B2 JP2751726 B2 JP 2751726B2
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- bonding
- semiconductor chip
- thermocompression
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にフィルムキャリア半導体装置の製造方法に
関する。
に関し、特にフィルムキャリア半導体装置の製造方法に
関する。
【0002】
【従来の技術】従来のフィルムキャリア半導体装置は搬
送及び位置決め用のスプロケットホールと半導体チップ
が入り開孔部であるデバイスホールを有するポリイミ
ド、ポリエステル、ガラスエポキシ等の絶縁フィルムを
ベースフィルムとし、このベースフィルム上に接着材を
介してCu等の金属箔を接着し、この金属箔をエッチン
グ等によりパターニングしてリードと電気的選別用パッ
ドとを形成し、このリードと半導体チップの電極端子上
にあらかじめ設けた金属突起物であるバンプとを熱圧着
法又は共晶法によりILB(インナーリードボンディン
グ)を行い、フィルムキャリアテープの状態で電気選別
やBT試験を実施し、次にリードを所望の長さに切断す
る。
送及び位置決め用のスプロケットホールと半導体チップ
が入り開孔部であるデバイスホールを有するポリイミ
ド、ポリエステル、ガラスエポキシ等の絶縁フィルムを
ベースフィルムとし、このベースフィルム上に接着材を
介してCu等の金属箔を接着し、この金属箔をエッチン
グ等によりパターニングしてリードと電気的選別用パッ
ドとを形成し、このリードと半導体チップの電極端子上
にあらかじめ設けた金属突起物であるバンプとを熱圧着
法又は共晶法によりILB(インナーリードボンディン
グ)を行い、フィルムキャリアテープの状態で電気選別
やBT試験を実施し、次にリードを所望の長さに切断す
る。
【0003】このときリードの数が多い多数ピンの場合
はリードのアウターリードボディング部のばらけを防止
する為フィルムキャリアテープを構成しているポリイミ
ド等の絶縁フィルムをアウターリードの外端に残す手法
が用いられることが多い。ついで、例えばプリント基板
や一般リードフレーム上のボンディングパッドにアウタ
ーリードボンディング(以下OLB)を行う。
はリードのアウターリードボディング部のばらけを防止
する為フィルムキャリアテープを構成しているポリイミ
ド等の絶縁フィルムをアウターリードの外端に残す手法
が用いられることが多い。ついで、例えばプリント基板
や一般リードフレーム上のボンディングパッドにアウタ
ーリードボンディング(以下OLB)を行う。
【0004】このようなフィルムキャリア半導体装置は
ボンディングがリードの数と無関係に一度で同時に可能
である為ボンディングスピードが速いこと、またボンデ
ィング等の組立と電気的選別作業の自動化が容易で、量
産性が優れている等の利点を有している。
ボンディングがリードの数と無関係に一度で同時に可能
である為ボンディングスピードが速いこと、またボンデ
ィング等の組立と電気的選別作業の自動化が容易で、量
産性が優れている等の利点を有している。
【0005】次に、半導体チップのバンプとフィルムキ
ャリアテープ上のインナーリードの接続、つまりILB
の方法について説明する。
ャリアテープ上のインナーリードの接続、つまりILB
の方法について説明する。
【0006】図7(a)は従来のフィルムキャリアテー
プの一例の正面図、図7(b)は図7(a)のX−X線
断面図である。ただし、説明の都合上、熱圧着治具(図
7(a)には底面の形状のみを示す)も示してある。図
において1は半導体チップ、2は金属突起であるバン
プ、3はフィルムキャリアテープ上のインナーリード、
4は熱圧着治具であり、半導体チップ1表面部のバンプ
2とインナーリード3がそれぞれ位置合せされてから、
熱と荷重を負荷された熱圧着治具4による一度の熱圧着
によって同時に接合される。
プの一例の正面図、図7(b)は図7(a)のX−X線
断面図である。ただし、説明の都合上、熱圧着治具(図
7(a)には底面の形状のみを示す)も示してある。図
において1は半導体チップ、2は金属突起であるバン
プ、3はフィルムキャリアテープ上のインナーリード、
4は熱圧着治具であり、半導体チップ1表面部のバンプ
2とインナーリード3がそれぞれ位置合せされてから、
熱と荷重を負荷された熱圧着治具4による一度の熱圧着
によって同時に接合される。
【0007】ところがこのようなフィルムキャリア半導
体装置の製造方法はバンプの数と無関係に一度で同時に
行うため、熱と荷重を負荷される熱圧着治具は熱分布の
均一性と荷重を均一に負荷するためにインナーリード部
に接触する面は均一な面つまり平坦度が要求され、バン
プはその高さのバラツキを小さくすること、またフィル
ムキャリアテープのインナーリード部もその厚さのバラ
ツキを小さすすること等が要求される。 一方でICは
高集積化、高機能化が進み半導体チップの外形サイズが
大型化されており、これに伴いICの電極数も例えば3
00〜600個にのぼるものが開発されつつある。この
ようなフィルムキャリア半導体装置を従来のILB方法
で行う場合には多数のバンプとインナーリードの接合を
一度に行う方法であり、1電極当たりの接合に必要な印
加荷重はほとんど同じのため多数ピン化に比例して熱圧
着治具に必要な荷重は大きくなってしまい、例えば1電
極当り0.10kgとすると600ピンのICでは60
kgも必要となる。
体装置の製造方法はバンプの数と無関係に一度で同時に
行うため、熱と荷重を負荷される熱圧着治具は熱分布の
均一性と荷重を均一に負荷するためにインナーリード部
に接触する面は均一な面つまり平坦度が要求され、バン
プはその高さのバラツキを小さくすること、またフィル
ムキャリアテープのインナーリード部もその厚さのバラ
ツキを小さすすること等が要求される。 一方でICは
高集積化、高機能化が進み半導体チップの外形サイズが
大型化されており、これに伴いICの電極数も例えば3
00〜600個にのぼるものが開発されつつある。この
ようなフィルムキャリア半導体装置を従来のILB方法
で行う場合には多数のバンプとインナーリードの接合を
一度に行う方法であり、1電極当たりの接合に必要な印
加荷重はほとんど同じのため多数ピン化に比例して熱圧
着治具に必要な荷重は大きくなってしまい、例えば1電
極当り0.10kgとすると600ピンのICでは60
kgも必要となる。
【0008】また接合に必要な熱圧着治具の熱分布は半
導体チップの外形サイズが10×10〜15×15mm
2 程度に大型化になっても均一であることが必要とされ
その精度は±5〜7℃である。従ってICの大型化多ピ
ン化に伴う熱圧着時の荷重の増大熱圧着治具の熱分布の
均一性向上、熱圧着治具の平坦度向上等が必要となるた
め以下の欠点が顕著化してくる。すなわち半導体チップ
のバンプの製造上の精度、特に厚さのバラツキおよび熱
圧着治具やILB装置の精度、特に傾き又は平坦度、平
行度などの不備からILB時に数個から数十個のバンプ
のみに瞬間的に荷重や熱が集中して強大なストレスを受
けてバンプが隣りのバンプと短絡したりバンプがシリコ
ン基板または絶縁膜とバンプ界面からの剥離(ハガレ)
をおこし、接続強度の低下や半導体チップそのものを破
壊する。
導体チップの外形サイズが10×10〜15×15mm
2 程度に大型化になっても均一であることが必要とされ
その精度は±5〜7℃である。従ってICの大型化多ピ
ン化に伴う熱圧着時の荷重の増大熱圧着治具の熱分布の
均一性向上、熱圧着治具の平坦度向上等が必要となるた
め以下の欠点が顕著化してくる。すなわち半導体チップ
のバンプの製造上の精度、特に厚さのバラツキおよび熱
圧着治具やILB装置の精度、特に傾き又は平坦度、平
行度などの不備からILB時に数個から数十個のバンプ
のみに瞬間的に荷重や熱が集中して強大なストレスを受
けてバンプが隣りのバンプと短絡したりバンプがシリコ
ン基板または絶縁膜とバンプ界面からの剥離(ハガレ)
をおこし、接続強度の低下や半導体チップそのものを破
壊する。
【0009】また一方では、ILB時の荷重や熱が不足
し、バンプとインナーリードの界面からの剥離が発生
し、これは接合強度の低下となる。
し、バンプとインナーリードの界面からの剥離が発生
し、これは接合強度の低下となる。
【0010】この傾向はICの大型化、多ピン化に伴っ
て顕著化して、その信頼性を著しく低下させることにな
る。
て顕著化して、その信頼性を著しく低下させることにな
る。
【0011】このように従来の製造方法ではバンプとリ
ードの接続を一度で同時に行う方法であるがために、そ
の接続の信頼性を低下させる問題があり、バンプおよび
リードの特に厚さ方向の精度向上や熱圧着治具およびI
LB装置の特に平行度等に対する精度向上の対策はIC
の大型化、多ピン化と共に非常に困難となっている。こ
の問題に対して半導体チップに配設された複数個のバン
プとこのバンプのそれぞれと一対に対応する複数個のフ
ィルムキャリアテープのインナーリードとの接合を複数
回に分割して熱圧着する方法が開発されている。
ードの接続を一度で同時に行う方法であるがために、そ
の接続の信頼性を低下させる問題があり、バンプおよび
リードの特に厚さ方向の精度向上や熱圧着治具およびI
LB装置の特に平行度等に対する精度向上の対策はIC
の大型化、多ピン化と共に非常に困難となっている。こ
の問題に対して半導体チップに配設された複数個のバン
プとこのバンプのそれぞれと一対に対応する複数個のフ
ィルムキャリアテープのインナーリードとの接合を複数
回に分割して熱圧着する方法が開発されている。
【0012】このようなICのバンプとフィルムキャリ
アテープ上のインナーリードの接合つまりシングルポイ
ントILBの方法について説明する。
アテープ上のインナーリードの接合つまりシングルポイ
ントILBの方法について説明する。
【0013】図8(a)は、シングルポイントILBの
説明に使用する平面図(全体の1/4の部分を示してい
る)、図8(b)は図8(a)のX−X線断面図であ
る。
説明に使用する平面図(全体の1/4の部分を示してい
る)、図8(b)は図8(a)のX−X線断面図であ
る。
【0014】図において、1は半導体チップ、2はバン
プ、3はフィルムキャリアテープ上のインナーリード、
41は熱圧着治具であり、半導体チップのバンプ2とイ
ンナーリード3がそれぞれ位置合せされてから熱と荷重
を負荷させた熱圧着治具41により、各バンプと各イン
ナーリードの一対がそれぞれ一組ずつ順次に接合され
る。
プ、3はフィルムキャリアテープ上のインナーリード、
41は熱圧着治具であり、半導体チップのバンプ2とイ
ンナーリード3がそれぞれ位置合せされてから熱と荷重
を負荷させた熱圧着治具41により、各バンプと各イン
ナーリードの一対がそれぞれ一組ずつ順次に接合され
る。
【0015】このようなバンプとインナーリードの一組
づづのILBの方法ではILB装置には複雑な機械的な
機構が不要で、これに伴いILB装置の小型化、低価格
化が可能となる上に熱圧着治具41に負荷される熱と荷
重は、ICの外径寸法に対して熱圧着治具の外径寸法が
非常に小さくなり、例えば半導体チップ外径寸法が15
×15mm2 でも熱圧着治具の先端外径寸法は0.1×
0.1mm2 であるような場合、この熱圧着治具先端部
の熱分布は±1℃以内に納まり、また、熱圧着治具に負
荷される荷重も数十gから数百gですむようになる。さ
らに熱圧着治具とIC上のバンプとの平行度も容易に調
整できることはいうまでもない。
づづのILBの方法ではILB装置には複雑な機械的な
機構が不要で、これに伴いILB装置の小型化、低価格
化が可能となる上に熱圧着治具41に負荷される熱と荷
重は、ICの外径寸法に対して熱圧着治具の外径寸法が
非常に小さくなり、例えば半導体チップ外径寸法が15
×15mm2 でも熱圧着治具の先端外径寸法は0.1×
0.1mm2 であるような場合、この熱圧着治具先端部
の熱分布は±1℃以内に納まり、また、熱圧着治具に負
荷される荷重も数十gから数百gですむようになる。さ
らに熱圧着治具とIC上のバンプとの平行度も容易に調
整できることはいうまでもない。
【0016】
【発明が解決しようとする課題】上述した従来のフィル
ムキャリア半導体の製造方法は、バンプとこれに対応し
たインナーリードを一組づつ順次繰り返しILBするも
のであるが、ILBが完了したとき隣接するバンプある
いはインナーリードが相互に接触しないことが要求され
る。この隣接するバンプあるいはインナーリードが相互
に接触した場合は電気的に短絡不良となり、この短絡不
良の修理は非常に困難であるからである。一方でICは
高集積化、高機能化が進んで半導体チップの外径サイズ
が大型化されており、これに伴ないICの電極数も例え
ば200〜600個、さらには700〜1000個にの
ぼるものが開発されつつある。ここで例えば半導体チッ
プ外径サイズを15mm×15mmとすれば電極が60
0個のとき、この電極つまりバンプのピッチは約100
μmとなりバンプのサイズは約60μm×60μmとな
る。さらに半導体チップの外径サイズが15mm×15
mmでバンプ数が1000個のとき、バンプピッチは約
60μmとなりバンプサイズは約40μm×40μmと
なる。つまりそれぞれの場合バンプ間のスペースは約4
0μmと約20μmとなる。
ムキャリア半導体の製造方法は、バンプとこれに対応し
たインナーリードを一組づつ順次繰り返しILBするも
のであるが、ILBが完了したとき隣接するバンプある
いはインナーリードが相互に接触しないことが要求され
る。この隣接するバンプあるいはインナーリードが相互
に接触した場合は電気的に短絡不良となり、この短絡不
良の修理は非常に困難であるからである。一方でICは
高集積化、高機能化が進んで半導体チップの外径サイズ
が大型化されており、これに伴ないICの電極数も例え
ば200〜600個、さらには700〜1000個にの
ぼるものが開発されつつある。ここで例えば半導体チッ
プ外径サイズを15mm×15mmとすれば電極が60
0個のとき、この電極つまりバンプのピッチは約100
μmとなりバンプのサイズは約60μm×60μmとな
る。さらに半導体チップの外径サイズが15mm×15
mmでバンプ数が1000個のとき、バンプピッチは約
60μmとなりバンプサイズは約40μm×40μmと
なる。つまりそれぞれの場合バンプ間のスペースは約4
0μmと約20μmとなる。
【0017】従来バンプとインナーリードとの接合つま
りILBにおいてバンプとインナーリードの材料には数
種類の組合せが可能で、例えばバンプとしてはAu,C
u,半田等又インナーリードの表面処理にはAu,Sn
半田めっき等なが使用され、これらの中で最も接続信頼
性が高い組合せはバンプがAuめっきでインナーリード
の表面処理が同くAuめっきである。このAu−Auの
ILBには熱圧着法が適用されるがAu−Au熱圧着接
合法はバンプとインナーリード部それぞれに熱と圧力を
印加し、それぞれ塑性変形を伴う熱拡散を利用して接合
される技術であり、従って確実なILBを行うとすると
バンプとインナーリードはそれぞれ塑性変形をさせる必
要があることからバンプ間のピッチが狭ピッチ(例えば
40〜60μmピッチ)になるに従ってILB後の隣接
するバンプ及びインナーリードの接触が発生しやすくな
り、その接続信頼性を低下させる問題が顕著化してく
る。
りILBにおいてバンプとインナーリードの材料には数
種類の組合せが可能で、例えばバンプとしてはAu,C
u,半田等又インナーリードの表面処理にはAu,Sn
半田めっき等なが使用され、これらの中で最も接続信頼
性が高い組合せはバンプがAuめっきでインナーリード
の表面処理が同くAuめっきである。このAu−Auの
ILBには熱圧着法が適用されるがAu−Au熱圧着接
合法はバンプとインナーリード部それぞれに熱と圧力を
印加し、それぞれ塑性変形を伴う熱拡散を利用して接合
される技術であり、従って確実なILBを行うとすると
バンプとインナーリードはそれぞれ塑性変形をさせる必
要があることからバンプ間のピッチが狭ピッチ(例えば
40〜60μmピッチ)になるに従ってILB後の隣接
するバンプ及びインナーリードの接触が発生しやすくな
り、その接続信頼性を低下させる問題が顕著化してく
る。
【0018】
【課題を解決するための手段】本発明のフィルムキャリ
ア半導体装置の製造方法は、半導体チップ表面部に配設
された複数のバンプのそれぞれにフィルムキャリアテー
プのインナーリードを対応させて予備的に接合させる工
程と、熱硬化性絶縁樹脂材を前記半導体チップ表面に少
なくとも前記インナーリードの高さに塗布する工程と、
前記熱硬化性絶縁樹脂材を加熱して予備的に硬化させる
工程と、熱圧着を行なうことによって前記熱硬化性絶縁
樹脂材の熱硬化を促進させると同時に前記バンプとイン
ナーリードの接合を完結させる工程とを有するというも
のである。
ア半導体装置の製造方法は、半導体チップ表面部に配設
された複数のバンプのそれぞれにフィルムキャリアテー
プのインナーリードを対応させて予備的に接合させる工
程と、熱硬化性絶縁樹脂材を前記半導体チップ表面に少
なくとも前記インナーリードの高さに塗布する工程と、
前記熱硬化性絶縁樹脂材を加熱して予備的に硬化させる
工程と、熱圧着を行なうことによって前記熱硬化性絶縁
樹脂材の熱硬化を促進させると同時に前記バンプとイン
ナーリードの接合を完結させる工程とを有するというも
のである。
【0019】また、熱圧着法により予備的に接合させ、
熱圧着治具でインナーリードを押えた状態で熱硬化性絶
縁樹脂材を塗布してもよい。
熱圧着治具でインナーリードを押えた状態で熱硬化性絶
縁樹脂材を塗布してもよい。
【0020】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0021】図1(a)は本発明の第1の実施例のフィ
ルムキャリア半導体装置の製造方法の説明に使用する平
面図で、半導体チップのバンプにインナーリードを重ね
て熱圧着治具(底面の形状のみを図示)を当てた状態を
示している。図1(b)は図1(a)のX−X線断面図
である。図2(a)〜(d)は図1(b)に続く各工程
での状態を示す断面図である。
ルムキャリア半導体装置の製造方法の説明に使用する平
面図で、半導体チップのバンプにインナーリードを重ね
て熱圧着治具(底面の形状のみを図示)を当てた状態を
示している。図1(b)は図1(a)のX−X線断面図
である。図2(a)〜(d)は図1(b)に続く各工程
での状態を示す断面図である。
【0022】まず、図1に示すように半導体チップ1の
表面部に配設されたバンプ2とそれぞれ一対に対応する
インナーリード3をILB装置内に設けられた機械的な
位置出し機構やパターンマッチング等の認識機構により
位置合わせし熱圧着治具42により例えば600ピンの
ICでは荷重25kg、温度450〜500℃、時間1
秒というILB条件でバンプ及びインナーリードを熱圧
着により予備的に接合させる。すなわち、バンプまたは
インナーリードが隣接するバンプまたはインナーリード
と接触しない程度に圧着する。また、半導体チップ1
は、室温状態のボンディングステージに乗せられてい
る。次に図2(a)に示すように、熱圧着治具42を上
方へ移動させ、次に、図2(b)に示すように、熱硬化
性絶縁樹脂5、例えば、シリコーン樹脂(硬化温度15
0℃、1時間程度の熱処理で硬化がほぼ完了する)等を
インナーリード3の高さかそれ以上の高さにポッティン
グ等の方法により塗布する。そして塗布された熱硬化性
樹脂5を例えば150℃、10秒程度の放射加熱を行な
い予備的に硬化させる。
表面部に配設されたバンプ2とそれぞれ一対に対応する
インナーリード3をILB装置内に設けられた機械的な
位置出し機構やパターンマッチング等の認識機構により
位置合わせし熱圧着治具42により例えば600ピンの
ICでは荷重25kg、温度450〜500℃、時間1
秒というILB条件でバンプ及びインナーリードを熱圧
着により予備的に接合させる。すなわち、バンプまたは
インナーリードが隣接するバンプまたはインナーリード
と接触しない程度に圧着する。また、半導体チップ1
は、室温状態のボンディングステージに乗せられてい
る。次に図2(a)に示すように、熱圧着治具42を上
方へ移動させ、次に、図2(b)に示すように、熱硬化
性絶縁樹脂5、例えば、シリコーン樹脂(硬化温度15
0℃、1時間程度の熱処理で硬化がほぼ完了する)等を
インナーリード3の高さかそれ以上の高さにポッティン
グ等の方法により塗布する。そして塗布された熱硬化性
樹脂5を例えば150℃、10秒程度の放射加熱を行な
い予備的に硬化させる。
【0023】最後に図2(c)に示すように熱圧着治具
42を熱硬化性絶縁樹脂5の上から例えば600ピンの
ICでは荷重50kg、温度150〜160℃、時間2
〜3秒という条件で再度加熱加圧する事によりバンプ2
とインナーリード3の接合を完結させ、熱硬化性樹脂5
の硬化を促進させる。
42を熱硬化性絶縁樹脂5の上から例えば600ピンの
ICでは荷重50kg、温度150〜160℃、時間2
〜3秒という条件で再度加熱加圧する事によりバンプ2
とインナーリード3の接合を完結させ、熱硬化性樹脂5
の硬化を促進させる。
【0024】以上説明したように半導体チップのバンプ
とフィルムキャリアテープ上のインナーリードを予備的
に接合し、熱硬化性絶縁樹脂を半導体チップ表面にイン
ナーリード高さ以上に塗布し予備的に加熱硬化させた
後、再び熱圧着治具を熱硬化性樹脂の上から再度加熱加
圧しバンプとリードの接合を完結させかつ熱硬化性絶縁
樹脂を整形し、硬化を促進させることにより、従来の問
題である半導体チップに配設されるバンプ間のピッチが
例えば40〜60μmという狭ピッチになったときに発
生しやすいILB後の隣接するバンプ及びインナーリー
ドの相互の接触を熱硬化性絶縁樹脂の介在により防止
し、信頼性の低下及び製造歩留の低下を防止することが
可能となる。
とフィルムキャリアテープ上のインナーリードを予備的
に接合し、熱硬化性絶縁樹脂を半導体チップ表面にイン
ナーリード高さ以上に塗布し予備的に加熱硬化させた
後、再び熱圧着治具を熱硬化性樹脂の上から再度加熱加
圧しバンプとリードの接合を完結させかつ熱硬化性絶縁
樹脂を整形し、硬化を促進させることにより、従来の問
題である半導体チップに配設されるバンプ間のピッチが
例えば40〜60μmという狭ピッチになったときに発
生しやすいILB後の隣接するバンプ及びインナーリー
ドの相互の接触を熱硬化性絶縁樹脂の介在により防止
し、信頼性の低下及び製造歩留の低下を防止することが
可能となる。
【0025】また、ILB装置内にポッティング用ノズ
ルを設置しておいて、半導体チップのバンプとインナー
リードの接合と同時に熱硬化性絶縁樹脂の塗布による表
面の保護も行うことができるので、ILB以降における
ポッティング工程およびポッティング装置を設ける必要
はなくなり工程の縮小、量産性の向上にも効果がある。
ルを設置しておいて、半導体チップのバンプとインナー
リードの接合と同時に熱硬化性絶縁樹脂の塗布による表
面の保護も行うことができるので、ILB以降における
ポッティング工程およびポッティング装置を設ける必要
はなくなり工程の縮小、量産性の向上にも効果がある。
【0026】図3(a)は本発明の第2の実施例のフィ
ルムキャリア半導体装置の製造方法の説明に使用する平
面図で、半導体チップのバンプとインナーリードを重ね
て熱圧着治具(底面の形状のみを図示)を乗せた状態を
示す。図3(b)は図3(a)のX−X線断面図、図4
(a),(b),図5(a),(b),図6はその後の
各工程での状態を示す断面図である。
ルムキャリア半導体装置の製造方法の説明に使用する平
面図で、半導体チップのバンプとインナーリードを重ね
て熱圧着治具(底面の形状のみを図示)を乗せた状態を
示す。図3(b)は図3(a)のX−X線断面図、図4
(a),(b),図5(a),(b),図6はその後の
各工程での状態を示す断面図である。
【0027】まず、図3(a),(b)に示すように、
バンプ2Aが対向する2辺のみに存在する半導体チップ
1Aを温度150℃に加熱されたボンディングステージ
7に載置し、バンプ2Aとそれぞれ一対に対応するイン
ナーリード3AをILB装置内に設けられた機械的な位
置出し機構やパターンマッチング等の認識機械により位
置合わせし、(図4(a))、凹ゲタ上の熱圧着治具4
3によりバンプまたはインナーリードが隣接するバンプ
またはインナーリードとに接触しないように例えば30
0ピンのICでは荷重15kg、温度150℃、時間2
〜3秒というILB条件で予備的に接合する(図4
(b))。
バンプ2Aが対向する2辺のみに存在する半導体チップ
1Aを温度150℃に加熱されたボンディングステージ
7に載置し、バンプ2Aとそれぞれ一対に対応するイン
ナーリード3AをILB装置内に設けられた機械的な位
置出し機構やパターンマッチング等の認識機械により位
置合わせし、(図4(a))、凹ゲタ上の熱圧着治具4
3によりバンプまたはインナーリードが隣接するバンプ
またはインナーリードとに接触しないように例えば30
0ピンのICでは荷重15kg、温度150℃、時間2
〜3秒というILB条件で予備的に接合する(図4
(b))。
【0028】次に、図5(a)に示すように、熱圧着治
具43をリード3に押えつけた状態にしておき、熱圧着
治具43と半導体チップ表面上に作られた空間に熱硬化
性絶縁樹脂塗布用のノズル6を通し熱硬化性絶縁樹脂5
A例えばシリコーン樹脂等(硬化温度150℃)をイン
ナーリード3の高さかそれ以上の高さに滴下しながらボ
ンディングステージ7の例えば140〜150℃の下地
加熱及び熱圧着治具43の加熱により予備的に硬化させ
る。
具43をリード3に押えつけた状態にしておき、熱圧着
治具43と半導体チップ表面上に作られた空間に熱硬化
性絶縁樹脂塗布用のノズル6を通し熱硬化性絶縁樹脂5
A例えばシリコーン樹脂等(硬化温度150℃)をイン
ナーリード3の高さかそれ以上の高さに滴下しながらボ
ンディングステージ7の例えば140〜150℃の下地
加熱及び熱圧着治具43の加熱により予備的に硬化させ
る。
【0029】最後に熱圧着治具43を更に例えば30k
gで加圧する事によりバンプ2とリード3の接合を完結
させ、かつ熱硬化性樹脂5Aaの整形を行ない硬化を促
進させ、図6に示すように、熱圧着治具43を移動させ
る。
gで加圧する事によりバンプ2とリード3の接合を完結
させ、かつ熱硬化性樹脂5Aaの整形を行ない硬化を促
進させ、図6に示すように、熱圧着治具43を移動させ
る。
【0030】以上説明したように、第2の実施例では第
1の実施例と同様にバンプとインナーリードの予備接合
後、熱硬化性絶縁樹脂をインナーリードの高さに塗布
し、予備硬化させてから熱圧着治具を更に加圧し、バン
プとリードの接合を完結させ、かつ熱硬化性絶縁樹脂の
硬化を促進させることにより従来の問題であるバンプ間
ピッチが例えば40〜60μmという狭ピッチになった
ときに発生しやすいILB後の隣接するバンプ及びイン
ナーリードの相互の接触を熱硬化性絶縁樹脂の介在によ
り防止し信頼性の低下及び製造歩留の低下を防止できる
という効果がある。
1の実施例と同様にバンプとインナーリードの予備接合
後、熱硬化性絶縁樹脂をインナーリードの高さに塗布
し、予備硬化させてから熱圧着治具を更に加圧し、バン
プとリードの接合を完結させ、かつ熱硬化性絶縁樹脂の
硬化を促進させることにより従来の問題であるバンプ間
ピッチが例えば40〜60μmという狭ピッチになった
ときに発生しやすいILB後の隣接するバンプ及びイン
ナーリードの相互の接触を熱硬化性絶縁樹脂の介在によ
り防止し信頼性の低下及び製造歩留の低下を防止できる
という効果がある。
【0031】更に本実施例では熱硬化性絶縁樹脂を熱圧
着治具でリードを押えつけた状態で滴下する事により熱
圧着治具の加熱及びボンディングステージの下地加熱の
みで熱硬化性絶縁樹脂を硬化させることができ、樹脂を
硬化するための加熱装置を用いずに実施することができ
る利点がある。
着治具でリードを押えつけた状態で滴下する事により熱
圧着治具の加熱及びボンディングステージの下地加熱の
みで熱硬化性絶縁樹脂を硬化させることができ、樹脂を
硬化するための加熱装置を用いずに実施することができ
る利点がある。
【0032】
【発明の効果】以上説明したように本発明は半導体チッ
プのバンプとフィルムキャリアテープのインナーリード
の高さかそれ以上の高さに滴下し、予備的に加熱、硬化
させた後熱圧着治具で再度加熱、加圧する事によりバン
プとインナーリードの接合を完結させかつ熱硬化性絶縁
樹脂の硬化を促進させるフィルムキャリア半導体装置の
製造方法なので、従来の問題であるバンプ間ピッチが例
えば40〜60μmという狭ピッチになったときに発生
しやすいILB後の隣接するバンプ及びインナーリード
の相互の接触を熱硬化性絶縁樹脂の介在により防止し信
頼性の低下及び製造歩留の低下を防止することができる
という効果を有する。
プのバンプとフィルムキャリアテープのインナーリード
の高さかそれ以上の高さに滴下し、予備的に加熱、硬化
させた後熱圧着治具で再度加熱、加圧する事によりバン
プとインナーリードの接合を完結させかつ熱硬化性絶縁
樹脂の硬化を促進させるフィルムキャリア半導体装置の
製造方法なので、従来の問題であるバンプ間ピッチが例
えば40〜60μmという狭ピッチになったときに発生
しやすいILB後の隣接するバンプ及びインナーリード
の相互の接触を熱硬化性絶縁樹脂の介在により防止し信
頼性の低下及び製造歩留の低下を防止することができる
という効果を有する。
【図1】本発明の第1の実施例の説明に使用する平面図
(図1(a))および断面図(図1(b))である。
(図1(a))および断面図(図1(b))である。
【図2】本発明の第1の実施例の説明に使用する工程順
断面図である。
断面図である。
【図3】本発明の第2の実施例の説明に使用する平面図
(図3(a))および断面図(図3(b))である。
(図3(a))および断面図(図3(b))である。
【図4】本発明の第の実施例の説明に使用する工程順断
面図である。
面図である。
【図5】本発明の第の実施例の説明に使用する工程順断
面図である。
面図である。
【図6】本発明の第の実施例の説明に使用する断面図で
ある。
ある。
【図7】従来の技術の説明に使用する平面図(図7
(a))および断面図(図7(b))である。
(a))および断面図(図7(b))である。
【図8】シングルポイントILBの説明に使用する平面
図(図8(a))および断面図(図8(b))である。
図(図8(a))および断面図(図8(b))である。
1,1A 半導体IC 2,2a,2b,2A,2Aa,2Ab バンプ 3,3a,3b,3A,3Aa,3Ab インナーリ
ード 4,41,42,43 熱圧着治具 5,5a,5A,5Aa 熱硬化性絶縁樹脂 6 樹脂塗布用ノズル 7 ボンディングステージ
ード 4,41,42,43 熱圧着治具 5,5a,5A,5Aa 熱硬化性絶縁樹脂 6 樹脂塗布用ノズル 7 ボンディングステージ
Claims (2)
- 【請求項1】 半導体チップ表面部に配設された複数の
バンプのそれぞれにフィルムキャリアテープのインナー
リードを対応させて予備的に接合させる工程と、熱硬化
性絶縁樹脂材を前記半導体チップ表面に少なくとも前記
インナーリードの高さに塗布する工程と、前記熱硬化性
絶縁樹脂材を加熱して予備的に硬化させる工程と、熱圧
着を行なうことによって前記熱硬化性絶縁樹脂材の熱硬
化を促進させると同時に前記バンプとインナーリードの
接合を完結させる工程とを有することを特徴とするフィ
ルムキャリア半導体装置の製造方法。 - 【請求項2】 半導体チップ表面部に配設された複数の
バンプのそれぞれにフィルムキャリアテープのインナー
リードを対応させて熱圧着法により予備的に接合させる
工程と、熱圧着治具で前記インナーリードを押えた状態
で熱硬化性絶縁樹脂材を前記半導体チップ表面に塗布し
予備的に硬化させる工程と、熱圧着を行なうことによっ
て前記熱硬化性絶縁樹脂材の熱硬化を促進させると同時
に前記バンプとインナーリードの接合を完結させる工程
とを有することを特徴とするフィルムキャリア半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4079721A JP2751726B2 (ja) | 1992-04-01 | 1992-04-01 | フィルムキャリア半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4079721A JP2751726B2 (ja) | 1992-04-01 | 1992-04-01 | フィルムキャリア半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05315390A JPH05315390A (ja) | 1993-11-26 |
JP2751726B2 true JP2751726B2 (ja) | 1998-05-18 |
Family
ID=13698068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4079721A Expired - Lifetime JP2751726B2 (ja) | 1992-04-01 | 1992-04-01 | フィルムキャリア半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2751726B2 (ja) |
-
1992
- 1992-04-01 JP JP4079721A patent/JP2751726B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05315390A (ja) | 1993-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6221691B1 (en) | Method and system for attaching semiconductor dice to substrates | |
US6690089B2 (en) | Semiconductor device having multi-chip package | |
US5765744A (en) | Production of small metal bumps | |
JP2001313314A (ja) | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 | |
JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
JP2001094003A (ja) | 半導体装置及びその製造方法 | |
JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
JP2002373967A (ja) | 半導体装置およびその製造方法 | |
JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2626621B2 (ja) | 半導体装置の製造方法 | |
JP3645511B2 (ja) | 半導体装置の製造方法 | |
EP0596393A1 (en) | Method of applying bumps on a semiconductor device and connecting it with a printed circuit board | |
JP2751726B2 (ja) | フィルムキャリア半導体装置の製造方法 | |
US20020182778A1 (en) | Flexible package fabrication method | |
JP2727848B2 (ja) | フィルムキャリア半導体装置の製造方法 | |
JP3419398B2 (ja) | 半導体装置の製造方法 | |
JP2936811B2 (ja) | フィルムキャリア半導体装置の製造方法 | |
JP2002009111A (ja) | 半導体フリップ・チップの実装方法 | |
JP3287233B2 (ja) | 半導体装置の製造方法 | |
JP2888036B2 (ja) | 半導体装置の製造方法 | |
JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
JP3234062B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP3594502B2 (ja) | 半導体パッケージの製造方法及びその装置 | |
JPH05198615A (ja) | 半導体装置の製造方法 | |
JPH10340927A (ja) | 半導体装置の製造方法およびボンディング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980127 |