JP3155811B2 - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法

Info

Publication number
JP3155811B2
JP3155811B2 JP07487092A JP7487092A JP3155811B2 JP 3155811 B2 JP3155811 B2 JP 3155811B2 JP 07487092 A JP07487092 A JP 07487092A JP 7487092 A JP7487092 A JP 7487092A JP 3155811 B2 JP3155811 B2 JP 3155811B2
Authority
JP
Japan
Prior art keywords
resin
sealing
semiconductor element
metal layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07487092A
Other languages
English (en)
Other versions
JPH05283453A (ja
Inventor
章 善積
英男 太田
カオ・ミン・タイ
新悦 藤枝
道也 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP07487092A priority Critical patent/JP3155811B2/ja
Priority to KR1019930005371A priority patent/KR0124494B1/ko
Publication of JPH05283453A publication Critical patent/JPH05283453A/ja
Application granted granted Critical
Publication of JP3155811B2 publication Critical patent/JP3155811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止をインラインで
行うことが可能な樹脂封止型半導体装置の製造方法に関
する。
【０００２】
【従来の技術】樹脂封止型半導体装置は、これまで一般
的には、トランスファー成形法により半導体素子を樹脂
封止することによって製造されている。これは、例えば
エポキシ樹脂および無機充填剤などを主体としたエポキ
シ成形材料の粉末からなるタブレットを加熱して溶融さ
せ、トランスファー成形機を用いて金型に注入して高温
高圧状態で成形し、硬化されたエポキシ樹脂組成物によ
って半導体素子を樹脂封止する方法である。
【０００３】ところで、樹脂封止型半導体装置のパッケ
ージは、最近大型化と薄型化の傾向を強めており、この
傾向は上述したようなトランスファー成形法の使用を困
難なものにしている。さらに最近ではパッケージの種類
が多様化して、小品種大量生産から多品種少量生産へと
移り変わりつつあり、トランスファー成形法は基本的に
多品種少量生産のようなフレキシブルな生産様式には適
していないことから、トランスファー成形法に代わる新
たな方法が現在求められている。
【０００４】これに対し特開平３−２６５１６２号に
は、金属層とこの両面に形成された樹脂層とを具備した
封止用絶縁体を半導体素子に加熱圧着して樹脂封止する
ことにより、樹脂封止型半導体装置を製造する技術が開
示されている。図１５（ａ）、（ｂ）に、この樹脂封止
型半導体装置の製造プロセスおよび封止後の断面図を示
す。すなわちこのような方法では、まず図１５（ａ）に
示すように、樹脂層１４、金属層１５および樹脂層１６
をこの順に積層した２枚の封止用絶縁体１７を樹脂層１
４が対向するように配置し、これらの封止用絶縁体１７
の間に、バンプ１８でフィルムキャリア１９とボンディ
ングされたＴＡＢ（テープ オートメーティッド ボン
ディング）タイプの半導体素子２０を配置する。次い
で、２枚の封止用絶縁体１７の樹脂層１４をプレート加
熱または赤外線加熱などにより加熱して軟化溶融状態と
して、半導体素子２０を２枚の封止用絶縁体１７で挟み
込んで圧着する。こうしたプロセスにより、図１５
（ｂ）に示すように半導体素子２０が樹脂層１４内に封
止され、その外側に金属層１５および樹脂層１６が配置
された樹脂封止型半導体装置が得られる。このような方
法によれば、樹脂封止をインラインで行うことが可能と
なるうえ、多品種の半導体素子２０を樹脂封止する場合
も、その都度構造、形状などの異なる封止用絶縁体１７
を供給するだけでフレキシブルに対応でき、しかもパッ
ケージの大型化、薄型化にも適している。しかしなが
ら、上述したような樹脂封止型半導体装置においては、
封止用絶縁体１７中に金属層１５と樹脂層１４、１６と
の界面が存在するため、この界面での剥離が発生しやす
いという問題点があった。
【０００５】
【発明が解決しようとする課題】以上のように従来の樹
脂封止型半導体装置では、封止用絶縁体の金属層と樹脂
層との界面における剥離の発生が問題となっていた。特
に、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆ
ｉｃ ＩＣ）などのゲートアレイやスタンダードセル方
式ＬＳＩに代表される表面実装型パッケージの場合、樹
脂封止型半導体装置を基板に実装する際に、ベーパーフ
ェイズリフロー、赤外線リフロー、半田浸漬などの工程
において高温（２１５〜２６０℃）にさらされる。この
ため、パッケージ内部に吸湿されていた水分が金属層と
樹脂層との界面で爆発的にガス化しようとして高圧が加
わり、結果として、金属層と樹脂層との界面が剥離して
パッケージクラックが発生するなど樹脂封止型半導体装
置の信頼性を低下させていた。
【０００６】本発明の目的は、表面実装時などのパッケ
ージクラックの発生が抑えられ、耐湿信頼性が高く、か
つ大型化、薄型化への対応が容易な樹脂封止型半導体装
置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置の製造方法は、貫通孔を有する金属層と前記金属
層の両面に形成された樹脂層とを具備した封止用絶縁体
を形成する工程と、前記封止用絶縁体と半導体素子とを
重ねて配置する工程と、重ねて配置された前記封止用絶
縁体を加熱加圧することにより前記半導体素子を樹脂封
止する工程とを有し、前記金属層の貫通孔は前記半導体
素子の能動面と対向する位置をはずして設けられている
ことを特徴とする。
【０００８】本発明において、封止用絶縁体を構成する
樹脂層に用いられる樹脂は、得られる樹脂封止型半導体
装置の信頼性を確保するために、電気絶縁抵抗が大きい
こと、吸湿性が小さいこと、耐熱性が高いこと、強度が
高いこと、接着性が高いこと、などが要求される。この
ような樹脂としては、ポリイミド樹脂、エポキシ樹脂、
不飽和ポリエステル樹脂、フェノール樹脂、マレイミド
樹脂、メラミン樹脂、ユリア樹脂、ジアリルフタレート
樹脂、シリコーン樹脂、フラン樹脂、キシレン−ホルム
アルデヒド樹脂、ケトン−ホルムアルデヒド樹脂、アニ
リン樹脂、アルキド樹脂、トリアリルシアヌレート樹
脂、アクロレイン樹脂、トリアジン系樹脂、ジシクロペ
ンタジエン系樹脂などの熱硬化性樹脂が挙げられる。こ
の他に、熱可塑性樹脂、エンジニアリングプラスチック
スを用いてもよい。
【０００９】これらの樹脂には、樹脂層の熱膨張率を調
整しかつ強度を向上するために、各種の繊維、クロス、
または無機もしくは有機充填材を添加してもよい。繊維
としては、ガラス繊維や石英繊維などの無機繊維、ナイ
ロン、ポリエステル、フェノールなどの有機繊維が挙げ
られる。クロスとしては、ガラスクロス、炭素繊維クロ
ス、ポリアミド繊維クロスなどの各種の織布が挙げられ
る。無機充填材としては、石英粉末、溶融シリカ粉末、
球状溶融シリカ、チッ化ケイ素、チッ化アルミ、炭化ケ
イ素などが挙げられる。有機充填材としては、フェノー
ル樹脂硬化粉末、ポリイミド樹脂硬化粉末などが挙げら
れる。
【００１０】さらにこれらの樹脂には、必要に応じて、
シリコーンゴム、ＭＢＳゴムなどのゴム、エラストマー
を始めとする耐クラック性向上剤、ハロゲン系や三酸化
アンチモンなどの難燃化剤、などを添加することができ
る。
【００１１】本発明において、金属層は、フィルムでも
よいし、ある程度の強度をもつ板でもよい。金属層の厚
さは、要求される封止用絶縁体の厚さに応じて適当に設
定される。金属層の材質としては、鉄、ニッケル、銅、
金、銀、アルミニウム、すず、ステンレス、および鉛、
ならびにこれらの合金などが挙げられる。金属層には貫
通孔が少なくとも１個設けられる。
【００１２】本発明に係る封止用絶縁体は、貫通孔を有
する金属層の両面に樹脂層を形成した構造、すなわち少
なくとも樹脂層、金属層および樹脂層からなる３層構造
を有している。金属層の上下両面の２層の樹脂層のう
ち、半導体素子の能動面に直接接する樹脂層は、高い信
頼性を有する必要がある。このため、エポキシ樹脂また
はポリイミド樹脂などに、溶融シリカまたはチッ化ケイ
素などの無機充填材を添加した一般的な封止用樹脂を用
いることが好ましい。また、ガラスクロスに樹脂溶液を
含浸させることでエポキシ樹脂、ポリイミド樹脂などを
付着させた封止用樹脂を用いてもよい。一方、２層の樹
脂層のうち、半導体素子に直接接しない外面側の樹脂層
は、特に限定されない。すなわち、半導体素子に直接接
する樹脂層と同一の封止用樹脂を用いてもよいし、通常
のコーティング樹脂を用いてもよい。
【００１３】このような封止用絶縁体は、金属層の両面
に同一の封止用樹脂を塗布する方法、金属層の一方の面
（半導体素子側）に信頼性の高い封止用樹脂を塗布し、
他方の面に通常のコーティング樹脂を塗布する方法、ガ
ラスクロスに樹脂を付着させた後、金属層とともに積層
して張りつける方法などにより作製できる。
【００１４】本発明に係る封止用絶縁体においては、金
属層の上下両面に設けられる２層の樹脂層は金属層に設
けられた貫通孔を通して互いにつながり、その結果樹脂
層と金属層とが強固に一体化される。金属層に設ける貫
通孔の大きさ、数、位置は、樹脂封止型半導体装置の信
頼性に影響を及ぼす。すなわち、金属層に貫通孔を設け
る際には、２層の樹脂層と金属層とを強固に一体化する
とともに、水分の侵入を極力抑制できるようにし、高温
にさらされる表面実装工程を経ても封止されている半導
体素子が劣化しないように考慮する必要がある。
【００１５】ここで、貫通孔は水分の侵入路になるの
で、半導体素子の能動面と対向する位置をはずして設け
るのが好ましいと考えられ、例えば半導体素子の４隅の
近傍に対向する位置に設けることが好ましい。ただし、
表面実装工程での高温に耐えることを重視した場合、半
導体素子の能動面と対向する位置に貫通孔を設けてもよ
い。また、２層の樹脂層と金属層とを強固に一体化する
ためには、半導体素子の４隅の近傍に対応する位置のほ
かに、半導体素子の４辺の近傍に対応する位置に各辺に
沿って１個または複数個の貫通孔を設けることが好まし
い。貫通孔の大きさは、直径０．５〜２．０ｍｍの丸
孔、または一辺０．５〜２．０ｍｍの角孔が好ましい。
貫通孔の全面積は、水分の侵入を抑制しかつ２層の樹脂
層と金属層との結合を強固にすることの両者を考慮し
て、半導体素子の面積の１／２以下が好ましく、さらに
１０％以下がより好ましい。
【００１６】金属層に設けられる貫通孔の配置例を図９
〜図１４を参照して説明する。図９の金属層において
は、半導体素子の４隅の近傍に対向する位置に４個の丸
孔の貫通孔１１が形成されている。図１０の金属層にお
いては、半導体素子の中央部に対向する位置に１個の丸
孔の貫通孔１１が形成されている。図１１の金属層にお
いては、半導体素子の４隅の近傍および半導体素子の各
辺の中央の近傍に対向する位置に合計８個の丸孔の貫通
孔１１が形成されている。図１２の金属層においては、
半導体素子の中央部に対向する位置に１個、その周囲に
４個、半導体素子の４隅の近傍に対向する位置に４個、
半導体素子の各辺の近傍に対向する位置に各辺に沿って
５個ずつ、合計２９個の丸孔の貫通孔（丸孔）１１が形
成されている。図１３の金属層においては、半導体素子
の中央部に対向する位置を中心として等間隔で多数の丸
孔の貫通孔（丸孔）１１が形成されている。図１４の金
属層においては、半導体素子の中央部に対向する位置に
１個の角孔の貫通孔１１および半導体素子の各辺の近傍
に対向する位置に各辺に沿って４個の長孔の貫通孔１１
が形成されている。
【００１７】本発明において、半導体素子の非能動面側
は、封止してもよいし、封止しなくてもよい。半導体素
子の非能動面側を封止する場合でも、封止用絶縁体とし
て、半導体素子の能動面側に用いられるのと同じ封止用
絶縁体を用いてもよいし、金属層のない封止用樹脂、通
常のコーティング樹脂などを用いてもよい。
【００１８】本発明に係る封止用絶縁体を用いた樹脂封
止型半導体装置の代表例を図１〜図８に示す。なお、い
ずれの図でも、（ａ）は樹脂封止型半導体装置の製造プ
ロセスを示す断面図、（ｂ）は樹脂封止後の状態を示す
断面図である。
【００１９】図１はワイヤボンディング方式の半導体素
子３を封止するものである。この例では、半導体素子３
の能動面側および非能動面側ともに、金属層７の両面に
封止用樹脂からなる樹脂層６が形成された封止用絶縁体
８で封止されている。
【００２０】図２はＴＡＢ（テープオートメーティッド
ボンディング）方式の半導体素子３を封止するものであ
る。すなわち、半導体素子３上にはボンディング金属５
´が形成され、このボンディング金属５´がテープ状の
絶縁フィルム９上に形成されたリード線４とボンディン
グされている。この例では、半導体素子３の能動面側お
よび非能動面側ともに、金属層７の両面に封止用樹脂か
らなる樹脂層６が形成された封止用絶縁体８で封止され
ている。
【００２１】図３はＴＡＢ方式の半導体素子３を封止す
るものである。この例では、半導体素子３の能動面側
（および側面）のみが、金属層７の両面に封止用樹脂か
らなる樹脂層６が形成された封止用絶縁体８で封止さ
れ、半導体素子３の非能動面側は封止されていない。
【００２２】図４はＴＡＢ方式の半導体素子３を封止す
るものである。この例では、半導体素子３の能動面側お
よび非能動面側ともに、金属層７の一方の面（半導体素
子３側）に封止用樹脂からなる樹脂層６、他方の面（外
面側）にコーティング樹脂からなる樹脂層１０が形成さ
れた封止用絶縁体８で封止されている。
【００２３】図５はＴＡＢ方式の半導体素子３を封止す
るものである。この例では、半導体素子３の能動面側
は、金属層７の一方の面（半導体素子３側）に封止用樹
脂からなる樹脂層６、他方の面（外面側）にコーティン
グ樹脂からなる樹脂層１０が形成された封止用絶縁体８
で封止されている。また、半導体素子３の非能動面側に
は、金属層７の一方の面（半導体素子３側）に封止用樹
脂からなる樹脂層６が形成された封止用絶縁体１２が用
いられている。
【００２４】図６はＴＡＢ方式の半導体素子３を封止す
るものである。この例では、半導体素子３の能動面側
は、金属層７の一方の面（半導体素子３側）に封止用樹
脂からなる樹脂層６、他方の面（外面側）にコーティン
グ樹脂からなる樹脂層１０が形成された封止用絶縁体８
で封止されている。また、半導体素子３の非能動面側
は、金属層７の一方の面（半導体素子３側）にコーティ
ング樹脂からなる樹脂層１０が形成された封止用絶縁体
１２が用いられている。
【００２５】図７は半導体素子３の側面を囲むように、
絶縁フィルム９を介してリード線４が設けられた半導体
素子３を封止するものである。この例では、半導体素子
３の能動面側は、金属層７の一方の面（半導体素子３
側）に封止用樹脂からなる樹脂層６、他方の面（外面
側）にコーティング樹脂からなる樹脂層１０が形成され
た封止用絶縁体８で封止されている。また、半導体素子
３の非能動面側は、封止用樹脂からなる樹脂層６のみで
封止されている。
【００２６】図８は絶縁基板上に配線層が形成された配
線基板１３上にボンディングされた半導体素子３を封止
するものである。この例では、半導体素子３の能動面側
が、金属層７の一方の面（半導体素子３側）に封止用樹
脂からなる樹脂層６、他方の面（外面側）にコーティン
グ樹脂からなる樹脂層１０が形成された封止用絶縁体８
で封止されている。
【００２７】
【作用】本発明の樹脂封止型半導体装置は、少なくとも
半導体素子の能動面が、貫通孔を有する金属層の両面に
樹脂層を形成した封止用絶縁体で封止されている。この
封止用絶縁体を構成する金属層により、パッケージ内部
への水分の侵入を抑制できるので、半導体素子上のアル
ミニウム配線の腐食などを防止できる。また、金属層に
は貫通孔が設けられているため、この金属層とその上下
両面に形成される樹脂層が強固に一体化されている。こ
のため、パッケージを表面実装する際に高温加熱されて
も、パッケージ内部の水分が低減されているため高温加
熱されても水分の急激な気化膨張を抑制でき、かつ強固
に一体化された金属層と樹脂層との剥離が起こらないた
め、パッケージクラックによる破裂を防止して不良の発
生を抑えられる。
【００２８】さらに本発明の樹脂封止型半導体装置は、
予め形成しておいた封止用絶縁体を用いて樹脂封止した
ものであるから、この特徴によって次のような特別の利
点が得られる。即ち、従来のトランスファー成形法によ
り樹脂封止された樹脂封止型半導体装置は、樹脂封止を
インラインで行うことができない。これに対して、本発
明の樹脂封止型半導体装置は、平板もしくは簡単な金型
を用いて樹脂封止ができるため、樹脂封止をアセンブリ
ー工程に組み込んでインラインで行うことが可能であ
る。従って、この特徴を生かすことにより、本発明の樹
脂封止型半導体装置は連続的かつ自動化された製造ライ
ンでの製造が可能となる。
【００２９】
【実施例】以下、本発明の実施例および比較例を詳細に
説明する。 （１）樹脂溶液の調製 樹脂溶液（Ａ） クレゾールノボラック型エポキシ樹脂：主剤（軟化点８６℃） ８０重量部 ブロム化ビスフェノールＡ型エポキシ樹脂：難燃化剤 （軟化点８８℃） ２０重量部 ノボラック型フェノール樹脂：硬化剤（軟化点７６℃） ５０重量部 トリフェニルホスフィン：触媒 ２重量部 加熱ゲル化タイプ液状シリコーン：柔軟性付与／接着付与剤 ５重量部 ＭＢＳゴム粉末：柔軟性付与剤 １５重量部 球状シリカ粉末：無機充填材 １２０重量部 破砕状溶融シリカ粉末：無機充填材 １９０重量部 三酸化アンチモン粉末：難燃助剤 １５重量部 カーボン粉末：顔料 ３重量部 エチルセロソルブ：溶剤 ２０００重量部 樹脂溶液（Ｂ） ビスマレイミド樹脂：主剤（軟化点９０℃） ８０重量部 ブロム化ビスマレイミド樹脂：難燃化剤（軟化点９６℃） ２０重量部 ノボラック型フェノール樹脂：硬化剤（軟化点７６℃） ５０重量部 トリフェニルホスフィン：触媒 １重量部 過酸化ベンゾイル：触媒 １重量部 加熱ゲル化タイプ液状シリコーン：柔軟性付与／接着付与剤 ５重量部 ＭＢＳゴム粉末：柔軟性付与剤 １５重量部 球状シリカ粉末：無機充填材 １２０重量部 破砕状溶融シリカ粉末：無機充填材 １９０重量部 三酸化アンチモン粉末：難燃助剤 １５重量部 カーボン粉末：顔料 ３重量部 エチルセロソルブ：溶剤 ２０００重量部 樹脂溶液（Ｃ）の調製 クレゾールノボラック型エポキシ樹脂：主剤（軟化点８６℃） ８０重量部 ブロム化ビスフェノールＡ型エポキシ樹脂：難燃化剤 （軟化点８８℃） ２０重量部 ノボラック型フェノール樹脂：硬化剤（軟化点７６℃） ５０重量部 トリフェニルホスフィン：触媒 ２重量部 加熱ゲル化タイプ液状シリコーン：柔軟性付与／接着付与剤 ５重量部 ＭＢＳゴム粉末：柔軟性付与剤 １５重量部 三酸化アンチモン粉末：難燃助剤 １５重量部 カーボン粉末：顔料 ３重量部 エチルセロソルブ：溶剤 １０００重量部 樹脂溶液（Ｄ）の調製 ビスマレイミド樹脂：主剤（軟化点９０℃） ８０重量部 ブロム化ビスマレイミド樹脂：難燃化剤（軟化点９６℃） ２０重量部 ノボラック型フェノール樹脂：硬化剤（軟化点７６℃） ５０重量部 トリフェニルホスフィン：触媒 １重量部 過酸化ベンゾイル：触媒 １重量部 加熱ゲル化タイプ液状シリコーン：柔軟性付与／接着付与剤 ５重量部 ＭＢＳゴム粉末：柔軟性付与剤 １５重量部 三酸化アンチモン粉末：難燃助剤 １５重量部 カーボン粉末：顔料 ３重量部 エチルセロソルブ：溶剤 １０００重量部
【００３０】以上の各成分をボールミルにより混練し、
必要に応じて加熱し、各樹脂溶液を調製した。なお、樹
脂溶液（Ａ）および（Ｂ）は無機充填材を含むため、半
導体素子に直接接する樹脂層にも、封止用絶縁体の外面
を構成する樹脂層にも用いることができる。一方、樹脂
溶液（Ｃ）および（Ｄ）は無機充填材を含んでおらず信
頼性に劣るため、半導体素子に直接接する樹脂層に用い
られることはなく、封止用絶縁体の外面を構成する樹脂
層にのみ用いられる。 （２）封止用絶縁体の作製 封止用絶縁体（Ａ） 厚さ３６μｍの両面黒化銅箔に、図９に示すように開孔
を設けた。この銅箔の両面に樹脂溶液（Ａ）を塗布して
乾燥し、封止用絶縁体（Ａ）を得た。 封止用絶縁体（Ｂ） 厚さ３６μｍの両面黒化銅箔に、図９に示すように開孔
を設けた。この銅箔の両面に樹脂溶液（Ｂ）を塗布して
乾燥し、封止用絶縁体（Ｂ）を得た。 封止用絶縁体（Ｃ） 厚さ３６μｍの両面黒化銅箔に、図１０に示すように開
孔を設けた。この銅箔の両面に樹脂溶液（Ａ）を塗布し
て乾燥し、封止用絶縁体（Ｃ）を得た。 封止用絶縁体（Ｄ） 厚さ３６μｍの両面黒化銅箔に、図１１に示すように開
孔を設けた。この銅箔の両面に樹脂溶液（Ａ）を塗布し
て乾燥し、封止用絶縁体（Ｄ）を得た。 封止用絶縁体（Ｅ）
【００３１】厚さ３６μｍの両面黒化銅箔に、図９に示
すように開孔を設けた。この銅箔の一方の面（半導体素
子側）に樹脂溶液（Ａ）を塗布して乾燥し、他方の面
（外面側）に樹脂溶液（Ｃ）を塗布して乾燥し、封止用
絶縁体（Ｅ）を得た。 封止用絶縁体（Ｆ）
【００３２】厚さ３６μｍの両面黒化銅箔に、図９に示
すように開孔を設けた。この銅箔の一方の面（半導体素
子側）に樹脂溶液（Ｂ）を塗布して乾燥し、他方の面
（外面側）に樹脂溶液（Ｄ）を塗布して乾燥し、封止用
絶縁体（Ｆ）を得た。 封止用絶縁体（Ｇ）
【００３３】平織りガラスクロスの両面に、樹脂溶液
（Ａ）を塗布して乾燥した。また、厚さ３６μｍの両面
黒化銅箔に、図９に示すように開孔を設けた。この銅箔
の一方の面（外面側）に樹脂溶液（Ｃ）を塗布して乾燥
した。樹脂が塗布された銅箔の未塗布面（半導体素子
側）に、樹脂が付着された平織りガラスクロスを重ね、
低温で加圧して複合タイプの封止用絶縁体（Ｇ）を得
た。 封止用絶縁体（Ｈ）
【００３４】平織りガラスクロスの両面に、樹脂溶液
（Ａ）を塗布して乾燥した。また、厚さ３６μｍの両面
黒化銅箔に、図１２に示すように開孔を設けた。この銅
箔の一方の面（外面側）に樹脂溶液（Ｃ）を塗布して乾
燥した。樹脂が塗布された銅箔の未塗布面（半導体素子
側）に、樹脂が付着された平織りガラスクロスを重ね、
低温で加圧して複合タイプの封止用絶縁体（Ｈ）を得
た。 封止用絶縁体（Ｉ）
【００３５】平織りガラスクロスの両面に、樹脂溶液
（Ａ）を塗布して乾燥した。また、厚さ３６μｍの両面
黒化銅箔に、図１３に示すように開孔を設けた。この銅
箔の一方の面（外面側）に樹脂溶液（Ｃ）を塗布して乾
燥した。樹脂が塗布された銅箔の未塗布面（半導体素子
側）に、樹脂が付着された平織りガラスクロスを重ね、
低温で加圧して複合タイプの封止用絶縁体（Ｉ）を得
た。 封止用絶縁体（Ｊ）
【００３６】平織りガラスクロスの両面に、樹脂溶液
（Ａ）を塗布して乾燥した。また、厚さ３６μｍの両面
黒化銅箔に、図１４に示すように開孔を設けた。この銅
箔の一方の面（外面側）に樹脂溶液（Ｃ）を塗布して乾
燥した。樹脂が塗布された銅箔の未塗布面（半導体素子
側）に、樹脂が付着された平織りガラスクロスを重ね、
低温で加圧して複合タイプの封止用絶縁体（Ｊ）を得
た。 封止用絶縁体（Ｋ）
【００３７】平織りガラスクロスの両面に、樹脂溶液
（Ａ）を塗布して乾燥し、封止用絶縁体（Ｋ）を得た。
このように、封止用絶縁体（Ｋ）は金属層が設けられて
いない。 封止用絶縁体（Ｌ）
【００３８】平織りガラスクロスの両面に、樹脂溶液
（Ａ）を塗布して乾燥した。また、厚さ４５μｍのアル
ミニウム箔に、図９に示すように開孔を設けた。このア
ルミニウム箔の一方の面（外面側）に樹脂溶液（Ｃ）を
塗布して乾燥した。樹脂が塗布されたアルミニウム箔の
未塗布面（半導体素子側）に、樹脂が付着された平織り
ガラスクロスを重ね、低温で加圧して複合タイプの封止
用絶縁体（Ｌ）を得た。 封止用絶縁体（Ｍ）
【００３９】ケブラークロスの両面に、樹脂溶液（Ａ）
を塗布して乾燥した。また、厚さ３６μｍの両面黒化銅
箔に、図９に示すように開孔を設けた。この銅箔の一方
の面（外面側）に樹脂溶液（Ｃ）を塗布して乾燥した。
樹脂が塗布された銅箔の未塗布面（半導体素子側）に、
樹脂が付着されたケブラークロスを重ね、低温で加圧し
て複合タイプの封止用絶縁体（Ｍ）を得た。 封止用絶縁体（Ｎ） 厚さ３６μｍの両面黒化銅箔に、図９に示すように開孔
を設けた。この銅箔の両面に樹脂溶液（Ｃ）を塗布して
乾燥し、封止用絶縁体（Ｎ）を得た。 封止用絶縁体（Ｏ）
【００４０】平織りガラスクロスの両面に、溶融シリカ
粉末を５０重量％含有するホットメルト型フッ素樹脂
（ＰＦＡ）シートを加熱プレスした。また、厚さ４５μ
ｍのアルミニウム箔に、図９に示すように開孔を設け
た。このアルミニウム箔の一方の面（外面側）にフッ素
樹脂（ＰＦＡ）フィルムを加熱プレスした。ＰＦＡフィ
ルムが貼付されたアルミニウム箔の未貼付面（半導体素
子側）に、ＰＦＡシートが貼付された平織りガラスクロ
スを重ね、加熱加圧して複合タイプの封止用絶縁体
（Ｏ）を得た。 封止用絶縁体（Ｐ）
【００４１】平織りガラスクロスの両面に、溶融シリカ
粉末を５０重量％含有するポリフェニレンサルファイド
（ＰＰＳ）シートを加熱プレスした。また、厚さ４５μ
ｍのアルミニウム箔に、図９に示すように開孔を設け
た。このアルミニウム箔の一方の面（外面側）にポリフ
ェニレンサルファイド（ＰＰＳ）フィルムを加熱プレス
した。ＰＰＳフィルムが貼付されたアルミニウム箔の未
貼付面（半導体素子側）に、ＰＰＳシートが貼付された
平織りガラスクロスを重ね、加熱加圧して複合タイプの
封止用絶縁体（Ｐ）を得た。 封止用絶縁体（Ｑ）
【００４２】平織りガラスクロスの両面に、溶融シリカ
粉末を３０重量％、ガラス短繊維３０重量％を含有する
ホットメルト型フッ素樹脂（ＰＦＡ）シートを加熱プレ
スした。また、厚さ４５μｍのアルミニウム箔に、図９
に示すように開孔を設けた。このアルミニウム箔の一方
の面（外面側）にフッ素樹脂（ＰＦＡ）フィルムを加熱
プレスした。ＰＦＡフィルムが貼付されたアルミニウム
箔の未貼付面（半導体素子側）に、ＰＦＡシートが貼付
された平織りガラスクロスを重ね、加熱加圧して複合タ
イプの封止用絶縁体（Ｑ）を得た。 封止用絶縁体（Ｒ）
【００４３】平織りガラスクロスの両面に、溶融シリカ
粉末を４０重量％、球状フェノール樹脂硬化粉末１０重
量％を含有するポリフェニレンサルファイド（ＰＰＳ）
シートを加熱プレスした。また、厚さ４５μｍのアルミ
ニウム箔に、図９に示すように開孔を設けた。このアル
ミニウム箔の一方の面（外面側）にポリフェニレンサル
ファイド（ＰＰＳ）フィルムを加熱プレスした。ＰＰＳ
フィルムが貼付されたアルミニウム箔の未貼付面（半導
体素子側）に、ＰＰＳシートが貼付された平織りガラス
クロスを重ね、加熱加圧して複合タイプの封止用絶縁体
（Ｒ）を得た。 封止用絶縁体（Ｓ）
【００４４】厚さ３６μｍの両面黒化銅箔の両面に樹脂
溶液（Ａ）を塗布して乾燥し、封止用絶縁体（Ｓ）を得
た。このように、封止用絶縁体（Ｓ）の銅箔には、貫通
孔が設けられていない。 封止用絶縁体（Ｔ）
【００４５】平織りガラスクロスの両面に、樹脂溶液
（Ａ）を塗布して乾燥した。また、厚さ３６μｍの両面
黒化銅箔の一方の面（外面側）に樹脂溶液（Ｃ）を塗布
して乾燥した。樹脂が塗布された銅箔の未塗布面（半導
体素子側）に、樹脂が付着された平織りガラスクロスを
重ね、低温で加圧して複合タイプの封止用絶縁体（Ｔ）
を得た。このように、封止用絶縁体（Ｔ）の銅箔には、
貫通孔が設けられていない。 封止用絶縁体（Ｕ）
【００４６】平織りガラスクロスの両面に、溶融シリカ
粉末を５０重量％含有するホットメルト型フッ素樹脂
（ＰＦＡ）シートを加熱プレスした。また、厚さ４５μ
ｍのアルミニウム箔の一方の面（外面側）にフッ素樹脂
（ＰＦＡ）フィルムを加熱プレスした。ＰＦＡフィルム
が貼付されたアルミニウム箔の未貼付面（半導体素子
側）に、ＰＦＡシートが貼付された平織りガラスクロス
を重ね、加熱加圧して複合タイプの封止用絶縁体（Ｕ）
を得た。このように、封止用絶縁体（Ｕ）の銅箔には、
貫通孔が設けられていない。 封止用絶縁体（Ｖ）
【００４７】平織りガラスクロスの両面に、溶融シリカ
粉末を５０重量％含有するポリフェニレンサルファイド
（ＰＰＳ）シートを加熱プレスした。また、厚さ４５μ
ｍのアルミニウム箔の一方の面（外面側）にポリフェニ
レンサルファイド（ＰＰＳ）フィルムを加熱プレスし
た。ＰＰＳフィルムが貼付されたアルミニウム箔の未貼
付側（半導体素子側）に、ＰＰＳシートが貼付された平
織りガラスクロスを重ね、加熱加圧して複合タイプの封
止用絶縁体（Ｖ）を得た。このように、封止用絶縁体
（Ｖ）の銅箔には、貫通孔が設けられていない。 （３）テスト素子の準備 テスト素子（Ａ）
【００４８】ダイパッドサイズ１５．５ｍｍ×１５．５
ｍｍ、板厚１５０μｍの４，２アロイ製リードフレーム
に、チップ厚さ３００μｍ、チップ面積１５．０ｍｍ×
１５．０ｍｍであり、表面がポリイミド樹脂でパッシベ
ーションコートされた、耐湿性テスト回路内蔵の半導体
素子を搭載し、２５μｍ径のボンディングワイヤーでボ
ンディングしたものを用意した。 テスト素子（Ｂ）
【００４９】ＴＡＢテープに、チップ厚さ３００μｍ、
チップ面積１５．０ｍｍ×１５．０ｍｍであり、表面が
ポリイミド樹脂でパッシベーションコートされた、耐湿
性テスト回路内蔵の半導体素子をボンディングしたもの
を用意した。 （４）本発明の樹脂封止型半導体装置の作製および評価
【００５０】表１および表２に示す組み合わせで、
（３）のテスト素子の上部および下部に、（２）の封止
用絶縁体を配置し、ボイドおよび剥離を防止するために
金型内を減圧しながら、加熱加圧することにより樹脂封
止した。
【００５１】
【表１】
【００５２】
【表２】
【００５３】次に、実施例１〜２０、比較例１〜６の樹
脂封止型半導体装置について、以下のようにして、印刷
配線基板に実装する際の高温はんだ処理に対する耐性を
調べた。まず、各樹脂封止型半導体装置を、温度８５
℃、湿度８５％ＲＨの高温高湿条件で１６８時間吸湿処
理した。その後、基板への表面実装工程を想定した２１
５℃×２分間のＶＰＳ（ベーパーフェイズリフロー）処
理を行った。
【００５４】ＶＰＳ処理後の各樹脂封止型半導体装置に
ついて、目視観察により外部に達するクラックの有無を
調べた。次に、ＶＳＰ処理後の樹脂封止型半導体装置を
温度１２７℃、２．５気圧の飽和水蒸気中（プレッシャ
クッカー）に入れ、一定時間毎に取り出してテスト素子
の断線（オープン）不良を調べることにより、耐湿信頼
性試験（ＰＣＴ）を行った。これらの結果を表３および
表４に示す。
【００５５】表３および表４から明らかなように、実施
例１〜２０の樹脂封止型半導体装置は、比較例１〜６に
比べて優れた耐湿信頼性を示している。これは、実施例
では金属層により水分が遮断され、かつ金属層に設けら
れた開孔を通して上下の樹脂層がつながりこれらが強固
に一体化されていることから、ＶＰＳ処理時の樹脂層の
剥離が防止されるためである。
【００５６】
【表３】
【００５７】
【表４】
【００５８】
【発明の効果】以上詳述したごとく本発明によれば、パ
ッケージ内部への水分の侵入が抑制され、かつ樹脂封止
型半導体装置にとって最も過酷な工程であるＶＰＳ処理
工程を経ても外部クラックや剥離がないため、高い耐湿
信頼性を有し、しかも製造が容易であり、今後の半導体
素子の大型化や薄型化志向に十分に対応可能な樹脂封止
型半導体装置を提供することができる。
【図面の簡単な説明】
【図１】（ａ）は本発明に係る樹脂封止型半導体装置の
製造プロセスを示す断面図、（ｂ）は同樹脂封止型半導
体装置の封止後の断面図。
【図２】（ａ）は本発明に係る樹脂封止型半導体装置の
製造プロセスを示す断面図、（ｂ）は同樹脂封止型半導
体装置の封止後の断面図。
【図３】（ａ）は本発明に係る樹脂封止型半導体装置の
製造プロセスを示す断面図、（ｂ）は同樹脂封止型半導
体装置の封止後の断面図。
【図４】（ａ）は本発明に係る樹脂封止型半導体装置の
製造プロセスを示す断面図、（ｂ）は同樹脂封止型半導
体装置の封止後の断面図。
【図５】（ａ）は本発明に係る樹脂封止型半導体装置の
製造プロセスを示す断面図、（ｂ）は同樹脂封止型半導
体装置の封止後の断面図。
【図６】（ａ）は本発明に係る樹脂封止型半導体装置の
製造プロセスを示す断面図、（ｂ）は同樹脂封止型半導
体装置の封止後の断面図。
【図７】（ａ）は本発明に係る樹脂封止型半導体装置の
製造プロセスを示す断面図、（ｂ）は同樹脂封止型半導
体装置の封止後の断面図。
【図８】（ａ）は本発明に係る樹脂封止型半導体装置の
製造プロセスを示す断面図、（ｂ）は同樹脂封止型半導
体装置の封止後の断面図。
【図９】本発明において用いられる開孔が設けられた金
属層の例を示す平面図。
【図１０】本発明において用いられる開孔が設けられた
金属層の例を示す平面図。
【図１１】本発明において用いられる開孔が設けられた
金属層の例を示す平面図。
【図１２】本発明において用いられる開孔が設けられた
金属層の例を示す平面図。
【図１３】本発明において用いられる開孔が設けられた
金属層の例を示す平面図。
【図１４】本発明において用いられる開孔が設けられた
金属層の例を示す平面図。
【図１５】（ａ）は従来の樹脂封止型半導体装置の製造
プロセスを示す断面図、（ｂ）は同樹脂封止型半導体装
置の封止後の断面図。
【符号の説明】
３、２０…半導体素子、６、１０、１４、１６…樹脂
層、７、１５…金属層、８、１２、１７…封止用絶縁
体、１１…貫通孔。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤枝 新悦 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (72)発明者 東 道也 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (56)参考文献 特開 昭60−257153（ＪＰ，Ａ) 特開 昭63−308355（ＪＰ，Ａ) 実開 昭48−73568（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56,23/28

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 貫通孔を有する金属層と前記金属層の両
    面に形成された樹脂層とを具備した封止用絶縁体を形成
    する工程と、 前記封止用絶縁体と半導体素子とを重ねて配置する工程
    と、 重ねて配置された前記封止用絶縁体を加熱加圧すること
    により前記半導体素子を樹脂封止する工程とを有し、 前記金属層の貫通孔は前記半導体素子の能動面と対向す
    る位置をはずして設けられている ことを特徴とする樹脂
    封止型半導体装置の製造方法。
JP07487092A 1992-03-31 1992-03-31 樹脂封止型半導体装置の製造方法 Expired - Fee Related JP3155811B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP07487092A JP3155811B2 (ja) 1992-03-31 1992-03-31 樹脂封止型半導体装置の製造方法
KR1019930005371A KR0124494B1 (ko) 1992-03-31 1993-03-31 플라스틱 패키지 반도체 디바이스와 그 제조방법 및 제조장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07487092A JP3155811B2 (ja) 1992-03-31 1992-03-31 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05283453A JPH05283453A (ja) 1993-10-29
JP3155811B2 true JP3155811B2 (ja) 2001-04-16

Family

ID=13559801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07487092A Expired - Fee Related JP3155811B2 (ja) 1992-03-31 1992-03-31 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3155811B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5977717B2 (ja) * 2013-07-29 2016-08-24 信越化学工業株式会社 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
JP2015080824A (ja) * 2013-10-21 2015-04-27 利昌工業株式会社 研磨用キャリア材
JP2015179769A (ja) * 2014-03-19 2015-10-08 信越化学工業株式会社 半導体封止用基材付封止材、半導体装置、及び半導体装置の製造方法
EP3575077B1 (en) * 2017-01-27 2021-08-04 DIC Corporation Metal/resin composite structure and method for manufacturing same

Also Published As

Publication number Publication date
JPH05283453A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
US6528893B2 (en) Low-pin-count chip package and manufacturing method thereof
JP3962449B2 (ja) 基板を結合する方法および構造
US6541872B1 (en) Multi-layered adhesive for attaching a semiconductor die to a substrate
US5805427A (en) Ball grid array electronic package standoff design
JP3661444B2 (ja) 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US7038325B2 (en) Wiring tape for semiconductor device including a buffer layer having interconnected foams
JPH08335653A (ja) 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US6589812B2 (en) Pre-applied adhesion promoter
US10398026B2 (en) Laminated substrate and method of manufacturing laminated substrate
JP3207286B2 (ja) 樹脂封止型半導体装置
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法
US6649833B1 (en) Negative volume expansion lead-free electrical connection
JP2002064162A (ja) 半導体チップ
JP3795628B2 (ja) 半導体チップを搭載する配線基板の製造方法
JP3539528B2 (ja) 半導体装置およびその製造方法
JP2002064161A (ja) 半導体チップ及びその製造方法
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP2967080B1 (ja) 半導体装置の実装体の製造方法
KR20030085449A (ko) 개량된 플립 칩 패키지
JP3314142B2 (ja) 半導体パッケージの製造方法
JPH07105405B2 (ja) 半導体装置
JPH0442922Y2 (ja)
JP2937398B2 (ja) 封止型半導体装置の製造方法
JP2001168232A (ja) 回路部品接続体、回路部品接続体の製造方法、両面回路基板、両面回路基板の製造方法、回路部品実装体、及び多層回路基板
JPH07135203A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080202

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090202

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees