JPS61181918A - センサのアナログ出力信号の処理方法および回路 - Google Patents
センサのアナログ出力信号の処理方法および回路Info
- Publication number
- JPS61181918A JPS61181918A JP60284496A JP28449685A JPS61181918A JP S61181918 A JPS61181918 A JP S61181918A JP 60284496 A JP60284496 A JP 60284496A JP 28449685 A JP28449685 A JP 28449685A JP S61181918 A JPS61181918 A JP S61181918A
- Authority
- JP
- Japan
- Prior art keywords
- accumulator
- digital
- sequencer
- shift register
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
- F02P5/00—Advancing or retarding ignition; Control therefor
- F02P5/04—Advancing or retarding ignition; Control therefor automatically, as a function of the working conditions of the engine or vehicle or of the atmospheric conditions
- F02P5/145—Advancing or retarding ignition; Control therefor automatically, as a function of the working conditions of the engine or vehicle or of the atmospheric conditions using electrical means
- F02P5/15—Digital data processing
- F02P5/152—Digital data processing dependent on pinking
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L23/00—Devices or apparatus for measuring or indicating or recording rapid changes, such as oscillations, in the pressure of steam, gas, or liquid; Indicators for determining work or energy of steam, internal-combustion, or other fluid-pressure engines from the condition of the working fluid
- G01L23/22—Devices or apparatus for measuring or indicating or recording rapid changes, such as oscillations, in the pressure of steam, gas, or liquid; Indicators for determining work or energy of steam, internal-combustion, or other fluid-pressure engines from the condition of the working fluid for detecting or indicating knocks in internal-combustion engines; Units comprising pressure-sensitive members combined with ignitors for firing internal-combustion engines
- G01L23/221—Devices or apparatus for measuring or indicating or recording rapid changes, such as oscillations, in the pressure of steam, gas, or liquid; Indicators for determining work or energy of steam, internal-combustion, or other fluid-pressure engines from the condition of the working fluid for detecting or indicating knocks in internal-combustion engines; Units comprising pressure-sensitive members combined with ignitors for firing internal-combustion engines for detecting or indicating knocks in internal combustion engines
- G01L23/225—Devices or apparatus for measuring or indicating or recording rapid changes, such as oscillations, in the pressure of steam, gas, or liquid; Indicators for determining work or energy of steam, internal-combustion, or other fluid-pressure engines from the condition of the working fluid for detecting or indicating knocks in internal-combustion engines; Units comprising pressure-sensitive members combined with ignitors for firing internal-combustion engines for detecting or indicating knocks in internal combustion engines circuit arrangements therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/40—Engine management systems
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Combustion & Propulsion (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Evolutionary Biology (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Probability & Statistics with Applications (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Operations Research (AREA)
- Bioinformatics & Computational Biology (AREA)
- Algebra (AREA)
- Life Sciences & Earth Sciences (AREA)
- Signal Processing (AREA)
- Mechanical Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
- Testing Of Engines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、センサ、特に内燃機関のピンキング（ノッキ
ング）検出装置に使われている加速度センサのアナログ
出力信号の処理方法および回路またはシーケンスに関す
る。
ング）検出装置に使われている加速度センサのアナログ
出力信号の処理方法および回路またはシーケンスに関す
る。
ピンキング検出装置は、標準のエンジンに対して、エン
ジン間の誤差、経時変化、または周囲環境（気温、湿度
など）の変化による安全余裕を使わずに、１以上の機能
変数、特に、スーパーチャージャ付エンジンの場合の点
火進角、混合気の濃さおよび過給圧を最適調整できるよ
う、内燃機関に増々頻繁に使用されている。
ジン間の誤差、経時変化、または周囲環境（気温、湿度
など）の変化による安全余裕を使わずに、１以上の機能
変数、特に、スーパーチャージャ付エンジンの場合の点
火進角、混合気の濃さおよび過給圧を最適調整できるよ
う、内燃機関に増々頻繁に使用されている。
周知のピンキング検出装置は一般に、エンジンのシリン
ダヘッドに装着した加速度計のようなピンキングセンサ
と、その加速度センサの出力信号の処理および波形整形
シーケンスと、この処理シーケンスからの有効信号を基
準信号と比較して有効信号が所定値だけ基準信号を越え
た時ピンキング検出信号を出力するディジタルコンピュ
ータのような電子回路とを有している。
ダヘッドに装着した加速度計のようなピンキングセンサ
と、その加速度センサの出力信号の処理および波形整形
シーケンスと、この処理シーケンスからの有効信号を基
準信号と比較して有効信号が所定値だけ基準信号を越え
た時ピンキング検出信号を出力するディジタルコンピュ
ータのような電子回路とを有している。
他方、エンジンのピンキングはおそらく燃焼室の圧力が
最大となる瞬間に現われること、およびこの現象はエン
ジンおよびその調整変数いかんで定まる限られた角度ウ
ィンドウの範囲内でしか発生しないことは周知である。
最大となる瞬間に現われること、およびこの現象はエン
ジンおよびその調整変数いかんで定まる限られた角度ウ
ィンドウの範囲内でしか発生しないことは周知である。
このようなピンキング装置の処理シーケンスは最適角度
ウィンドウの範囲内における加速度センナの出力信号を
考慮してピンキングありの作動条件とピンキングなしの
作動条件との間に最大の信号対雑音比を与えるよう適合
してあり、特に、このウィンドウは弁の閉動作が、その
ウィンドウの外側でピンキングを発生しているかのよう
に不正確に解釈される振動を生せしめるよ５に選定され
ている。
ウィンドウの範囲内における加速度センナの出力信号を
考慮してピンキングありの作動条件とピンキングなしの
作動条件との間に最大の信号対雑音比を与えるよう適合
してあり、特に、このウィンドウは弁の閉動作が、その
ウィンドウの外側でピンキングを発生しているかのよう
に不正確に解釈される振動を生せしめるよ５に選定され
ている。
ヨーロッパ特許願第ＥＰ −Ａ −００１８８５８号は
アナログ式のこのような処理シーケンスを開示しており
、これを添付図面の第１図にブロック図の形で示しであ
る。この処理シーケンスは加速度センサ１の出力信号の
増幅およびろ波の段２と現実のピンキング検出を与える
ディジタルコンピュータ３との間に挿入される。処理シ
ーケンス４は、段２の出力信号ａが測定ウィンドウの間
に全波整流段６に与えられるよう制御されるアナログス
イッチ５を有している。段６の入力に与えられる信号ａ
′はこの段の出力に信号すを生ぜしめ、これの信号すは
段７によって積分されて積分信号（ζを発生する。この
積分されたアナログ信号Ｃは基準電圧ｖｒ８ｆを受ける
アナログ・ディジタル変換器８にてディジタルの形に変
換され、このディジタル値ｄが゛コンピュータ３によっ
て読取られる。信号ａ、ａ／１ｂおよびＣは第２図に示
しである。
アナログ式のこのような処理シーケンスを開示しており
、これを添付図面の第１図にブロック図の形で示しであ
る。この処理シーケンスは加速度センサ１の出力信号の
増幅およびろ波の段２と現実のピンキング検出を与える
ディジタルコンピュータ３との間に挿入される。処理シ
ーケンス４は、段２の出力信号ａが測定ウィンドウの間
に全波整流段６に与えられるよう制御されるアナログス
イッチ５を有している。段６の入力に与えられる信号ａ
′はこの段の出力に信号すを生ぜしめ、これの信号すは
段７によって積分されて積分信号（ζを発生する。この
積分されたアナログ信号Ｃは基準電圧ｖｒ８ｆを受ける
アナログ・ディジタル変換器８にてディジタルの形に変
換され、このディジタル値ｄが゛コンピュータ３によっ
て読取られる。信号ａ、ａ／１ｂおよびＣは第２図に示
しである。
このようなアナログ処理シーケンスの伝達関数下
は以工のように表わすことができる。
ここで、Ｘは加速度センサの出力信号のアナログ処理の
結果をディジタルの形に変換したもの、ζは積分器の時
定数、 ＴＦＡＣは測定または分析ウィンドウの持続時
間、”ｒｅｆはアナログ・ディジタル変換器の基準電圧
、Ｎは変換器の、したがって処理シーケンスの結果の有
効ピット数、ＡＢＳ（Ｖｅ）は加速度センサ１の出力信
号を増幅およびろ波設２にて波形整形した後の絶対値、
ＭＯは整数部関数ＩＮＴ（：）と関連した定数である。
結果をディジタルの形に変換したもの、ζは積分器の時
定数、 ＴＦＡＣは測定または分析ウィンドウの持続時
間、”ｒｅｆはアナログ・ディジタル変換器の基準電圧
、Ｎは変換器の、したがって処理シーケンスの結果の有
効ピット数、ＡＢＳ（Ｖｅ）は加速度センサ１の出力信
号を増幅およびろ波設２にて波形整形した後の絶対値、
ＭＯは整数部関数ＩＮＴ（：）と関連した定数である。
しかし、上記のような処理シーケンスの個別のあるいは
集積化したアナログによる具現化には多くの問題がある
。
集積化したアナログによる具現化には多くの問題がある
。
まず、第３図に示したように、整流段は一点鎖線で示し
た理想伝達関数に関して、オフセット誤差Ｅ０と、ゲイ
ン誤差Ｅｇと、飽和に近づいた時の直線性誤差Ｅ２を生
じるので、超直線性の全波整流器を作るのは困難である
。加えて、整流器の過渡応答は使用する演算増幅器の性
能に大きく依存する。
た理想伝達関数に関して、オフセット誤差Ｅ０と、ゲイ
ン誤差Ｅｇと、飽和に近づいた時の直線性誤差Ｅ２を生
じるので、超直線性の全波整流器を作るのは困難である
。加えて、整流器の過渡応答は使用する演算増幅器の性
能に大きく依存する。
困難であるという第２の理由は積分器にある。
積分器の時定数ζ＝ＲＣの精度は、使用したＲおよびＣ
の構成要素の精度いかんで定まり、１０チ以上までを保
証することは非常に難しい。加えて、これら構成要素の
温度および経年変化による変化によってその精度がその
動作寿命を通じて維持することはできない。結局、使用
増幅器の積分によるオフセット電圧および有極電流をキ
ャンセルするため、回路を複雑にしてしまう自己ゼロ装
置の使用が必要になる。
の構成要素の精度いかんで定まり、１０チ以上までを保
証することは非常に難しい。加えて、これら構成要素の
温度および経年変化による変化によってその精度がその
動作寿命を通じて維持することはできない。結局、使用
増幅器の積分によるオフセット電圧および有極電流をキ
ャンセルするため、回路を複雑にしてしまう自己ゼロ装
置の使用が必要になる。
第３の問題は、積分器のコンデンサに蓄えられた積分値
の動きに関してアナログ・ディジタル変換器の変換時間
を決定することにある。
の動きに関してアナログ・ディジタル変換器の変換時間
を決定することにある。
°最後に、従来のアナログ処理シーケンスの設計は、非
常に繊細で、集められる多くの変数を考慮し、シーケン
スの各構成要素が考慮される。そのとき、車両用エレク
トロニクスの気候環境仕様忙関連しては、温度変動の影
響を意図して、装置が処理シーケンスの精度の維持にき
わめて大きな影響を有することが重要である。
常に繊細で、集められる多くの変数を考慮し、シーケン
スの各構成要素が考慮される。そのとき、車両用エレク
トロニクスの気候環境仕様忙関連しては、温度変動の影
響を意図して、装置が処理シーケンスの精度の維持にき
わめて大きな影響を有することが重要である。
本発明は、とりわけ周知のアナログシーケンスに見られ
る上述の問題から解放できる特に加速度センサの出力信
号の処理および処理回路またはシーケンスを作ることを
目的とする。ところで、現在の標準的なディジタルコン
ピュータは、それらの特性上、車両エンジン用ピンキン
グセンサの出力信号を処理する場合のように、大量生産
時に適これらの問題を解決するため、本発明の目的は、
センサ、特に加速度センナのアナログ出力信号を処理し
て内燃機関のピンキングを検出する方法であって、特定
の測定周期（ＴＦＡＣ）の間に前記信号の全波整流およ
び積分を行なってその測定周期の終りまでに整流および
積分されたセンサの出力信号を表わすディジタル値（Ｘ
）を与える方法にお（・て、測定周期の間にアナログ信
号（Ｖｅ（ｔ））をサンプリングしてディジタルの形建
変換し、得られた最終のサンプルを表わすディジタル値
（Ｘ（ｉ）、ｘ′（ｉ））を一時的に格納し、次のサン
プルを得る時、測定周期の開始以来得られたサンプルを
表わしているディジタル値の累積和（ｙ（ｉ−１））に
前記ディジタル値（Ｘ（ｉ）、 Ｘ’（ｉ） ）を加算
し、その格納および加算動作を測定周期（ＴＦＡＣ）の
全期間を通して繰返し、その周期の終りに、測定周期の
間に得られたサンプルの全てを表わしているディジタル
値（Ｘ（ｉ） 、ｘ′（ｉ））の累積和（Ｙ）の結果を
センサの出力信号の積分定数を表わしているディジタル
値（Ｎζ）で除算し、その除算の商で前記ディジタル値
（Ｘ）を表わすものとしたセンサのアナログ出力信号の
処理方法にある。
る上述の問題から解放できる特に加速度センサの出力信
号の処理および処理回路またはシーケンスを作ることを
目的とする。ところで、現在の標準的なディジタルコン
ピュータは、それらの特性上、車両エンジン用ピンキン
グセンサの出力信号を処理する場合のように、大量生産
時に適これらの問題を解決するため、本発明の目的は、
センサ、特に加速度センナのアナログ出力信号を処理し
て内燃機関のピンキングを検出する方法であって、特定
の測定周期（ＴＦＡＣ）の間に前記信号の全波整流およ
び積分を行なってその測定周期の終りまでに整流および
積分されたセンサの出力信号を表わすディジタル値（Ｘ
）を与える方法にお（・て、測定周期の間にアナログ信
号（Ｖｅ（ｔ））をサンプリングしてディジタルの形建
変換し、得られた最終のサンプルを表わすディジタル値
（Ｘ（ｉ）、ｘ′（ｉ））を一時的に格納し、次のサン
プルを得る時、測定周期の開始以来得られたサンプルを
表わしているディジタル値の累積和（ｙ（ｉ−１））に
前記ディジタル値（Ｘ（ｉ）、 Ｘ’（ｉ） ）を加算
し、その格納および加算動作を測定周期（ＴＦＡＣ）の
全期間を通して繰返し、その周期の終りに、測定周期の
間に得られたサンプルの全てを表わしているディジタル
値（Ｘ（ｉ） 、ｘ′（ｉ））の累積和（Ｙ）の結果を
センサの出力信号の積分定数を表わしているディジタル
値（Ｎζ）で除算し、その除算の商で前記ディジタル値
（Ｘ）を表わすものとしたセンサのアナログ出力信号の
処理方法にある。
本発明の実施例によれば、ディジタルの形に変換されて
一時的に格納された各サンプル（Ｘ（ｉ） ”）を°係
数（Ｃ（ｉ＞ ）を乗することによって重み付けし、次
のサンプルを得る時に前記サンプルの重み付けされたデ
ィジタル値（ｘ’（ｉ） ）を即１定周期（ＴＦＡＣ）
の開始以来得られたサンプルの重み付けされたディジタ
ル値の累積和（ｙ（ｉ−１））に加えるようにしている
。
一時的に格納された各サンプル（Ｘ（ｉ） ”）を°係
数（Ｃ（ｉ＞ ）を乗することによって重み付けし、次
のサンプルを得る時に前記サンプルの重み付けされたデ
ィジタル値（ｘ’（ｉ） ）を即１定周期（ＴＦＡＣ）
の開始以来得られたサンプルの重み付けされたディジタ
ル値の累積和（ｙ（ｉ−１））に加えるようにしている
。
好ましくは、重み付は係数（Ｃ（ｉ） ）は２−ｊ（ｉ
） に等しく ％ ］（ｉ）は当該サンプルの位置（ｉ
）に依存した値の整数である。
） に等しく ％ ］（ｉ）は当該サンプルの位置（ｉ
）に依存した値の整数である。
本発明はまた、アナログ信号をサンプリングし得られた
サンプルをディジタルの形に変換する手段と、シフトレ
ジスタと、積分定数（ζ）のディジタル値（Ｎζ）を記
憶する手段と、前記シフトレジスタおよび記憶手段に接
続された条件付加減算ユニットと、このユニットの出力
に接続されたアキュムレータと、前記手段によるサンプ
リングおよびサンプルのディジタルの形への変換を制御
するシーケンサとを備え、得られた最終のサンプルを表
わすディジタル値（ｘ（ｉ） 、 、’（ｉ） ）を前
記シフトレジスタに記憶し、前記ユニットは累積和（ｙ
（ｉ））の計算のために定めた測定周期（ＴＦＡＣ）の
間加算器として作用し、その周期の終りの検出に応答し
て減算器として作用し、前記アキュムレータの内容を回
転動作させて累積和の最終結果（Ｙ）を積分定数（ζ）
のディジタル値（Ｎζ）によって除算することを順次制
御するセンナのアナログ出力信号のディジタル処理回路
にも関する。
サンプルをディジタルの形に変換する手段と、シフトレ
ジスタと、積分定数（ζ）のディジタル値（Ｎζ）を記
憶する手段と、前記シフトレジスタおよび記憶手段に接
続された条件付加減算ユニットと、このユニットの出力
に接続されたアキュムレータと、前記手段によるサンプ
リングおよびサンプルのディジタルの形への変換を制御
するシーケンサとを備え、得られた最終のサンプルを表
わすディジタル値（ｘ（ｉ） 、 、’（ｉ） ）を前
記シフトレジスタに記憶し、前記ユニットは累積和（ｙ
（ｉ））の計算のために定めた測定周期（ＴＦＡＣ）の
間加算器として作用し、その周期の終りの検出に応答し
て減算器として作用し、前記アキュムレータの内容を回
転動作させて累積和の最終結果（Ｙ）を積分定数（ζ）
のディジタル値（Ｎζ）によって除算することを順次制
御するセンナのアナログ出力信号のディジタル処理回路
にも関する。
本発明の実施例によれば、サンプリングしてディジタル
の形へ変換する手段、シフトレジスタおよび記憶手段は
第１の並列接続バスによって互いに、かつユニットの第
１入力に接続され、アキュムレータは第２の並列接続バ
ス忙よってユニットの第２入力に接続され、シーケンサ
は新らしいサンプルをそれぞれ得るときに測定周期（Ｔ
ＦＡＣ）の間はシフトレジスタに格納されたサンプルを
表わすディジタル値（Ｘ（ｉ）％ ｘ’（ｔ） ’）と
アキュムレータに入れられた累積和（ｙ（ｉ−１））と
の加算を制御し、条件付き減算による除算およびアキュ
ムレータの内容の回転の間は除算中にユニットによって
作られた連続桁上げ（ＢＷ）を除算の終りに前記ディジ
タル値（Ｘ）が入っているシフトレジスタの直列ロード
入力（Ｅｃｓ）ヘロードするのを制御するようにしてい
る。
の形へ変換する手段、シフトレジスタおよび記憶手段は
第１の並列接続バスによって互いに、かつユニットの第
１入力に接続され、アキュムレータは第２の並列接続バ
ス忙よってユニットの第２入力に接続され、シーケンサ
は新らしいサンプルをそれぞれ得るときに測定周期（Ｔ
ＦＡＣ）の間はシフトレジスタに格納されたサンプルを
表わすディジタル値（Ｘ（ｉ）％ ｘ’（ｔ） ’）と
アキュムレータに入れられた累積和（ｙ（ｉ−１））と
の加算を制御し、条件付き減算による除算およびアキュ
ムレータの内容の回転の間は除算中にユニットによって
作られた連続桁上げ（ＢＷ）を除算の終りに前記ディジ
タル値（Ｘ）が入っているシフトレジスタの直列ロード
入力（Ｅｃｓ）ヘロードするのを制御するようにしてい
る。
好ましくは、アキュムレータはユニットの出力に接続さ
れた最下位ピットレジスタと最上位ピットレジスタとを
有しこれらの入力および出力を互いにループ状に接続し
てシーケンサの制御により右および左シフトの動作を行
なわせ、シフトレジスタ、記憶手段、最下位および最上
位ピットアキュムレータおよびバスはＭピットの容量を
有し、シーケンサは最上位および最下位ピットアキュム
レータの内容のＭ回の右シフトを制御し次いでユニット
を減算器として作動させて最下位ピットアキュムレータ
の内容と積分定数のディジタル値（Ｎζ）との間の差を
計算することＫよって除算を制御するようにし、最下位
ピットアキュムレータの新らしい内容から来るその差お
よび論理１１１のレベルの桁上げ（ＢＷ）は前記差が正
またはゼロの場合にシフトレジスタにロードされ、変ら
ずにある最下位ピットアキュムレータの内容および論理
１０ｗレベルの桁上げ（ＢＷ）は前記差が負の場合にシ
フトレジスタにロードされ、減算の後は最上位および最
下位ビットアキュムレータの内容を左シフトし、これを
、Ｍ回の左シフトが行なわれるまでシーケンサの制御に
よって繰返し、このとき除算の商（Ｘ）はシフトレジス
タに入れられるようにするとよい。
れた最下位ピットレジスタと最上位ピットレジスタとを
有しこれらの入力および出力を互いにループ状に接続し
てシーケンサの制御により右および左シフトの動作を行
なわせ、シフトレジスタ、記憶手段、最下位および最上
位ピットアキュムレータおよびバスはＭピットの容量を
有し、シーケンサは最上位および最下位ピットアキュム
レータの内容のＭ回の右シフトを制御し次いでユニット
を減算器として作動させて最下位ピットアキュムレータ
の内容と積分定数のディジタル値（Ｎζ）との間の差を
計算することＫよって除算を制御するようにし、最下位
ピットアキュムレータの新らしい内容から来るその差お
よび論理１１１のレベルの桁上げ（ＢＷ）は前記差が正
またはゼロの場合にシフトレジスタにロードされ、変ら
ずにある最下位ピットアキュムレータの内容および論理
１０ｗレベルの桁上げ（ＢＷ）は前記差が負の場合にシ
フトレジスタにロードされ、減算の後は最上位および最
下位ビットアキュムレータの内容を左シフトし、これを
、Ｍ回の左シフトが行なわれるまでシーケンサの制御に
よって繰返し、このとき除算の商（Ｘ）はシフトレジス
タに入れられるようにするとよい。
好適には、シーケンサはシフトレジスタの直列ロード入
力における桁上げ（ＢＷ）のロードを論理１１″レベル
または論理１０ルベルで選択的に制御する手段と関連さ
れ、前記レジスタの内容は除算の前に第１の論理レベル
で初期設定され、逆の論理レベルはアキュムレータの内
容の第１の右および左シフトの間に前記直列入力（Ｅｃ
ｓ ）にてロードされ、シーケンサはシフトレジスタの
直列読取り出力において前記逆の論理レベルが検出され
るまで前記右および左シフトの実行を制御するのがよい
。
力における桁上げ（ＢＷ）のロードを論理１１″レベル
または論理１０ルベルで選択的に制御する手段と関連さ
れ、前記レジスタの内容は除算の前に第１の論理レベル
で初期設定され、逆の論理レベルはアキュムレータの内
容の第１の右および左シフトの間に前記直列入力（Ｅｃ
ｓ ）にてロードされ、シーケンサはシフトレジスタの
直列読取り出力において前記逆の論理レベルが検出され
るまで前記右および左シフトの実行を制御するのがよい
。
以下添付図面に例示した本発明の好適な実施例について
詳述する。
詳述する。
第４図に示したディジタル処理シーケンスは、第１図の
アナログ処理シーケンス４のように、加速度センサに続
く増幅およびろ波設とディジタルコンピュータとの間に
挿置される。
アナログ処理シーケンス４のように、加速度センサに続
く増幅およびろ波設とディジタルコンピュータとの間に
挿置される。
このディジタル処理シーケンスはサンプラ・インヒビタ
１０を有し、この入力１１には加速度センサの出力信号
が波形整形されて与えられる。この信号は以後ｖｅ（ｔ
）と称す。信号Ｖｅ（ｔ）のサンプルの獲得はシーケン
サ１４によって発せられたサンプル獲得信号１３で制御
されるアナログスイッチ１２によって行なわれる。シー
ケンサ１４０機能はブロックの夫々に必要な制御信号の
列を順次出力して以下に述べる一連の動作を実行させる
ことにある。シーケンサ１４は、たとえば、状態レジス
タと関連されたプログラマブル論理回路網から形成する
ことができ、このような装置は当業者には良く知られて
いるので、ここでは詳述しない。
１０を有し、この入力１１には加速度センサの出力信号
が波形整形されて与えられる。この信号は以後ｖｅ（ｔ
）と称す。信号Ｖｅ（ｔ）のサンプルの獲得はシーケン
サ１４によって発せられたサンプル獲得信号１３で制御
されるアナログスイッチ１２によって行なわれる。シー
ケンサ１４０機能はブロックの夫々に必要な制御信号の
列を順次出力して以下に述べる一連の動作を実行させる
ことにある。シーケンサ１４は、たとえば、状態レジス
タと関連されたプログラマブル論理回路網から形成する
ことができ、このような装置は当業者には良く知られて
いるので、ここでは詳述しない。
シーケンサ１４は角度ウィンドウを定める信号ＴＦＡＣ
を受け、その角度ウィンドウ内の信号Ｖｅ（ｔ）がピン
キングの検出のために考慮される。信号ＴＦＡＣは、た
とえば点火系コンピュータのような第１図のコンピュー
タ３とすることができるコンピュータによって従来方法
にて作ることができる。
を受け、その角度ウィンドウ内の信号Ｖｅ（ｔ）がピン
キングの検出のために考慮される。信号ＴＦＡＣは、た
とえば点火系コンピュータのような第１図のコンピュー
タ３とすることができるコンピュータによって従来方法
にて作ることができる。
シーケンサ１４はまたコンピュータ３または外部クロッ
ク（図示しない）によって与えられるクロック信号Ｈ８
を受ける。
ク（図示しない）によって与えられるクロック信号Ｈ８
を受ける。
サンプラ・インヒビタ１０の出力１５はアナログ・ディ
ジタル変換器１６の入力に与えられる。
ジタル変換器１６の入力に与えられる。
アナログ・ディジタル変換器１６は線１７にて信号Ｖｅ
（ｔ）のコード化範囲を定める基準電圧源ｖｒ８ｆに
接続され、線１８にてシーケンサ１４に接続される。シ
ーケンサ１４はアナログ・ディジタル変換器１６の内部
制御用のクロック信号ＨＣＡＮその対応出力に出力する
。アナログ・ディジタル変換器１６の出力はＭビットバ
ス２２を介して結果レジスタ２０に接続される。
（ｔ）のコード化範囲を定める基準電圧源ｖｒ８ｆに
接続され、線１８にてシーケンサ１４に接続される。シ
ーケンサ１４はアナログ・ディジタル変換器１６の内部
制御用のクロック信号ＨＣＡＮその対応出力に出力する
。アナログ・ディジタル変換器１６の出力はＭビットバ
ス２２を介して結果レジスタ２０に接続される。
信号Ｖｅ（ｔ）のディジタル形への変換から生じたサン
プルｘ（ｉ）は、シーケンサ１４０制御信号１９によっ
て、変換器１６から結果レジスタ２０ヘロードされ、こ
こに一時的に格納される。レジスタ２°Ｏに格納された
サンプルｘ （ｉ）の読取りはシーケンサ１４により線
２１で制御され、バス２２にて行なわれる。
プルｘ（ｉ）は、シーケンサ１４０制御信号１９によっ
て、変換器１６から結果レジスタ２０ヘロードされ、こ
こに一時的に格納される。レジスタ２°Ｏに格納された
サンプルｘ （ｉ）の読取りはシーケンサ１４により線
２１で制御され、バス２２にて行なわれる。
このバス２２はまたレジスタ２３に接続され、ここには
標準化または積分定数Ｎζが格納され、バス２２へのそ
の読取りはシーケンサ１４により線２４で制御される。
標準化または積分定数Ｎζが格納され、バス２２へのそ
の読取りはシーケンサ１４により線２４で制御される。
このディジタルシーケンスは、とりわけサンプルｘ（ｉ
）の規準化に使用する第３のレジスタ２５を有している
。
）の規準化に使用する第３のレジスタ２５を有している
。
このシフトレジスタ２５はシーケンサ１４により線２８
および２９でそれぞれ制御される並列ロード入力および
並列読取り出力によってバス２２に接続されている。レ
ジスタ２５の直列入力Ｅａｓはスイッチャ−またはマル
チプレクサ２６に接続される。マルチプレクサ２６はシ
ーケンサ１４０制御信号２７により、２進値ｌＯ′、１
１”、またはＢＷによるシフトレジスタ２５のロードを
選択的に行なうことができる。その２進値については後
述する。
および２９でそれぞれ制御される並列ロード入力および
並列読取り出力によってバス２２に接続されている。レ
ジスタ２５の直列入力Ｅａｓはスイッチャ−またはマル
チプレクサ２６に接続される。マルチプレクサ２６はシ
ーケンサ１４０制御信号２７により、２進値ｌＯ′、１
１”、またはＢＷによるシフトレジスタ２５のロードを
選択的に行なうことができる。その２進値については後
述する。
Ｍピットバス２２は条件付加減算ユニット３０の入力に
接続され、その出力はアキュムレータ３１に接続されて
℃・る。より正確には、アキュムレータ３１は最下位ピ
ットアキュムレータ３２とこの出力が供給される最上位
ビットアキュムレータ３３とを有している。アキュムレ
ータ３２および３３は線３４にて互いに接続されて、シ
ーケンサ１４０制御信号３５で右または左に回転するこ
とができる。シーケンサ１４はまた線３６にてユニット
３０の演算を加算器のように制御し、線３７にてその演
算を減算器のように制御する。
接続され、その出力はアキュムレータ３１に接続されて
℃・る。より正確には、アキュムレータ３１は最下位ピ
ットアキュムレータ３２とこの出力が供給される最上位
ビットアキュムレータ３３とを有している。アキュムレ
ータ３２および３３は線３４にて互いに接続されて、シ
ーケンサ１４０制御信号３５で右または左に回転するこ
とができる。シーケンサ１４はまた線３６にてユニット
３０の演算を加算器のように制御し、線３７にてその演
算を減算器のように制御する。
最下位ピットアキュムレータ３２の出力はバス３９によ
って、一方では条件付加減算ユニット３０の第２入力に
帰還され、他方ではデコーダ３８に与えられている。デ
コーダ３８はバス４０によって最上位ピットアキュムレ
ータ３３にも接続され。
って、一方では条件付加減算ユニット３０の第２入力に
帰還され、他方ではデコーダ３８に与えられている。デ
コーダ３８はバス４０によって最上位ピットアキュムレ
ータ３３にも接続され。
シーケンサ１４０制御信号４１によって周期的にリセッ
トすることができる。最後に、デコーダ３８の出力４２
はシーケンサ１４へ入力として与えられる。
トすることができる。最後に、デコーダ３８の出力４２
はシーケンサ１４へ入力として与えられる。
第５ａ図に示したように、信号Ｖｅ（ｔ）はｔｃの周期
で角度分析ウィンドウＴＦＡＣの間にサンプリングされ
、収集されたサンプルはｘｌ、ｘ２ ％ ・°。
で角度分析ウィンドウＴＦＡＣの間にサンプリングされ
、収集されたサンプルはｘｌ、ｘ２ ％ ・°。
ｘｉ で示しである。周期ｔ。はサンプル獲得速度が
全装置を通じて必要な精度を満足させるに十分速いよう
に選定される。
全装置を通じて必要な精度を満足させるに十分速いよう
に選定される。
アナログ・ディジタル変換器１６の前にあるサンプラ・
インヒビタ１０によって形成の記憶段は信号Ｖｅ（ｔ）
の有効スペクトル成分をサンプリングするための必要条
件を満たしている。変形例として、サンプラ・インヒビ
タ１０はもちろん、アナログ・ディジタル変換器１６と
一体化することができる。
インヒビタ１０によって形成の記憶段は信号Ｖｅ（ｔ）
の有効スペクトル成分をサンプリングするための必要条
件を満たしている。変形例として、サンプラ・インヒビ
タ１０はもちろん、アナログ・ディジタル変換器１６と
一体化することができる。
この変換器１６は、数量化現象を除き、超直線性全波整
流器の伝達関数を理想的に表現できるＮピット＋符号両
極性伝達関数を有する。第６図忙示したこの伝達関数は
、アナログ整流器の場合に第３図に示した直線性誤差Ｅ
２を生ずるような飽和近くの非直線性の不要な影響を除
去するものである。事実、本例の場合、伝達関数は数学
的に完全に定義されたもので表現することができ、ＡＢ
Ｓ（Ｖｅ ） ＞ ”ｒｅｆであれば、変換器１６の出
力コードはＮ５＝＝：２ である。
流器の伝達関数を理想的に表現できるＮピット＋符号両
極性伝達関数を有する。第６図忙示したこの伝達関数は
、アナログ整流器の場合に第３図に示した直線性誤差Ｅ
２を生ずるような飽和近くの非直線性の不要な影響を除
去するものである。事実、本例の場合、伝達関数は数学
的に完全に定義されたもので表現することができ、ＡＢ
Ｓ（Ｖｅ ） ＞ ”ｒｅｆであれば、変換器１６の出
力コードはＮ５＝＝：２ である。
更に、第６図の細部りを拡大して示した第７図に見られ
るように、変換器１６の特性はオフセット電圧を加算す
る標準的な手段によって変更され（もとのステップ関数
は実線で示し、オフセット電圧を有する関数は破線で示
す）、対称的な量子化誤差関数を得ることができる。
るように、変換器１６の特性はオフセット電圧を加算す
る標準的な手段によって変更され（もとのステップ関数
は実線で示し、オフセット電圧を有する関数は破線で示
す）、対称的な量子化誤差関数を得ることができる。
ゼロ付近における変換器のオフセット誤差は当業者には
良く知られている原準的な自己テストまたは自己ゼロ方
法を使って除去することができる。
良く知られている原準的な自己テストまたは自己ゼロ方
法を使って除去することができる。
変換器１６の有効ビットの数Ｎは、入力の所要の信号対
雑音比を得るために、信号Ｖｅ（ｔ）の特性および装置
の精度要求に従って選定される。
雑音比を得るために、信号Ｖｅ（ｔ）の特性および装置
の精度要求に従って選定される。
変換器１６の出力に直接アクセスできるディジタル結果
は以下のよ５に表現される。
は以下のよ５に表現される。
・ δＴＦＡＣ
ＡＢＳ （Ｖｅ（ｔ） ） ＜ Ｖｒｅｆ とする。
式中１．（ｉ）は電圧の絶対値を表わす指数ｉのサンプ
ルのディジタル値、 ＩＮＴ ［： ）は整数郷関数を
示し、ＡＢＳ （Ｖｅ（ｔ＝ １−ｉｃ） ）はサンプ
ラ・インヒビタ１０によって記憶された信号Ｖｅ（ｔ）
の電圧の絶対値、ｔｃはサンプリング周期ｓ ”ｒｅｆ
は変換器１６に与えられる基準電圧、Ｎｏは一般に値Ｏ
または０．５を取る量子化誤差の中心定数であり、δＴ
ＦＡＣは分析ウィンドウの中では１、外ではＯである。
ルのディジタル値、 ＩＮＴ ［： ）は整数郷関数を
示し、ＡＢＳ （Ｖｅ（ｔ＝ １−ｉｃ） ）はサンプ
ラ・インヒビタ１０によって記憶された信号Ｖｅ（ｔ）
の電圧の絶対値、ｔｃはサンプリング周期ｓ ”ｒｅｆ
は変換器１６に与えられる基準電圧、Ｎｏは一般に値Ｏ
または０．５を取る量子化誤差の中心定数であり、δＴ
ＦＡＣは分析ウィンドウの中では１、外ではＯである。
ディジタルの形に変換された各種サンプルＸ（ｉ）はし
たがって、第５ｂ図に示したように、２Ｎ−１の最大値
を有するコードＮ８を変換器１６の出力に生ずる。
たがって、第５ｂ図に示したように、２Ｎ−１の最大値
を有するコードＮ８を変換器１６の出力に生ずる。
各サンプリング周期１ｃの終りにおいて、サンプル、
（ｉ）は結果レジスタ２０にロードされる。次のサンプ
ルｘ（ｉ＋１）の到達前に、結果レジスタ２゜の内容ｘ
（ｉ）は、シーケンサ１４の制御によりシフトレジスタ
２５に転送され、規準化することができる。この目的の
ため、各サンプルｘ（ｉ）はＣ（ｉ） ＝２ ”’ （
ｊ（ｉ）はｊ（ｉ）ε［０，Ｎ）のような整数）のよう
な重み係数Ｃ（ｉ）によって乗ぜられ、この結果、それ
ぞれ重み付けあるいは規準化されたサンプルｘ’（ｉ）
は以下の値を有する。
（ｉ）は結果レジスタ２０にロードされる。次のサンプ
ルｘ（ｉ＋１）の到達前に、結果レジスタ２゜の内容ｘ
（ｉ）は、シーケンサ１４の制御によりシフトレジスタ
２５に転送され、規準化することができる。この目的の
ため、各サンプルｘ（ｉ）はＣ（ｉ） ＝２ ”’ （
ｊ（ｉ）はｊ（ｉ）ε［０，Ｎ）のような整数）のよう
な重み係数Ｃ（ｉ）によって乗ぜられ、この結果、それ
ぞれ重み付けあるいは規準化されたサンプルｘ’（ｉ）
は以下の値を有する。
ｘ’ （ｉ）＝ ｘ （ｉ） −Ｃｃ（ｉ） ＝ ｘ
（ｉ） −２−ｊ（ｉ）第５ｃ図は重み係数Ｃ（ｉ）
がとり得る値を示したもので、この例では、最初と最後
のサンプルがＣ（ｉ）＝０．５、その他のサンプルがＣ
（ｉ）＝ １である。
（ｉ） −２−ｊ（ｉ）第５ｃ図は重み係数Ｃ（ｉ）
がとり得る値を示したもので、この例では、最初と最後
のサンプルがＣ（ｉ）＝０．５、その他のサンプルがＣ
（ｉ）＝ １である。
しかし、係数Ｃ（ｉ）は他の値をとることができ、以下
に詳述するように異なって分布されている。
に詳述するように異なって分布されている。
シフトレジスタ２５に格納されたサンプル、 （ｉ）の
規準化はレジスタ２５の内容の右シフトの回数をｊ （
ｉ）に等しくすることによって行なわれる。回数ｊ（ｉ
）はシーケンサ１４の中に、または必要に応じて永久的
な外部の読取り専用メモリ（図示しない）の中に記憶し
ておくことができる。
規準化はレジスタ２５の内容の右シフトの回数をｊ （
ｉ）に等しくすることによって行なわれる。回数ｊ（ｉ
）はシーケンサ１４の中に、または必要に応じて永久的
な外部の読取り専用メモリ（図示しない）の中に記憶し
ておくことができる。
それぞれ重み付けされたサンプル、’（ｉ）は次に、シ
ーケンサ１４の制御によりユニット３０への入力として
供給され、ユニット３０は分析ウィンドーシ ウＴＦＡＣの間、シーケンサの信号３６によって加算器
として作動するよう条件付けされる。重み付けされたサ
ンプル、’（ｉ）の値はこのときアキュムレータ３１の
中にあった内容に加算されて、バス３９を介して加算器
３０の他の入力に与えられ、この加算の結果は再びアキ
ュムレータ３１に帰還される。そのアキュムレータの内
容は次式のように表現することができる。
ーケンサ１４の制御によりユニット３０への入力として
供給され、ユニット３０は分析ウィンドーシ ウＴＦＡＣの間、シーケンサの信号３６によって加算器
として作動するよう条件付けされる。重み付けされたサ
ンプル、’（ｉ）の値はこのときアキュムレータ３１の
中にあった内容に加算されて、バス３９を介して加算器
３０の他の入力に与えられ、この加算の結果は再びアキ
ュムレータ３１に帰還される。そのアキュムレータの内
容は次式のように表現することができる。
ｙ（ｉ） ＝ｙ（ｉ−１） ＋ ｘ’（ｉ）＝Ｃｘ
＋ｃ ｘ ＋ ・・・Ｃ（ｉ）ｘ（ｉ）ｙ （ｉ）は
累積の結果を表わしており、分析ウィンドウＴＦＡＣの
間のその展開は第５ｄ図に示しである。
＋ｃ ｘ ＋ ・・・Ｃ（ｉ）ｘ（ｉ）ｙ （ｉ）は
累積の結果を表わしており、分析ウィンドウＴＦＡＣの
間のその展開は第５ｄ図に示しである。
分析ウィンドウＴＦＡＣの終りに、処理シーケンスは以
下の累積の結果の積分および規準化に進む。
下の累積の結果の積分および規準化に進む。
ここで、Ｋ ＝ ＩＮＴ （ＴＦ’ＡＣ／ ｔｃ）、Ｋ
−１−１は分析ウィンドウＴＦＡＣの間に処理されるサ
ンプルの最大数を表わし、ｔｃはサンプリング周期、Ｔ
ＦＡＣハ分析ウィンドウの持続時間、Ｎζはレジスタ２
３に格納された積分または分析定数この数値で、値はｌ
とアキュムレータ３１と互換性のあるレジスタ２３の最
大容量との間とすることができる。Ｍ。
−１−１は分析ウィンドウＴＦＡＣの間に処理されるサ
ンプルの最大数を表わし、ｔｃはサンプリング周期、Ｔ
ＦＡＣハ分析ウィンドウの持続時間、Ｎζはレジスタ２
３に格納された積分または分析定数この数値で、値はｌ
とアキュムレータ３１と互換性のあるレジスタ２３の最
大容量との間とすることができる。Ｍ。
は定数で、伝統的にＯ−０，５または１の値を有し、整
数部間数ＩＮＴ Ｃ）を変形することができる。Ｘは、
分析ウィンドウＴＦＡＣが終った後、除算に必要な時間
Ｔの終りに、シーケンスの出力に供給された信号の処理
のディジタル結果である（第５ｄ図参照）。
数部間数ＩＮＴ Ｃ）を変形することができる。Ｘは、
分析ウィンドウＴＦＡＣが終った後、除算に必要な時間
Ｔの終りに、シーケンスの出力に供給された信号の処理
のディジタル結果である（第５ｄ図参照）。
累積結果に関するこの積分または規準化動作はシーケン
サ１４の信号３７により条件付減算器として機能するよ
う制御されるユニット３０によって行なわれ、アキュム
レータ３１はその左−右回転機構と、この動作の終りに
信号Ｖｅ（ｔ）のディジタル処理の結果Ｘが入っている
シフトレジスタ２５とを使用する。
サ１４の信号３７により条件付減算器として機能するよ
う制御されるユニット３０によって行なわれ、アキュム
レータ３１はその左−右回転機構と、この動作の終りに
信号Ｖｅ（ｔ）のディジタル処理の結果Ｘが入っている
シフトレジスタ２５とを使用する。
この動作の実行を以下に詳述するが、ここで注意すべき
は、積分の精度および処理シーケンスの出力に得られる
ディジタル結果Ｘの精度は、アナログ・ディジタル変換
器１６の精度、サンプリング周期ｔ０の本質的な値の精
度、およびアキュムレータ３１の最大ディジタル容量の
みに依存していることである。
は、積分の精度および処理シーケンスの出力に得られる
ディジタル結果Ｘの精度は、アナログ・ディジタル変換
器１６の精度、サンプリング周期ｔ０の本質的な値の精
度、およびアキュムレータ３１の最大ディジタル容量の
みに依存していることである。
更に、サンプルｘ’（ｉ） ＝ ｘ（１）２−ｊ（ｉｌ
を規準化する機構は、特に、特定のサンプルの値（たと
えば、第５ｃ図に示したように最初と最後の値）を考慮
するため、または分析ウィンドウＴＦＡＣの間における
積分器の時定数この変更のために使用できる。
を規準化する機構は、特に、特定のサンプルの値（たと
えば、第５ｃ図に示したように最初と最後の値）を考慮
するため、または分析ウィンドウＴＦＡＣの間における
積分器の時定数この変更のために使用できる。
この第２の可能性の例は第８図に示される。図中、分析
ウィンドウの開始ｔ。と時間ｔ、との間の積分定数ζは
、Ｃ（ｉ）＝１、すなわちｊ（ｉ）＝ｏとして、第１の
値ζ、を有する。時間ｔ工〜ｔ２の間の積分定数はＣ（
ｉ） ＝ １７２、すなわちｊ（ｉ）＝１ として第２
の値ζ２＝ζ□／２ を有する。時間ｔ２ と分析ウィ
ンドウの終り ｔ３との間の積分定数ζは、 Ｃ（ｉ
）＝１、すなわちｊ（ｉ）＝Ｏなので再び値ζ□を有す
る。
ウィンドウの開始ｔ。と時間ｔ、との間の積分定数ζは
、Ｃ（ｉ）＝１、すなわちｊ（ｉ）＝ｏとして、第１の
値ζ、を有する。時間ｔ工〜ｔ２の間の積分定数はＣ（
ｉ） ＝ １７２、すなわちｊ（ｉ）＝１ として第２
の値ζ２＝ζ□／２ を有する。時間ｔ２ と分析ウィ
ンドウの終り ｔ３との間の積分定数ζは、 Ｃ（ｉ
）＝１、すなわちｊ（ｉ）＝Ｏなので再び値ζ□を有す
る。
これはより複雑な分析ゲート関数、特に台形の関数を容
易に得ることを可能にし、信号Ｖｅ（ｔ）の成るスペク
トル成分の減衰を行なわせることができる。
易に得ることを可能にし、信号Ｖｅ（ｔ）の成るスペク
トル成分の減衰を行なわせることができる。
本発明によるディジタル処理シーケンスの機能の特別な
特徴を特に第４図および第９図を参照して詳述する。
特徴を特に第４図および第９図を参照して詳述する。
角度分析ウィンドウは時間ｔ。で開始し、ここでＴＦＡ
Ｃ信号が１０１からｌ″になる。分析ウィンドウが開（
とすぐ、シーケンサは接続１８を介してクロック信号Ｈ
５をアナログ・ディジタル変換器１６に転送するが、こ
こではこの信号をＨＣＡＮと呼ぶ。クロック信号Ｈ３の
第１のパルスはまた線１３を介してサンプラ・インヒビ
タ１０にも与えられ、時間ｔ□にて信号Ｖｅ（ｔ）の第
１のサンプルを獲得する。時間ｔ□〜ｔ２の間に信号１
３によるアナログスイッチ１２の閉止時に得られたサン
プルはサンプラ・インヒビタ１０によって記憶され、そ
の出力１５は第９図に示したようになる。このサンプル
は次いで、時間ｔ２〜ｔ３の間にクロック信号ＨＣＡＮ
の助けによって変換器１６内でディジタルの形に変換さ
れる。Ｎ＋１個のパルスが〔Ｎ個の量子化ビット＋１個
の正負符号ビット〕であると証明されると、シーケンサ
１４は変換器１６の出力コードのロードを制御する信号
を線１９に送って第１のサンプルのディジタル値Ｘ□を
表わす信号を結果レジスタ２０に転送する。同時に、値
Ｎ１）（第１のサンプルの場合ｊ□）がシーケンサ１４
にロードされて、シフトレジスタ２５にて行なうＸ□の
右シフトの回数を制御する。
Ｃ信号が１０１からｌ″になる。分析ウィンドウが開（
とすぐ、シーケンサは接続１８を介してクロック信号Ｈ
５をアナログ・ディジタル変換器１６に転送するが、こ
こではこの信号をＨＣＡＮと呼ぶ。クロック信号Ｈ３の
第１のパルスはまた線１３を介してサンプラ・インヒビ
タ１０にも与えられ、時間ｔ□にて信号Ｖｅ（ｔ）の第
１のサンプルを獲得する。時間ｔ□〜ｔ２の間に信号１
３によるアナログスイッチ１２の閉止時に得られたサン
プルはサンプラ・インヒビタ１０によって記憶され、そ
の出力１５は第９図に示したようになる。このサンプル
は次いで、時間ｔ２〜ｔ３の間にクロック信号ＨＣＡＮ
の助けによって変換器１６内でディジタルの形に変換さ
れる。Ｎ＋１個のパルスが〔Ｎ個の量子化ビット＋１個
の正負符号ビット〕であると証明されると、シーケンサ
１４は変換器１６の出力コードのロードを制御する信号
を線１９に送って第１のサンプルのディジタル値Ｘ□を
表わす信号を結果レジスタ２０に転送する。同時に、値
Ｎ１）（第１のサンプルの場合ｊ□）がシーケンサ１４
にロードされて、シフトレジスタ２５にて行なうＸ□の
右シフトの回数を制御する。
クロック信号Ｈ８の新らしいパルスが現われる時間ｔ４
において、シーケンサ１４は線２８にパルスを送る。こ
のパルスの立上りエツジは結果レジスタ２０の内容をシ
フトレジスタ２５ヘロードすることを命令し、線１３に
新らしいサンプル獲得信号を発生する。また、時間ｔ３
にてロードされた値Ｎｉ）がゼロであれば、シーケンサ
１４は時間ｔ４にて第１の一連の右回転クロックパルス
ＨＲＤをも発生する。このパルスの数はｊ （ｉ）に等
しい。これら４０ツクパルスＨＤのそれぞれはその立下
りエツジ、すなわち時間ｔ５、ｔ６およびｔ７の告時に
、シフトレジスタ２５の内容の右シフトを命令する。こ
のシフト動作の終りのｔ７においてシフトレジスタ２５
に入っている数はしたがって、サンプルの重み付けされ
た値ｘ’（ｉ） ＝ ｘ（ｉ） ・２−”’を表わして
いることになる。
において、シーケンサ１４は線２８にパルスを送る。こ
のパルスの立上りエツジは結果レジスタ２０の内容をシ
フトレジスタ２５ヘロードすることを命令し、線１３に
新らしいサンプル獲得信号を発生する。また、時間ｔ３
にてロードされた値Ｎｉ）がゼロであれば、シーケンサ
１４は時間ｔ４にて第１の一連の右回転クロックパルス
ＨＲＤをも発生する。このパルスの数はｊ （ｉ）に等
しい。これら４０ツクパルスＨＤのそれぞれはその立下
りエツジ、すなわち時間ｔ５、ｔ６およびｔ７の告時に
、シフトレジスタ２５の内容の右シフトを命令する。こ
のシフト動作の終りのｔ７においてシフトレジスタ２５
に入っている数はしたがって、サンプルの重み付けされ
た値ｘ’（ｉ） ＝ ｘ（ｉ） ・２−”’を表わして
いることになる。
シーケンサ１４は次いでパルスを線２９および３６に発
生してシフトレジスタ２５の内容ｘ（ｉ）・−ｊ （ｉ
） ２ の読取りおよび最下位ピットアキュムレータ３２
に入っている内容との加算を命令する。この和か２ 以
上であれば、すなわち、最下位ピットアキュムレータの
内容＋Ｘ’（ｉ）〉２Ｎであれば、加算器３０の桁上げ
ＢＷは第９図に破線で示したよ５Ｋ ”１” となり、
最上位ピットアキュムレータ３３はｌだけ増加される。
生してシフトレジスタ２５の内容ｘ（ｉ）・−ｊ （ｉ
） ２ の読取りおよび最下位ピットアキュムレータ３２
に入っている内容との加算を命令する。この和か２ 以
上であれば、すなわち、最下位ピットアキュムレータの
内容＋Ｘ’（ｉ）〉２Ｎであれば、加算器３０の桁上げ
ＢＷは第９図に破線で示したよ５Ｋ ”１” となり、
最上位ピットアキュムレータ３３はｌだけ増加される。
すなわち、最上位ピットアキュムレータ＝最上位ビット
アキュムレータ＋１となる。
アキュムレータ＋１となる。
この動作の終りにおいて、そのサンプルの場合、最下位
ピットアキュムレータ３２および最上位ピットアキュム
レータ３３より形成されたアキュムレータ３１の全内容
はしたがって、既述のとおり、ｙ（ｉ） ＝ ｙ （ｉ
−１） ＋ ｘ’（ｉ）” Ｙ （ｉ−１） ＋ ｘ（
ｉ） ・２−ｊ（ｉ’となる。
ピットアキュムレータ３２および最上位ピットアキュム
レータ３３より形成されたアキュムレータ３１の全内容
はしたがって、既述のとおり、ｙ（ｉ） ＝ ｙ （ｉ
−１） ＋ ｘ’（ｉ）” Ｙ （ｉ−１） ＋ ｘ（
ｉ） ・２−ｊ（ｉ’となる。
この処理は、デコーダ３８が分析ウィンドウＴＦＡＣの
開始時にリセットされていて第４図に符号４２で示した
そのＯＶＦ出力にオーバフロー信号を恒久的に送ってい
る場合を除き、サンプルが分析ウィンドウＴＦＡＣの全
持続時間の間に得られるたびに繰り返えされる。デコー
ダ３８はそれぞれバス３９および４０によって最下位ピ
ットアキュムレータ３２および最上位ピットアキュムレ
ータ３３にＭビットずつ接続された２Ｍ個の入力を有し
ている。ＯＶＦ出力４２は ｙ（ｉ）≧（２Ｍ−１）・Ｎζ であればｌＩ″となる。
開始時にリセットされていて第４図に符号４２で示した
そのＯＶＦ出力にオーバフロー信号を恒久的に送ってい
る場合を除き、サンプルが分析ウィンドウＴＦＡＣの全
持続時間の間に得られるたびに繰り返えされる。デコー
ダ３８はそれぞれバス３９および４０によって最下位ピ
ットアキュムレータ３２および最上位ピットアキュムレ
ータ３３にＭビットずつ接続された２Ｍ個の入力を有し
ている。ＯＶＦ出力４２は ｙ（ｉ）≧（２Ｍ−１）・Ｎζ であればｌＩ″となる。
この場合、重み付けされたサンプルｘ’（ｉｌの累積は
シーケンサ１４によって中断され、信号Ｖｅ（りのディ
ジタル処理の予想結果は Ｘ＝２ −１ を直接利用できる。
シーケンサ１４によって中断され、信号Ｖｅ（りのディ
ジタル処理の予想結果は Ｘ＝２ −１ を直接利用できる。
累積処理が第５ｄ図に示したように分析ウィンドウＴＦ
ＡＣの終りまで続（とすれば、アキュムレータ３１の最
終内容は となる。
ＡＣの終りまで続（とすれば、アキュムレータ３１の最
終内容は となる。
このとき、シーケンサ１４は除算を開始して累積の結果
を規準化する。この除算はシフトレジメタ２５、ユニッ
ト３０およびアキュムレータ３１を使って実行され、シ
ーケンサ１４の制御のもとで、第１０図のアルゴリズム
に従って進む。
を規準化する。この除算はシフトレジメタ２５、ユニッ
ト３０およびアキュムレータ３１を使って実行され、シ
ーケンサ１４の制御のもとで、第１０図のアルゴリズム
に従って進む。
劣
シーケンサ１４はまず、段ｉ＆１００において、この段
落の中に示したようにループ接続された最上位オよび最
下位ピットアキュムレータ３３．３２の内容の右シフト
を命令する。
落の中に示したようにループ接続された最上位オよび最
下位ピットアキュムレータ３３．３２の内容の右シフト
を命令する。
次の段落１０１はアキュムレータ３２および３３の内容
がＭ回シフトされたかどうかを判断するテストである。
がＭ回シフトされたかどうかを判断するテストである。
まだであれば段落Ｚｏｏへ戻って新らしい右シフトが行
なわれる。肯定であれば、アキュムレータの内容のＭ回
の右シフトが終って次の段落に進む。
なわれる。肯定であれば、アキュムレータの内容のＭ回
の右シフトが終って次の段落に進む。
テスト１０１のＭシフトの計数はシフトレジスタ２５に
よって行なわれる。このため、このレジスタの内容はマ
ルチプレクサ２６を通し段落１００の第１の右シフトの
ときにシーケンサ１４によってゼロに予めセットされて
おり、マルチプレクサ２６を通してレジスタ２５の最下
位ビットの直列ロード入力Ｅｃｓへ１１″が送られてい
る。アキュムレータ３２，３３の内容の各右シフト時に
、シーケンサ１４はレジスタ２５の左回転クロック入力
Ｈゆを通してシフトレジスタの左回転を命令する。
よって行なわれる。このため、このレジスタの内容はマ
ルチプレクサ２６を通し段落１００の第１の右シフトの
ときにシーケンサ１４によってゼロに予めセットされて
おり、マルチプレクサ２６を通してレジスタ２５の最下
位ビットの直列ロード入力Ｅｃｓへ１１″が送られてい
る。アキュムレータ３２，３３の内容の各右シフト時に
、シーケンサ１４はレジスタ２５の左回転クロック入力
Ｈゆを通してシフトレジスタの左回転を命令する。
レジスタ２５の最上位ビットの直列読取り出力ＳＬｓは
シーケンサ１４によって読取られ、この出力が１０″で
ある限りはシーケンサ１４はアキュムレータ３２，３３
の右シフト、レジスタ２５の左シフトを続ける。シーケ
ンサ１４が出力Ｓ、Ｌｓに１１４を検出すると、これは
シフトレジスタ２５の容量がＭビットであるので、アキ
ュムレータ３２．３３のＭ回の右シフトおよびレジスタ
２５のＭ回の左シフトが完了したことを意味する。
シーケンサ１４によって読取られ、この出力が１０″で
ある限りはシーケンサ１４はアキュムレータ３２，３３
の右シフト、レジスタ２５の左シフトを続ける。シーケ
ンサ１４が出力Ｓ、Ｌｓに１１４を検出すると、これは
シフトレジスタ２５の容量がＭビットであるので、アキ
ュムレータ３２．３３のＭ回の右シフトおよびレジスタ
２５のＭ回の左シフトが完了したことを意味する。
段落１０２に進み、ここは、
最下位ピットアキュムレータの内容−Ｎζ〉０であるか
どうかを検査するテストである。
どうかを検査するテストである。
この動作はシーケンサ１４により符号３７に供給された
命令のもとで条件付減算器として作用するユニツト３０
によって行なわれ、Ｎζは命令２４によってレジスタ２
３から読取られる。この不等式の結果は桁上げＢＷの論
理レベルによって与えられる。テスト１０２に対する答
はＢＷ＝”ｌ’であれば肯定、ＢＷ＝”Ｏ”であれば否
定である。
命令のもとで条件付減算器として作用するユニツト３０
によって行なわれ、Ｎζは命令２４によってレジスタ２
３から読取られる。この不等式の結果は桁上げＢＷの論
理レベルによって与えられる。テスト１０２に対する答
はＢＷ＝”ｌ’であれば肯定、ＢＷ＝”Ｏ”であれば否
定である。
肯定のＢＷ ＝ ” ｌ“の場合、段落１０３に進み、
最下位ピットアキュムレータ３２の内容は、古い内容な
Ｎζだけ減算し、これを新らしい内容として採用するこ
とによって更新される。すなわち、最下位ピットアキュ
ムレータ＝ 最下位ピットアキュムレーターＮこ とする。最上位ピットアキュムレータは変化しない。
最下位ピットアキュムレータ３２の内容は、古い内容な
Ｎζだけ減算し、これを新らしい内容として採用するこ
とによって更新される。すなわち、最下位ピットアキュ
ムレータ＝ 最下位ピットアキュムレーターＮこ とする。最上位ピットアキュムレータは変化しない。
段落１０４に進み、ここでＢＷを、この場合は１１１を
シフトレジスタ２５の直列ロード入力Ｅｃｓにロードす
る。
シフトレジスタ２５の直列ロード入力Ｅｃｓにロードす
る。
テス） １０２の答が否定であれば、段落１０４へ直接
行き、このときレジスタ２５のＥ。、入方ベロードされ
るＢＷの値はｌｏＩである。
行き、このときレジスタ２５のＥ。、入方ベロードされ
るＢＷの値はｌｏＩである。
レジスタ２５のＥｃｓ入力へのＢＷのロードはシーケン
サ１４の制御によりマルチプレクサ２６によって行なわ
れる。
サ１４の制御によりマルチプレクサ２６によって行なわ
れる。
次の段落１０５は、この段落内に示したループに従って
、最上位および最下位ピットアキュムレータ３３，３２
０内容を左シフトすることにある。
、最上位および最下位ピットアキュムレータ３３，３２
０内容を左シフトすることにある。
次のテスト１０６は段落１０５で行なった左シフトの回
数についての判断で、この数がＭより小さければ、テス
） １０２に戻り、Ｍ回の左シフトが完了すれば、除算
アルゴリズムが完結し、終りの段落１０７へ行く。
数についての判断で、この数がＭより小さければ、テス
） １０２に戻り、Ｍ回の左シフトが完了すれば、除算
アルゴリズムが完結し、終りの段落１０７へ行く。
テス） １０６でのＭ回の左シフトの計数は、段落１０
１０Ｍ回の右シフトのときと同様、シフトレジスタ２５
によって行なわれる。段落１吋の終りにおいて、レジス
タ２５には１０１のみが入っており、そのＥｃｓ入力に
は１１１がロードされる。次いで、その１１１はＥｃｓ
入力にＢＷ桁上げがロードされるたびにシフトされ、こ
の１１１がシーケンサ１４のＳＬ８出力にて読取られた
時はアキュムレータの内容のＭ回の左シフトが行なわれ
たことテスト１０２によって判断されたＢＷの論理値が
Ｅ 入力にＭ回ロードされるシフトレジスタ２１Ｓ に入れられる。
１０Ｍ回の右シフトのときと同様、シフトレジスタ２５
によって行なわれる。段落１吋の終りにおいて、レジス
タ２５には１０１のみが入っており、そのＥｃｓ入力に
は１１１がロードされる。次いで、その１１１はＥｃｓ
入力にＢＷ桁上げがロードされるたびにシフトされ、こ
の１１１がシーケンサ１４のＳＬ８出力にて読取られた
時はアキュムレータの内容のＭ回の左シフトが行なわれ
たことテスト１０２によって判断されたＢＷの論理値が
Ｅ 入力にＭ回ロードされるシフトレジスタ２１Ｓ に入れられる。
換言すれば、除算の終りにおいて、分析ウィンドウの間
に信号Ｖｅ（ｔ）を整流して積分したディジタル値な表
わしているシフトレジスタ２５の出力にオケる結果Ｘは
、ピンキングの検出アルゴリズムに従ってプログラムさ
れたディジタルコンピュータに直接利用することができ
る。
に信号Ｖｅ（ｔ）を整流して積分したディジタル値な表
わしているシフトレジスタ２５の出力にオケる結果Ｘは
、ピンキングの検出アルゴリズムに従ってプログラムさ
れたディジタルコンピュータに直接利用することができ
る。
Ｘの最良の丸めを生じさせる必要性か−・ら最下位ピッ
トアキュムレータに入っている残りと積分定数Ｎことの
最終比較を行なって、除算の商 □ｘ ＝ ＩＮＴ
ｌ： −； ＋ Ｍ。：］を得ることができる。ここ
で、Ｍｏは適応定数である。
トアキュムレータに入っている残りと積分定数Ｎことの
最終比較を行なって、除算の商 □ｘ ＝ ＩＮＴ
ｌ： −； ＋ Ｍ。：］を得ることができる。ここ
で、Ｍｏは適応定数である。
上記の結果により、前述のシーケンスは少数で安価な構
成要素しか必要としない簡単な演算の実行のみによって
センサの出力信号を処理することができる。特に、本発
明による処理方法は、現状では低コストの構成要素によ
って、したがって低い計算能力で実現することが非常に
困難であった実時間での除算の実行を必要としない。事
実、ピンキング信号のディジタル処理の必要精度はたと
えばＺｏｏ ｋＨｚ程度の比較的速いサンプリング速度
、すなわち１０μｓのサンプリング周期ｔＣで得られる
。この精度を達成しても８ビツトの結果のコーディング
と互換性はあるが、現在利用できる標準的な８ビツトマ
イクロコンピユータはそのように速〜）サンプル獲得速
度での集積化アナログ・ディジタル変換能力を推奨して
はいない。注意すべきは、現在知られているアナログ・
ディジタル変換技術はサンプリング速度によって提起さ
れた問題を解決できていること、当業者は前述のディジ
タル処理シーケンスを成す全ての構成要素を大量生産に
適合するコストで同じ半導体チップ上に置くことができ
ることである。
成要素しか必要としない簡単な演算の実行のみによって
センサの出力信号を処理することができる。特に、本発
明による処理方法は、現状では低コストの構成要素によ
って、したがって低い計算能力で実現することが非常に
困難であった実時間での除算の実行を必要としない。事
実、ピンキング信号のディジタル処理の必要精度はたと
えばＺｏｏ ｋＨｚ程度の比較的速いサンプリング速度
、すなわち１０μｓのサンプリング周期ｔＣで得られる
。この精度を達成しても８ビツトの結果のコーディング
と互換性はあるが、現在利用できる標準的な８ビツトマ
イクロコンピユータはそのように速〜）サンプル獲得速
度での集積化アナログ・ディジタル変換能力を推奨して
はいない。注意すべきは、現在知られているアナログ・
ディジタル変換技術はサンプリング速度によって提起さ
れた問題を解決できていること、当業者は前述のディジ
タル処理シーケンスを成す全ての構成要素を大量生産に
適合するコストで同じ半導体チップ上に置くことができ
ることである。
本発明はもちろん上述の１つの実施例に限定されるもの
ではなく、本発明の精神を逸脱しない範囲で幾多の変形
が可能である。
ではなく、本発明の精神を逸脱しない範囲で幾多の変形
が可能である。
たとえば、結果レジスタ２０は全ての適用に必須なもの
ではなく、変換器の結果がその出力に得られるとすぐに
変換器の出力の読取りが行なわれる場合を除き、その読
取りが上述のような変換器のクロックに同期していない
場合に必要なのである。このとき、ｘ（ｉｌの値は、規
準化のために７７トレジスタ２５に転送させる同期命令
の待期の間、レジスタにセーブされる。
ではなく、変換器の結果がその出力に得られるとすぐに
変換器の出力の読取りが行なわれる場合を除き、その読
取りが上述のような変換器のクロックに同期していない
場合に必要なのである。このとき、ｘ（ｉｌの値は、規
準化のために７７トレジスタ２５に転送させる同期命令
の待期の間、レジスタにセーブされる。
結果レジスタ２０を省くとすれば、アナログ時ディジタ
ル変換器１６の出力を成す連続近似値レジスタがバス２
２によってシフトレジスタ２５に直結される。このとき
、 ｘ（ｉ）のディジタル値はたとえば時間ｔ４の代り
に時間ｔ３で変換器１６からレジスタ２５へ直接転送さ
れ、第９図の他の信号は、当然消去される命令１９を除
いて、変化しない。
ル変換器１６の出力を成す連続近似値レジスタがバス２
２によってシフトレジスタ２５に直結される。このとき
、 ｘ（ｉ）のディジタル値はたとえば時間ｔ４の代り
に時間ｔ３で変換器１６からレジスタ２５へ直接転送さ
れ、第９図の他の信号は、当然消去される命令１９を除
いて、変化しない。
同じ方法で、重み付は作用は任意であり、獲得したサン
プルのディジタル値ｘ（ｉ）はアキュムレータ３１に直
接累積することができる。 。
プルのディジタル値ｘ（ｉ）はアキュムレータ３１に直
接累積することができる。 。
第１図は従来のアナログ処理シーケンスのブロック図、
第２図は第１図のシーケンスの各点に現われる信号の波
形を示す図、第３図は第１図の全波整流器の伝達関数を
示す図、第４図はピンキングセンサの出力信号のディジ
タル処理シーケンスのブロック図、第５ａ図ないし第５
ｄ図は第４図のシーケンスによって実施された処理工程
を示す図、第６図および第７図は全波整流と互換性のあ
るシーケンスの伝達関数を示した第３図と等価な図、第
８図は測定ウィンドウの間に積分定数を変更するシーケ
ンスの機能態様を示す図、第９図は第４図のディジタル
シーケンスの機能の詳細を示すタイミング図、第１０図
は第４図のシーケンスによって実施される除算の最終工
程を示すアルゴリズム図である。 １Ｏ１ＩＩＩサンプラ・インヒビタ、１４・・シーケン
サ、１６・・アナログ・ディジタル変換器、２０．２３
，２５轡・レジスタ、２６−・マルチプレクサ、３０−
＠条件付加減算ユニツ）、３１・・アキュムレータ、３
２・・最下位ピットアキュムレータ、３３−・最上位ビ
ットアキュムレータ、３８＠ｅデコーダ。
第２図は第１図のシーケンスの各点に現われる信号の波
形を示す図、第３図は第１図の全波整流器の伝達関数を
示す図、第４図はピンキングセンサの出力信号のディジ
タル処理シーケンスのブロック図、第５ａ図ないし第５
ｄ図は第４図のシーケンスによって実施された処理工程
を示す図、第６図および第７図は全波整流と互換性のあ
るシーケンスの伝達関数を示した第３図と等価な図、第
８図は測定ウィンドウの間に積分定数を変更するシーケ
ンスの機能態様を示す図、第９図は第４図のディジタル
シーケンスの機能の詳細を示すタイミング図、第１０図
は第４図のシーケンスによって実施される除算の最終工
程を示すアルゴリズム図である。 １Ｏ１ＩＩＩサンプラ・インヒビタ、１４・・シーケン
サ、１６・・アナログ・ディジタル変換器、２０．２３
，２５轡・レジスタ、２６−・マルチプレクサ、３０−
＠条件付加減算ユニツ）、３１・・アキュムレータ、３
２・・最下位ピットアキュムレータ、３３−・最上位ビ
ットアキュムレータ、３８＠ｅデコーダ。
Claims (1)
- 【特許請求の範囲】 １ センサ、特に加速度センサのアナログ出力信号を処
理して内燃機関のピンキングを検出する方法であつて、
特定の測定周期（ＴＦＡＣ）の間に前記信号の全波整流
および積分を行なつてその測定周期の終りまでに整流お
よび積分されたセンサの出力信号を表わすデイジタル値
（Ｘ）を与える方法において、測定周期の間にアナログ
信号（Ｖｅ（ｔ））をサンプリングしてデイジタルの形
に変換し、得られた最終のサンプルを表わすデイジタル
値（ｘ（ｉ）、ｘ′（ｉ））を一時的に格納し、次のサ
ンプルを得る時、測定周期の開始以来得られたサンプル
を表わしているデイジタル値の累積和（ｙ（ｉ−１））
に前記デイジタル値（ｘ（ｉ）、ｘ′（ｉ））を加算し
、その格納および加算動作を測定周期（ＴＦＡＣ）の全
期間を通して繰返し、その周期の終りに、測定周期の間
に得られたサンプルの全てを表わしているデイジタル値
（ｘ（ｉ）、ｘ′（ｉ））の累積和（Ｙ）の結果をセン
サの出力信号の積分定数を表わしているデイジタル値（
Ｎζ）で除算し、その除算の商で前記デイジタル値（Ｘ
）を表わすものとしたセンサのアナログ出力信号の処理
方法。 ２ デイジタルの形に変換されて一時的に格納された各
サンプル（ｘ（ｉ））を係数（Ｃ（ｉ））を乗すること
によつて重み付けし、次のサンプルを得る時に前記サン
プルの重み付けされたデイジタル値（ｘ′（ｉ））を測
定周期（ＴＦＡＣ）の開始以来得られたサンプルの重み
付けされたデイジタル値の累積和（ｙ（ｉ−１））に加
えるようにした特許請求の範囲第１項記載の方法。 ３ 重み付け係数（Ｃ（ｉ））は２＾−＾ｊ＾（＾ｉ＾
）に等しくし、ｊ（ｉ）は当該サンプルの位置（ｉ）に
依存した値の整数とした特許請求の範囲第２項記載の方
法。 ４ アナログ信号をサンプリングし得られたサンプルを
デイジタルの形に変換する手段（１０、１６）と、シフ
トレジスタ（２５）と、積分定数（ζ）のデイジタル値
（Ｎζ）を記憶する手段（２３）と、前記シフトレジス
タ（２５）および記憶手段（２３）に接続された条件付
加減算ユニツト（３０）と、このユニツトの出力に接続
されたアキユムレータ（３１）と、前記手段（１０、１
６）によるサンプリングおよびサンプルのデイジタルの
形への変換を制御するシーケンサ（１４）とを備え、得
られた最終のサンプルを表わすデイジタル値（ｘ（ｉ）
、ｘ′（ｉ））を前記シフトレジスタ（２５）に記憶し
、前記ユニツト（３０）は累積和（ｙ（ｉ））の計算の
ために定めた測定周期（ＴＦＡＣ）の間加算器として作
用し、その周期の終りの検出に応答して減算器として作
用し、前記アキユムレータ（３１）の内容を回転動作さ
せて累積和の最終結果（Ｙ）を積分定数（ζ）のデイジ
タル値（Ｎζ）によつて除算することを特徴とするセン
サのアナログ出力信号のデイジタル処理回路。 ５ サンプリングしてデイジタルの形へ変換する手段（
１０、１６）、シフトレジスタ（２５）および記憶手段
（２３）は第１の並列接続バス（２２）によつて互いに
、かつユニツト（３０）の第１入力に接続され、アキユ
ムレータ（３１）は第２の並列接続バス（３９）によつ
てユニツト（３０）の第２入力に接続され、シーケンサ
（１４）は新らしいサンプルをそれぞれ得るときに測定
周期（ＴＦＡＣ）の間にシフトレジスタ（２５）に格納
されたサンプルを表わすデイジタル値（ｘ（ｉ）、ｘ′
（ｔ））とアキユムレータ（３１）に入れられた累積和
（ｙ（ｉ−１））との加算を制御し、条件付き減算によ
る除算およびアキユムレータ（３１）の内容の回転の間
は除算中にユニツト（３０）によつて作られた連続桁上
げ（ＢＷ）を除算の終りに前記デイジタル値（Ｘ）が入
つているシフトレジスタの直列ロード入力（Ｅ＿ｃ＿ｓ
）へロードするのを制御する特許請求の範囲第４項記載
の回路。 ６ アキユムレータ（３１）はユニツト（３０）の出力
に接続された最下位ビツトレジスタ（３２）と最上位ビ
ツトレジスタ（３３）とを有しこれらの入力および出力
を互いにループ状に接続してシーケンサ（１４）の制御
により右および左シフトの動作を行なわせ、シフトレジ
スタ（２５）、記憶手段（２３）、最下位および最上位
ビツトアキユムレータ（３２、３３）およびバス（２２
、３９）はＭビツトの容量を有し、シーケンサは最上位
および最下位ビツトアキユムレータ（３３、３２）の内
容のＭ回の右シフトを制御し次いでユニツト（３０）を
減算器として作動させて最下位ビツトアキユムレータ（
３２）の内容と積分定数のデイジタル値（Ｎζ）との間
の差を計算することによつて除算を制御するようにし、
最下位ビツトアキユムレータ（３２）の新らしい内容か
ら来るその差および論理“１”のレベルの桁上げ（ＢＷ
）は前記差が正またはゼロの場合にシフトレジスタ（２
５）にロードされ、変らずにある最下位ビツトアキユム
レータ（３２）の内容および論理“０”レベルの桁上げ
（ＢＷ）は前記差が負の場合にシフトレジスタ（２５）
にロードされ、減算の後は最上位および最下位ビツトア
キユムレータ（３３、３２）の内容を左シフトし、これ
を、Ｍ回の左シフトが行なわれるまでシーケンサ（１４
）の制御によつて繰返し、このとき除算の商（Ｘ）はシ
フトレジスタ（２５）に入れられる特許請求の範囲第５
項記載の回路。 ７ シーケンサ（１４）はシフトレジスタ（２５）の直
列ロード入力における桁上げ（ＢＷ）のロードを論理“
１”レベルまたは論理“０”レベルで選択的に制御する
手段（２６）と関連され、前記レジスタの内容は除算の
前に第１の論理レベルで初期設定され、逆の論理レベル
はアキユムレータ（３２、３３）の内容の第１の右およ
び左シフトの間に前記直列入力（Ｅ＿ｃ＿ｓ）にてロー
ドされ、シーケンサはシフトレジスタ（２５）の直列読
取り出力において前記逆の論理レベルが検出されるまで
前記右および左シフトの実行を制御する特許請求の範囲
第６項記載の回路。 ８ サンプリングおよび変換の手段（１０、１６）はサ
ンプラ・インヒビタ（１０）と、各変換の終りに ｘ（ｉ）＝ＩＮＴ〔［ＡＢＳ（Ｖｅ（ｔ＝ｉ・ｔ＿ｃ）
）］／Ｖ＿ｒ＿ｅ＿ｆ・２＾Ｎ＋Ｎ＿０〕に等しいデイ
ジタル値の出力を与えるアナログ・デイジタル変換器（
１６）とを有する特許請求の範囲第４項ないし第７項の
いずれか１項に記載の回路。 但し、上記式において、 ＩＮＴ〔〕は整数部関数を表わし、 ＡＢＳ（Ｖｅ（ｔ＝ｉ・ｔ＿ｃ））はサンプラ・インヒ
ビタ（１０）によつて格納された信号Ｖｅ（ｔ）の位置
ｉにおけるサンプルの絶対値、 Ｖ＿ｒ＿ｅ＿ｆは変換器に与えられる基準電圧、Ｎは変
換器の量子化ビツトの数、 Ｎ＿０は変換器の量子化誤差の中心定数、 ｔ＿ｃはサンプリング周期である。 ９ 除算の結果の値（Ｘ）は Ｘ＝１ＮＴ〔Ｙ／Ｎζ＋Ｍ＿０〕 に等しい特許請求の範囲第８項に記載の回路。 但し、上記式において、 ＩＮＴ〔〕は整数部関数を表わし、 Ｙは測定周期の終りにアキユムレータ（３１）に入つて
いる累積和の結果、 Ｎζは積分定数のデイジタル値、 Ｍ＿０は整数部関数の適応を可能にする定数である。 １０ シーケンサ（１４）は重み係数（Ｃ（ｉ））を定
める数ｊ（ｉ）を記憶して位置ｉのサンプルを記憶した
数ｊ（ｉ）に等しいシフトレジスタの内容（ｘ（ｉ））
の右シフトの回数を命令し、結果的に重み付けされたデ
イジタル値（ｘ′（ｉ））は得られた最終サンプル（ｘ
（ｉ））を表わすデイジタル値を成していて累積和に加
算（ｙ（ｉ）＝ｙ（ｉ−１）＋ｘ′（ｉ））される特許
請求の範囲第４項ないし第９項のいずれか１項に記載の
回路。 １１ 結果レジスタ（２０）を有し、シーケンサ（１４
）はサンプリングおよび変換の手段（１０、１６）の出
力に得られた最終サンプルのデイジタル値（ｘ（ｉ））
の結果レジスタ（２０）への格納と、右シフトによる重
み付け操作のために結果レジスタ（２０）の内容のシフ
トレジスタ（２５）への転送とを順次制御する特許請求
の範囲第１０項記載の装置。 １２ アキユムレータ（３１）の出力に接続され特定の
測定周期（ＴＦＡＣ）の各開始時にシーケンサ（１４）
によつてリセツトされるデコーダ（３８）を有し、この
デコーダはアキユムレータ（３１）の内容（ｙ（ｉ））
が測定周期の間に所定値以上になつた場合にオーバフロ
ー信号（４２）を送出する特許請求の範囲第４項ないし
第９項のいずれか１項に記載の回路。 １３ 所定値はＮζ・（２＾Ｍ−１）とし、２＾Ｍ−１
はオーバフローの場合に予定した除算の商（Ｘ）である
特許請求の範囲第１２項記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8419620A FR2575308B1 (fr) | 1984-12-21 | 1984-12-21 | Procede et chaine de traitement du signal analogique de sortie d'un capteur |
| FR8419620 | 1984-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61181918A true JPS61181918A (ja) | 1986-08-14 |
| JPH0569176B2 JPH0569176B2 (ja) | 1993-09-30 |
Family
ID=9310871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60284496A Granted JPS61181918A (ja) | 1984-12-21 | 1985-12-19 | センサのアナログ出力信号の処理方法および回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4884206A (ja) |
| EP (1) | EP0187081B1 (ja) |
| JP (1) | JPS61181918A (ja) |
| KR (1) | KR930007052B1 (ja) |
| DE (1) | DE3580576D1 (ja) |
| FR (1) | FR2575308B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350029A (ja) * | 1989-07-14 | 1991-03-04 | Mitsubishi Motors Corp | 車両の駆動トルク配分装置 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03134266A (ja) * | 1989-10-18 | 1991-06-07 | Nippondenso Co Ltd | エンジン用ノック制御装置 |
| US5038735A (en) * | 1989-10-30 | 1991-08-13 | Mitsubishi Denki Kabushiki Kaisha | Knock suppression apparatus and method for a multi-cylinder internal combustion engine |
| JPH04244933A (ja) * | 1991-01-31 | 1992-09-01 | Fuji Heavy Ind Ltd | エンジンのノッキング検出装置 |
| US5287836A (en) * | 1991-12-18 | 1994-02-22 | Honda Giken Kogyo Kabushiki Kaisha | Control system for internal combustion engines |
| US5583989A (en) * | 1992-05-28 | 1996-12-10 | Honda Giken Kogyo Kabushiki Kaisha | Vehicle control system having program generator and convertor |
| US5313469A (en) * | 1993-06-11 | 1994-05-17 | Northern Telecom Limited | Self-testable digital integrator |
| US5784296A (en) * | 1996-04-30 | 1998-07-21 | Quantum Corporation | Method and apparatus for spectral analysis in a disk recording system |
| DE19637088A1 (de) * | 1996-09-12 | 1998-03-19 | Mannesmann Vdo Ag | Steuersystem, insbesondere für ein Kraftfahrzeug |
| US6445202B1 (en) | 1999-06-30 | 2002-09-03 | Cascade Microtech, Inc. | Probe station thermal chuck with shielding for capacitive current |
| US6914423B2 (en) | 2000-09-05 | 2005-07-05 | Cascade Microtech, Inc. | Probe station |
| US6965226B2 (en) | 2000-09-05 | 2005-11-15 | Cascade Microtech, Inc. | Chuck for holding a device under test |
| DE10220596B3 (de) * | 2002-05-08 | 2004-01-22 | Siemens Ag | Verfahren zum Regeln des Verdichtungsverhältnisses einer Brennkraftmaschine |
| DE10220597B3 (de) * | 2002-05-08 | 2004-02-26 | Siemens Ag | Verfahren zum Anpassen einer Klopfregelung an das veränderliche Verdichtungsverhältnis einer Brennkraftmaschine |
| DE10233611A1 (de) * | 2002-07-24 | 2004-02-19 | Siemens Ag | Verfahren und Vorrichtung zum Überwachen und Steuern des Verbrennungsvorganges einer HCCI-Brennkraftmaschine |
| DE10233612B4 (de) * | 2002-07-24 | 2008-07-10 | Siemens Ag | Verfahren und Vorrichtung zum Steuern des Verbrennungsvorganges einer HCCI-Brennkraftmaschine |
| US7492172B2 (en) | 2003-05-23 | 2009-02-17 | Cascade Microtech, Inc. | Chuck for holding a device under test |
| US7250626B2 (en) | 2003-10-22 | 2007-07-31 | Cascade Microtech, Inc. | Probe testing structure |
| US7187188B2 (en) | 2003-12-24 | 2007-03-06 | Cascade Microtech, Inc. | Chuck with integrated wafer support |
| DE102004043527A1 (de) | 2004-09-08 | 2006-03-23 | Siemens Ag | Verfahren zum Steuern des Verdichtungsverhältnisses einer fremdgezündeten Brennkraftmaschine mit diskret einstellbaren Verdichtungsverhältnissen |
| US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
| US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
| US7289054B1 (en) * | 2006-06-13 | 2007-10-30 | Toyota Jidosha Kabushiki Kaisha | Parallel oversampling algorithmic A/D converter and method of using the same |
| US8319503B2 (en) | 2008-11-24 | 2012-11-27 | Cascade Microtech, Inc. | Test apparatus for measuring a characteristic of a device under test |
| JP5561283B2 (ja) * | 2012-01-11 | 2014-07-30 | 株式会社デンソー | センサ信号の処理装置 |
| DE102013221993A1 (de) * | 2013-10-29 | 2015-04-30 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Erkennung eines Klopfens einer Brennkraftmaschine, vorzugsweise eines Benzinmotors |
| US11475269B2 (en) * | 2015-12-15 | 2022-10-18 | Analog Devices, Inc. | Convolutional neural network |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1104649A (en) * | 1965-12-27 | 1968-02-28 | Ibm | Continuous averaging system |
| US4054786A (en) * | 1973-09-24 | 1977-10-18 | The United States Of America As Represented By The Secretary Of The Navy | Running average computer |
| US4023019A (en) * | 1974-09-23 | 1977-05-10 | The United States Of America As Represented By The Secretary Of The Navy | Automatic scaled digital integrator |
| US4031364A (en) * | 1975-11-10 | 1977-06-21 | Hughes Aircraft Company | Multiple moment video detector |
| DE2605335A1 (de) * | 1976-02-11 | 1977-08-18 | Krupp Gmbh | Verfahren zur messung der klopfstaerke von verbrennungsmotoren |
| JPS6060025B2 (ja) * | 1977-10-19 | 1985-12-27 | 株式会社日立製作所 | 自動車制御方法 |
| US4185325A (en) * | 1978-02-27 | 1980-01-22 | Appel Jean G | Recursive digital filter having coefficients equal to sums of few powers of few powers of two terms |
| JPS6042355B2 (ja) * | 1978-04-24 | 1985-09-21 | 株式会社日本自動車部品総合研究所 | 内燃機関用点火時期制御装置 |
| US4193118A (en) * | 1978-07-18 | 1980-03-11 | Motorola, Inc. | Low pass digital averaging filter |
| JPS55131535A (en) * | 1979-04-02 | 1980-10-13 | Honda Motor Co Ltd | Engine controller |
| FR2455189A1 (fr) * | 1979-04-26 | 1980-11-21 | Renault | Systeme de calcul et de reglage de l'optimalisation de l'avance a l'allumage |
| JPS5810919A (ja) * | 1981-07-13 | 1983-01-21 | Nippon Telegr & Teleph Corp <Ntt> | アナログ・デイジタル変換器 |
| JPS59103169A (ja) * | 1982-12-03 | 1984-06-14 | Matsushita Electric Ind Co Ltd | デジタル信号処理装置 |
| US4644523A (en) * | 1984-03-23 | 1987-02-17 | Sangamo Weston, Inc. | System for improving signal-to-noise ratio in a direct sequence spread spectrum signal receiver |
-
1984
- 1984-12-21 FR FR8419620A patent/FR2575308B1/fr not_active Expired
-
1985
- 1985-12-04 EP EP85402410A patent/EP0187081B1/fr not_active Expired - Lifetime
- 1985-12-04 DE DE8585402410T patent/DE3580576D1/de not_active Expired - Lifetime
- 1985-12-19 JP JP60284496A patent/JPS61181918A/ja active Granted
- 1985-12-20 KR KR8509645A patent/KR930007052B1/ko not_active IP Right Cessation
-
1988
- 1988-07-01 US US07/218,510 patent/US4884206A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350029A (ja) * | 1989-07-14 | 1991-03-04 | Mitsubishi Motors Corp | 車両の駆動トルク配分装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3580576D1 (de) | 1990-12-20 |
| FR2575308B1 (fr) | 1989-03-31 |
| FR2575308A1 (fr) | 1986-06-27 |
| KR930007052B1 (en) | 1993-07-26 |
| EP0187081B1 (fr) | 1990-11-14 |
| JPH0569176B2 (ja) | 1993-09-30 |
| US4884206A (en) | 1989-11-28 |
| EP0187081A1 (fr) | 1986-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61181918A (ja) | センサのアナログ出力信号の処理方法および回路 | |
| US8284090B2 (en) | Method and apparatus for analog to digital conversion of small signals in the presence of a large DC offset | |
| JPS6343005B2 (ja) | ||
| JPS6335149B2 (ja) | ||
| WO2020007604A1 (en) | Method and circuit for temperature sensing, temperature sensor and electrical appliance | |
| KR920007360A (ko) | 아나로그-디지탈 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법 | |
| JPS58172560A (ja) | Ｄ／ａコンバ−タの直線性測定方法 | |
| JP3171026B2 (ja) | 周波数スペクトル分析装置 | |
| JPS6345127B2 (ja) | ||
| JPS6044675B2 (ja) | 楽音デ−タ処理装置 | |
| SU834892A1 (ru) | Аналого-цифровой преобразователь | |
| SU1434453A1 (ru) | Адаптивный статистический анализатор | |
| JPH0762620B2 (ja) | センサ信号の出力特性を変化させる方法 | |
| JPS5816811B2 (ja) | アナログ・デイジタル変換装置 | |
| JP2778276B2 (ja) | 逐次比較型ａ／ｄ変換装置 | |
| SU1012347A1 (ru) | Аналоговое запоминающее устройство | |
| JPH0787369B2 (ja) | Ａｄコンバータシステム | |
| SU1500827A2 (ru) | Устройство регистрации с автоматической калибровкой | |
| JP3036759B2 (ja) | Ａ／ｄコンバーター | |
| JPS58186841A (ja) | 対数変換装置 | |
| JPS5954321A (ja) | アナログ・デイジタル変換装置 | |
| Leme et al. | Error detection and analysis in self-testing data conversion systems employing charge-redistribution techniques | |
| SU1424058A1 (ru) | Блок управл емой задержки | |
| JPH06350449A (ja) | 電子ボリューム装置 | |
| SU869025A1 (ru) | Аналого-цифровой преобразователь |