JPS59103169A - デジタル信号処理装置 - Google Patents
デジタル信号処理装置Info
- Publication number
- JPS59103169A JPS59103169A JP57212934A JP21293482A JPS59103169A JP S59103169 A JPS59103169 A JP S59103169A JP 57212934 A JP57212934 A JP 57212934A JP 21293482 A JP21293482 A JP 21293482A JP S59103169 A JPS59103169 A JP S59103169A
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital
- bit
- data
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
- A61B8/06—Measuring blood flow
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
- G01S15/02—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems using reflection of acoustic waves
- G01S15/50—Systems of measurement, based on relative movement of the target
- G01S15/58—Velocity or trajectory determination systems; Sense-of-movement determination systems
- G01S15/582—Velocity or trajectory determination systems; Sense-of-movement determination systems using transmission of interrupted pulse-modulated waves and based upon the Doppler effect resulting from movement of targets
Landscapes
- Health & Medical Sciences (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Pathology (AREA)
- Heart & Thoracic Surgery (AREA)
- Hematology (AREA)
- Computer Networks & Wireless Communication (AREA)
- Biophysics (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Acoustics & Sound (AREA)
- Radiology & Medical Imaging (AREA)
- Biomedical Technology (AREA)
- General Physics & Mathematics (AREA)
- Medical Informatics (AREA)
- Molecular Biology (AREA)
- Surgery (AREA)
- Animal Behavior & Ethology (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は超音波ドプラ血流計の検波出力などの離散デー
タ列のパワースペクトルを求めるデジタル信号処理装置
に関する。
タ列のパワースペクトルを求めるデジタル信号処理装置
に関する。
従来例の構成とその問題点
超音波ドプラ血流計の検波出力は可聴周波数帯に位置し
１、そのパワーヌペク）／しを実時間で求めるためにＦ
Ｆ Ｔ （Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｔｆ
ｏｒｍ 、高速フーリエ変換）を基本アルゴリズムとす
る専用デジタル信号処理装置が用いられている。例えば
、１２８点複ミグ゛−タ列のパワースペクトルを２ミリ
秒毎に求める超音波ドプラ血流計システムが知られてお
り、このシステムのＦＦＴアルゴリズムの演算ヌテッブ
数が次のようになることも知られている。
１、そのパワーヌペク）／しを実時間で求めるためにＦ
Ｆ Ｔ （Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｔｆ
ｏｒｍ 、高速フーリエ変換）を基本アルゴリズムとす
る専用デジタル信号処理装置が用いられている。例えば
、１２８点複ミグ゛−タ列のパワースペクトルを２ミリ
秒毎に求める超音波ドプラ血流計システムが知られてお
り、このシステムのＦＦＴアルゴリズムの演算ヌテッブ
数が次のようになることも知られている。
実加減算 ２．３６８ヌテップ実固定係数乗算
１，１５２ステップ従って上記ＦＦＴ演算を１ミリ
秒で終了させるためには高速のデジタル乗算器が必要と
なる。この条件に適したものとして実行時間１００ナノ
秒以下の１６ビツト乗算ＩＣが市販されているが、高価
な特殊部品であり、かつ演算精度確保のためにビット長
を自白に選ぶことができないという制約がある。
１，１５２ステップ従って上記ＦＦＴ演算を１ミリ
秒で終了させるためには高速のデジタル乗算器が必要と
なる。この条件に適したものとして実行時間１００ナノ
秒以下の１６ビツト乗算ＩＣが市販されているが、高価
な特殊部品であり、かつ演算精度確保のためにビット長
を自白に選ぶことができないという制約がある。
一方、装置構成を単純にするためには浮動小数点演算回
路よシも固定小数点演算回路が適しているが、以下に述
べる理由から不都合を生じる。すなわち超音波ドプラ血
流計では、血流中の赤ＪＩ１１球等より反射された微弱
なエコー信号を血流速解析の対象とするものであシ、血
管壁等からの強大なエコー信号は不要な雑音となる。一
般に両エコーの信号強度差は３０デシベル以上あるとさ
れているが、血管壁の移動速度が血流速度に比べてかな
り小さい場合にはこれらの不要な雑音のヌベクトル成分
は低周波側にのみ分布することになシフィ臓を検査する
場合のように高速で移動する弁や壁からのエコー信号が
混入する場合には、不要な雑音のヌベクトル成分は赤血
球等よりの反射信号成分が広く分布する高周波側にまで
混入することになり、構成の簡単なフィルりにより雑音
のみ除去することは不可能である。更にフーリエスペク
トル値からパワースペク）／Ｖ値を求めるためには次式
を実行する演算回路が必要となる。
路よシも固定小数点演算回路が適しているが、以下に述
べる理由から不都合を生じる。すなわち超音波ドプラ血
流計では、血流中の赤ＪＩ１１球等より反射された微弱
なエコー信号を血流速解析の対象とするものであシ、血
管壁等からの強大なエコー信号は不要な雑音となる。一
般に両エコーの信号強度差は３０デシベル以上あるとさ
れているが、血管壁の移動速度が血流速度に比べてかな
り小さい場合にはこれらの不要な雑音のヌベクトル成分
は低周波側にのみ分布することになシフィ臓を検査する
場合のように高速で移動する弁や壁からのエコー信号が
混入する場合には、不要な雑音のヌベクトル成分は赤血
球等よりの反射信号成分が広く分布する高周波側にまで
混入することになり、構成の簡単なフィルりにより雑音
のみ除去することは不可能である。更にフーリエスペク
トル値からパワースペク）／Ｖ値を求めるためには次式
を実行する演算回路が必要となる。
ｐ −＝＝ ｘ２＋ ｙ２・＝ ・（ｉ）Ｘ；フーリエ
スペクトル値部 Ｙ； 虚部 Ｐ；パワースペクトル この式より、パワースペクトルの段階では上記の不要な
雑音に関する成分のレベルが非常に大きくなる場合があ
ることがわかる。従ってドプラ検査の対象によっては固
定小数点演算回路を用いたのでは演算中にオーバフロー
を起こすという不都合を生じることが多かった。
スペクトル値部 Ｙ； 虚部 Ｐ；パワースペクトル この式より、パワースペクトルの段階では上記の不要な
雑音に関する成分のレベルが非常に大きくなる場合があ
ることがわかる。従ってドプラ検査の対象によっては固
定小数点演算回路を用いたのでは演算中にオーバフロー
を起こすという不都合を生じることが多かった。
ところで、パワースペクトルを求めるだめの基本アルゴ
リズムとしてＦＦＴよりも更に演算ステップ数の少いＷ
Ｆ Ｔ Ａ （Ｗｉｎｏｇｒａｄ ＦｏｕｒｉｅｒＴ
ｒａｎｓｆｏｒｍ Ａｌｇｏｒｉｔｈｍ ）が注目され
ており、ＷＦＴＡの乗算ステップ数はＦＦＴの約発程度
になることが知られている。このＷＦＴＡを用いてドプ
ラ血流計の検波出力を求めるプログラムを作製した例も
あるが、汎用コンピュータ上で実行されたものである。
リズムとしてＦＦＴよりも更に演算ステップ数の少いＷ
Ｆ Ｔ Ａ （Ｗｉｎｏｇｒａｄ ＦｏｕｒｉｅｒＴ
ｒａｎｓｆｏｒｍ Ａｌｇｏｒｉｔｈｍ ）が注目され
ており、ＷＦＴＡの乗算ステップ数はＦＦＴの約発程度
になることが知られている。このＷＦＴＡを用いてドプ
ラ血流計の検波出力を求めるプログラムを作製した例も
あるが、汎用コンピュータ上で実行されたものである。
ＷＦＴＡの特徴を十分に生かすためにはＦＦＴの場合に
見られるように、専用デシクル信号処理装置が必要であ
ることも良く知られているが、ドプラ血流計の検波出力
の性質に合わせた専用の装置は従来報告されていない。
見られるように、専用デシクル信号処理装置が必要であ
ることも良く知られているが、ドプラ血流計の検波出力
の性質に合わせた専用の装置は従来報告されていない。
発明の目的
本発明は、以上のような従来の問題点を改善するために
なされたもので、超音波ドプラ血流計の検波出力のパワ
ースペクトルを精度良く演算することのできる簡易表構
成のデジタル信号処理装置を提供することを目的とする
。
なされたもので、超音波ドプラ血流計の検波出力のパワ
ースペクトルを精度良く演算することのできる簡易表構
成のデジタル信号処理装置を提供することを目的とする
。
発明の構成
この目的を達成するために本発明は、デジタル演算部の
操作コードを発生するとともに、デジタル演算部に対し
てテ゛−夕の入力出を行なうメモリ 一部のア
ドレスを発生する固定命令発生部と、デジタル演算部へ
の入力データパスのうち最適に選ばれたビット位置をア
ドレス入力とする２乗演算データＲＯＭと、このアドレ
ス入力の範囲を越えるデータに対するオーバーフロー検
出器とデジタル飽和回路とを備えることによシ、パワー
スペクトルを求めるための基本アルゴリズムをＦＦＴか
らＷＦＴＡに変更するのを可能にするとともに、２乗演
算の回路構成を簡略化したものである。
操作コードを発生するとともに、デジタル演算部に対し
てテ゛−夕の入力出を行なうメモリ 一部のア
ドレスを発生する固定命令発生部と、デジタル演算部へ
の入力データパスのうち最適に選ばれたビット位置をア
ドレス入力とする２乗演算データＲＯＭと、このアドレ
ス入力の範囲を越えるデータに対するオーバーフロー検
出器とデジタル飽和回路とを備えることによシ、パワー
スペクトルを求めるための基本アルゴリズムをＦＦＴか
らＷＦＴＡに変更するのを可能にするとともに、２乗演
算の回路構成を簡略化したものである。
実施例の説明
以下に本発明を図面を用いて実施例と共に説明する。
第１図は本発明のデジタル信号処理装置の一実施例を示
すブロック図である。
すブロック図である。
１はクロック信号発生器、２はゲートアレイであり各ブ
ロックへのタイミンク信号を発生する。
ロックへのタイミンク信号を発生する。
３はカウンターでありその出力データは固定命令発生部
（ＲＯＭ）４のアドレス入力と接続される。
（ＲＯＭ）４のアドレス入力と接続される。
固定命令発生部４のデータ出力は、ＡメモリＲＥＡＤア
ドレスバヌ５、ＢメモリＲＥＡＤアドレヌバヌ６、メモ
リＷＲｉＴＥアドレスバヌ７、操作コードデータバス８
に細分される。９，１０゜１１．１２はそれぞれアドレ
スラッチであり、かつその３ヌテート出力を制御するこ
とにより、ＲＥＡＤ、ＷＲｉＴＥアドレヌをパヌに多重
化してＡメモリアト゛レスバヌ１３、Ｂメそりアドレス
バス１４を構成する。１５．１６はアドレスラッチであ
り、１７はＡメモリ、１８はＢメモリである。
ドレスバヌ５、ＢメモリＲＥＡＤアドレヌバヌ６、メモ
リＷＲｉＴＥアドレスバヌ７、操作コードデータバス８
に細分される。９，１０゜１１．１２はそれぞれアドレ
スラッチであり、かつその３ヌテート出力を制御するこ
とにより、ＲＥＡＤ、ＷＲｉＴＥアドレヌをパヌに多重
化してＡメモリアト゛レスバヌ１３、Ｂメそりアドレス
バス１４を構成する。１５．１６はアドレスラッチであ
り、１７はＡメモリ、１８はＢメモリである。
１９はラッチであり、２０は操作コードデコーダであり
、そのマイクロ操作コード出力は、ラッチ２１．２２に
よシ所定のタイミング遅延を付与された後、各ブロック
へ伝えられる。
、そのマイクロ操作コード出力は、ラッチ２１．２２に
よシ所定のタイミング遅延を付与された後、各ブロック
へ伝えられる。
２３１ｄＡメモリデータバヌ、２４はＢメモリデータバ
ス、２６＋２６はＡＬＵステージレジヌタ、２７はＡＬ
Ｕ （論理演算ユニ）））、２８はシフタ（シフト論理
回路）、２９は出力バス、３０゜３１はバッファ、３２
は出力ポート、３３は入カシタル演算部を構成している
。
ス、２６＋２６はＡＬＵステージレジヌタ、２７はＡＬ
Ｕ （論理演算ユニ）））、２８はシフタ（シフト論理
回路）、２９は出力バス、３０゜３１はバッファ、３２
は出力ポート、３３は入カシタル演算部を構成している
。
以」二の構成によりドプラ血流計のＡ／Ｄ変換された直
交検波出力は入カポ−１−３３の出力をＡＣＴｉＶＥ
（低インビーダンヌ、確定）にすることにより、バッフ
ァ３０，３１を経由してＡメモリ１了、Ｂメモリ１８へ
書込まれ、入力データ列として以後の演算に用いられる
。このとき人力ホート３３の出力コントロールはランチ
２１．２２より出力される操作コードにより指定される
。又両メモリ１７．１８のアドレスはアドレスラッチ１
５．１６の出力であるＷＲｉＴＥアドレスによシ指定さ
れる。
交検波出力は入カポ−１−３３の出力をＡＣＴｉＶＥ
（低インビーダンヌ、確定）にすることにより、バッフ
ァ３０，３１を経由してＡメモリ１了、Ｂメモリ１８へ
書込まれ、入力データ列として以後の演算に用いられる
。このとき人力ホート３３の出力コントロールはランチ
２１．２２より出力される操作コードにより指定される
。又両メモリ１７．１８のアドレスはアドレスラッチ１
５．１６の出力であるＷＲｉＴＥアドレスによシ指定さ
れる。
次に加減、シフト等の演算は以下のように行われる。ア
ドレスラッチ１５．１６の出力するＲＥＡＤアドレヌに
より読出されだＡメモリ１了、Ｂメモリ１８の両データ
は、ＡＬＵ２７、シフタ２８により上記操作コードに従
って加算、減算あるいはシフト演算等が行われ、バッフ
ァ３０．３１を経由して、アドレスラッチ１ｅ５，１６
の出力であるＷＲｉＴＥアドレヌに従ってＡメモリ１７
、Ｂメモリ１８へ書込まれる。あるいは演算結果を出力
ポート３２を経由して外部へ出力することが可能となる
。このようにして固定命令発生部４の命令内容すなわち
プログラムに従って、入力データ列に苅して種々の演算
が可能となる。
ドレスラッチ１５．１６の出力するＲＥＡＤアドレヌに
より読出されだＡメモリ１了、Ｂメモリ１８の両データ
は、ＡＬＵ２７、シフタ２８により上記操作コードに従
って加算、減算あるいはシフト演算等が行われ、バッフ
ァ３０．３１を経由して、アドレスラッチ１ｅ５，１６
の出力であるＷＲｉＴＥアドレヌに従ってＡメモリ１７
、Ｂメモリ１８へ書込まれる。あるいは演算結果を出力
ポート３２を経由して外部へ出力することが可能となる
。このようにして固定命令発生部４の命令内容すなわち
プログラムに従って、入力データ列に苅して種々の演算
が可能となる。
次に」１記構成によ９１２０点複素データに対して１ミ
リ秒程度でＤ Ｆ Ｔ （Ｄｉｓｃｒｅｔｅ Ｆｏｕｒ
ｉｅｒＴｒａｎｓｆｏｒｍ 、離散フーリエ変換）演算
が終了可能となることを以下に示す。ＤＦＴ演算のアル
ゴリズムはＦＦＴよりも乗算回数の少いＷＦＴＡを用い
る。１２０点複素データの場合、ＷＦＴＡの演算ヌテノ
プ数は次のようになることが知られている。
リ秒程度でＤ Ｆ Ｔ （Ｄｉｓｃｒｅｔｅ Ｆｏｕｒ
ｉｅｒＴｒａｎｓｆｏｒｍ 、離散フーリエ変換）演算
が終了可能となることを以下に示す。ＤＦＴ演算のアル
ゴリズムはＦＦＴよりも乗算回数の少いＷＦＴＡを用い
る。１２０点複素データの場合、ＷＦＴＡの演算ヌテノ
プ数は次のようになることが知られている。
実加算 ２，０７６ヌテノプ実固定係数乗
算 ２８８ヌテソプ一方、ｎビット実固定係数
の乗算は、係数のカノニカルコード化によりＡＬＵとｎ
ビットシフタを用いて平均ｎ／６ステツプの加減、シフ
ト演算で実行可能であることが一例として知られている
。
算 ２８８ヌテソプ一方、ｎビット実固定係数
の乗算は、係数のカノニカルコード化によりＡＬＵとｎ
ビットシフタを用いて平均ｎ／６ステツプの加減、シフ
ト演算で実行可能であることが一例として知られている
。
１２０点複素データに対するＷＦＴＡの２８８ステツプ
の実固定係数乗算を語長１６ビツトで実行する場合には
、ＡＬＵと４ビノトシフクを用いて約１，６００ステツ
プの加減、シフト演算で処理されることが判った。もち
ろん１６ビノトシフタを用いればヌテノプ数は更に減少
する。従って、以上の条件のもとでは１２０点複素デー
タに対するＷＦＴＡは約３，７００ステツプ（１，６０
０＋２．０７６ヌテソプ）の加減、シフト演算に変換さ
れる。これを１ミリ秒で終了させるためには１演算ステ
ップ当りの所用時間を約２５０ナノ秒以下に抑える必要
がある。１演算ステツプ中のデータの流れは一例として
人メモリ１７、Ｂメそり１８のデータ読出し、ＡＬＵス
テージレジスタ２６．２６によるデータラッチ、ＡＬＵ
２７、シフタ２８、バッファ３０．３１の出力伝播、Ａ
メモリ１７、Ｂメモリ１８へのデータ書込み、であるが
以上に要する時間を標準のデジタルＩＣを用いて２５０
ナノ秒以下にすることは十分可能である。固定命令発生
部４のデータ出力ザイクルも演算ステップに合わす必要
があるが、アクセヌタイ、Ｌ、 ２００ナノ秒程度の標
準的なリードオンリメモリを用いて実現可能である。従
って以上に述べた構成により１２０点複素データに対す
るＷＦＴＡを１ミリ秒で終了することが可能である。
の実固定係数乗算を語長１６ビツトで実行する場合には
、ＡＬＵと４ビノトシフクを用いて約１，６００ステツ
プの加減、シフト演算で処理されることが判った。もち
ろん１６ビノトシフタを用いればヌテノプ数は更に減少
する。従って、以上の条件のもとでは１２０点複素デー
タに対するＷＦＴＡは約３，７００ステツプ（１，６０
０＋２．０７６ヌテソプ）の加減、シフト演算に変換さ
れる。これを１ミリ秒で終了させるためには１演算ステ
ップ当りの所用時間を約２５０ナノ秒以下に抑える必要
がある。１演算ステツプ中のデータの流れは一例として
人メモリ１７、Ｂメそり１８のデータ読出し、ＡＬＵス
テージレジスタ２６．２６によるデータラッチ、ＡＬＵ
２７、シフタ２８、バッファ３０．３１の出力伝播、Ａ
メモリ１７、Ｂメモリ１８へのデータ書込み、であるが
以上に要する時間を標準のデジタルＩＣを用いて２５０
ナノ秒以下にすることは十分可能である。固定命令発生
部４のデータ出力ザイクルも演算ステップに合わす必要
があるが、アクセヌタイ、Ｌ、 ２００ナノ秒程度の標
準的なリードオンリメモリを用いて実現可能である。従
って以上に述べた構成により１２０点複素データに対す
るＷＦＴＡを１ミリ秒で終了することが可能である。
このようにして高価な乗算ＩＣを用いなくても１・゛プ
ラ血流計の検波出力を実用的な時間内に処理することが
可能である。またＡＬＵ２７とシフタ２８の構成より明
らかなようにデータ語長を２０ビット、２４ビツト・・
・・・等の長さに変更する場合にもデシクル乗算器に比
べて対処しやすい。
ラ血流計の検波出力を実用的な時間内に処理することが
可能である。またＡＬＵ２７とシフタ２８の構成より明
らかなようにデータ語長を２０ビット、２４ビツト・・
・・・等の長さに変更する場合にもデシクル乗算器に比
べて対処しやすい。
次に第（１）式で示したパワースペクトルを求めるだめ
の２乗演算を行う時のデータの流れを説明する。ＡＬＵ
２７のｎ６１１人ノコデータバスの一方であるバス３４
のピット位置ｍ〜ｍ＋１−づ （ピット位置 ０＝ＬＳ
Ｅ）はＲＯＭアドレスバス３６によりｌピノ１−人力に
ビット出力の２乗演算データＲＯＭ３６に接続される。
の２乗演算を行う時のデータの流れを説明する。ＡＬＵ
２７のｎ６１１人ノコデータバスの一方であるバス３４
のピット位置ｍ〜ｍ＋１−づ （ピット位置 ０＝ＬＳ
Ｅ）はＲＯＭアドレスバス３６によりｌピノ１−人力に
ビット出力の２乗演算データＲＯＭ３６に接続される。
３９は０ＶＦ（オーバフロー）検出器であシ、Ａ Ｌ
Ｕ ２７ （７） ハス３４のビット位置ｍ＋４−１〜
ｎ−１から成るＯＶＦバス３８を入力とする。４０はデ
ジタル飽和回路であシ、そのｊビット飽和回路出力バス
４１はシフタ２８の出力が７２９のピット位置ｎ −ｊ
−ｎ −１に接続されている。
Ｕ ２７ （７） ハス３４のビット位置ｍ＋４−１〜
ｎ−１から成るＯＶＦバス３８を入力とする。４０はデ
ジタル飽和回路であシ、そのｊビット飽和回路出力バス
４１はシフタ２８の出力が７２９のピット位置ｎ −ｊ
−ｎ −１に接続されている。
次に２乗演算実行時のバス３４とＲＯＭ出力バス３７と
飽和回路出力バス４１の状態を第１表に示す。この時シ
フタ２８．入力ボート３３の出力は当然ＨｉＺ（高イン
ピーダンス）である。−例とし、てｌ：＝、１１，１ｌ
ｌ＝Ｑ、に＝１６．ｊ＝８とし、固定小数点データを「
２の補数」で表現する。この表からバス３４のデータが
２乗データＲＯＭ３６の入力範囲を越えると出力はＨｉ
Ｚ、デシクル飽和回路４０の出力がＡＣＴｉＶＥ （低
インビーダンヌ、確定）となり、出力バス２９の上位側
ｊ （＝ｓ）ビットに７Ｆ（１６進表現、２進表現で
は０１１１１１１１ ）を送出する。この時下位側８ビ
ツトはフローティング状態でデータが不定となるが、上
位側ビットにより十分大きな正の数が表現されており、
実質上デジタル的に２乗演算結果を飽和させている。こ
の例ではβ＝１１ピントアドレス入力、ｋ：１６ビツト
出力のＲＯＭが必要となるが、２”＝２０４８であるか
ら、２０４８×８ビツト（１ｅＫ）ＲＯＭチップ２個で
簡単に構成できる。これは高速のデジタル乗算ＩＯより
も安価である。
飽和回路出力バス４１の状態を第１表に示す。この時シ
フタ２８．入力ボート３３の出力は当然ＨｉＺ（高イン
ピーダンス）である。−例とし、てｌ：＝、１１，１ｌ
ｌ＝Ｑ、に＝１６．ｊ＝８とし、固定小数点データを「
２の補数」で表現する。この表からバス３４のデータが
２乗データＲＯＭ３６の入力範囲を越えると出力はＨｉ
Ｚ、デシクル飽和回路４０の出力がＡＣＴｉＶＥ （低
インビーダンヌ、確定）となり、出力バス２９の上位側
ｊ （＝ｓ）ビットに７Ｆ（１６進表現、２進表現で
は０１１１１１１１ ）を送出する。この時下位側８ビ
ツトはフローティング状態でデータが不定となるが、上
位側ビットにより十分大きな正の数が表現されており、
実質上デジタル的に２乗演算結果を飽和させている。こ
の例ではβ＝１１ピントアドレス入力、ｋ：１６ビツト
出力のＲＯＭが必要となるが、２”＝２０４８であるか
ら、２０４８×８ビツト（１ｅＫ）ＲＯＭチップ２個で
簡単に構成できる。これは高速のデジタル乗算ＩＯより
も安価である。
第２図は第１表を実現するだめの詳しいブロック図であ
り、第１図における２乗データＲσＭ３６、ＯＶＦ検出
器３９、デジタル飽和回路４０を標準のデジタルＩＣで
構成した一例である。
り、第１図における２乗データＲσＭ３６、ＯＶＦ検出
器３９、デジタル飽和回路４０を標準のデジタルＩＣで
構成した一例である。
ＯＶＦ検出器３９は破線で囲まれた領域である。
信号１９５１はＡＬｔｒ２７のバス３４のピット位置１
５（ＭＳＢ、符号ビット）、信号線６２はピット位置１
４〜１０．２乗演算データＲＯＭ３６のＲＯＭアドレス
バス３５はピット位置１０〜○である。信号線６１と５
２によりＯＶＦバス３８を構成する。
５（ＭＳＢ、符号ビット）、信号線６２はピット位置１
４〜１０．２乗演算データＲＯＭ３６のＲＯＭアドレス
バス３５はピット位置１０〜○である。信号線６１と５
２によりＯＶＦバス３８を構成する。
Ａ１は５人力ＡＮＤゲート、ＮＯｌは５人力ＮＯＲゲー
ト、ＮＡ２〜ＮＡ６は２人力ＮＡＮＤグート＋ １１
．’ｆ２はインバータである。第１表よりＯｖＦ発生時
、すなわちＯＶＦバヌバスデ〜りが全て○又−全て１の
時には、ＮＡ４の出力信号線５３はＦＯＪレベルとなる
。５４は制御御線であり第１図中にて既に説明したマイ
クロ操作コー１−′の１つである。制御線６４は２乗演
算実行時にば１１」レベルとなり、シフタ２８の出力は
ＨｉＺとなる。従って２乗演算実行時にσＶＦが発生ず
るとＮＡｅの出力は「ｏ」レベルとなり、デジタル飽和
回路４Ｑを構成する８人カバノファーはＡＣＴｉＶＥと
なり、入力ｙ’−夕７Ｆ（０１１１１１１１）を出力バ
ス２９へ送出する。
ト、ＮＡ２〜ＮＡ６は２人力ＮＡＮＤグート＋ １１
．’ｆ２はインバータである。第１表よりＯｖＦ発生時
、すなわちＯＶＦバヌバスデ〜りが全て○又−全て１の
時には、ＮＡ４の出力信号線５３はＦＯＪレベルとなる
。５４は制御御線であり第１図中にて既に説明したマイ
クロ操作コー１−′の１つである。制御線６４は２乗演
算実行時にば１１」レベルとなり、シフタ２８の出力は
ＨｉＺとなる。従って２乗演算実行時にσＶＦが発生ず
るとＮＡｅの出力は「ｏ」レベルとなり、デジタル飽和
回路４Ｑを構成する８人カバノファーはＡＣＴｉＶＥと
なり、入力ｙ’−夕７Ｆ（０１１１１１１１）を出力バ
ス２９へ送出する。
このだめに要する時間はゲート５段の伝播とバッファ４
０の出力確定に要する時間であり、４０ナノ秒以下が標
準のデジタルＩＣで十分実覗できる。
０の出力確定に要する時間であり、４０ナノ秒以下が標
準のデジタルＩＣで十分実覗できる。
ＯＶＦがない時はＮＡ４の出ツノは「１」レベルとなり
、２乗演算データＲＯＭ３６が選択される。
、２乗演算データＲＯＭ３６が選択される。
２乗演算データＲＯＭ３６としてはアク士ヌタイム６０
ナノ秒程度の標準的なバイポーラＲσＭが良い。以」二
の構成により、１回の２乗演算に要する時間は、Ａメモ
リ１７の読出しから書込み迄含めて２５０ナノ秒以下に
抑えることは十分可能であり、加減、シフト演算の場合
と同一値にできる。
ナノ秒程度の標準的なバイポーラＲσＭが良い。以」二
の構成により、１回の２乗演算に要する時間は、Ａメモ
リ１７の読出しから書込み迄含めて２５０ナノ秒以下に
抑えることは十分可能であり、加減、シフト演算の場合
と同一値にできる。
なお、制御線５４がＦＯＪレベルの時は、シフタ２８の
出力がアクティブになって加減、シフト演算が出力され
る。
出力がアクティブになって加減、シフト演算が出力され
る。
このようにして第１表にもとすいて、ずなわちバス３６
のピノ１−位置１０−０の範囲内に存在すると予測した
赤血球からの反射信号のフーリエスペクトル値を２乗演
算データＲＯＭ３６により変換し、１６ビノトデータバ
ヌの全ビットを用いてその２乗結果を表現し、一方・し
臓の弁等からの強大な反射信号のフーリエスベクレレ値
のようにＲＯＭ３６の人力範囲を越えるものについては
ＯＶＦ検出器３９によりそれを検出しデジタル飽和回路
４０によりデジタル的な飽和鎮を出力することが可能に
なった。
のピノ１−位置１０−０の範囲内に存在すると予測した
赤血球からの反射信号のフーリエスペクトル値を２乗演
算データＲＯＭ３６により変換し、１６ビノトデータバ
ヌの全ビットを用いてその２乗結果を表現し、一方・し
臓の弁等からの強大な反射信号のフーリエスベクレレ値
のようにＲＯＭ３６の人力範囲を越えるものについては
ＯＶＦ検出器３９によりそれを検出しデジタル飽和回路
４０によりデジタル的な飽和鎮を出力することが可能に
なった。
すなわち、本実施例によれば、パワースペクトルを求め
るだめの基本アルゴリズムをＦＦＴがらＷＦＴＡに発更
できるので、乗算ヌテノプ数がかな）減ることになり、
高速のテ゛ジタル乗算ＩＣを用いなくてもＦＦＴの場合
と同程度の時間で演算を処理することができる。すなわ
ち、固定係数乗算回路をＡＬＵとシックの組合わせで安
価に実現する仁とが可能となる。一方パワーヌベクトル
を求める時の２乗演算をＡＬＵとシフタで実行するため
には回路構成が固定係数乗算回路に比べて複雑になり、
この２乗演算をリードオン１ツメモリで構成するには大
容量のものが必要となるが、本実施例のようにト′プラ
血流計の検波出力の特徴に留０、すれば、小規模のリー
ドオンリメモリで２乗演算回路を実現することができる
。すなわちスペクトル値のあるレベル以上のものを雑音
とみなし、２乗演算出力を飽和させる構成、具体的には
データバスの最適に選ばれたビット位置をアドレヌ入力
とする２乗演算出力リードオンリメモリを用い、上記ア
ト−レヌ入力範囲を越えるデータすなわち雑音に対して
はオーバフロー検出器とデジタル飽和回路をイづ加し、
出力を飽和させることによυ、構成が簡略化される。
るだめの基本アルゴリズムをＦＦＴがらＷＦＴＡに発更
できるので、乗算ヌテノプ数がかな）減ることになり、
高速のテ゛ジタル乗算ＩＣを用いなくてもＦＦＴの場合
と同程度の時間で演算を処理することができる。すなわ
ち、固定係数乗算回路をＡＬＵとシックの組合わせで安
価に実現する仁とが可能となる。一方パワーヌベクトル
を求める時の２乗演算をＡＬＵとシフタで実行するため
には回路構成が固定係数乗算回路に比べて複雑になり、
この２乗演算をリードオン１ツメモリで構成するには大
容量のものが必要となるが、本実施例のようにト′プラ
血流計の検波出力の特徴に留０、すれば、小規模のリー
ドオンリメモリで２乗演算回路を実現することができる
。すなわちスペクトル値のあるレベル以上のものを雑音
とみなし、２乗演算出力を飽和させる構成、具体的には
データバスの最適に選ばれたビット位置をアドレヌ入力
とする２乗演算出力リードオンリメモリを用い、上記ア
ト−レヌ入力範囲を越えるデータすなわち雑音に対して
はオーバフロー検出器とデジタル飽和回路をイづ加し、
出力を飽和させることによυ、構成が簡略化される。
なお本実施例ではＡＩ、Ｕ２７の出力にシフタ２８の入
力を接続したが、両者の位置を入替えＡＬＵステ−シレ
シヌタ２６の出力にシック２８ヲ配ｆｆし、シフタ２８
の出力にＡＬＵ２７の入力を接続することも可能である
。この場合には、２乗演算データＲＯＭ３６、デジタル
飽和回路４０の各出力はＡＬＵ２７の出力バスに接続さ
れる。
力を接続したが、両者の位置を入替えＡＬＵステ−シレ
シヌタ２６の出力にシック２８ヲ配ｆｆし、シフタ２８
の出力にＡＬＵ２７の入力を接続することも可能である
。この場合には、２乗演算データＲＯＭ３６、デジタル
飽和回路４０の各出力はＡＬＵ２７の出力バスに接続さ
れる。
捷だ、上記実施例ではドプラ血流計の検波出力の処理に
ついて説明したが、本発明はこれに限ることなく、デー
タ列のあるレベル以上のスペクトル値を他のデータとし
て取り扱える信号の処理にも適用できる。
ついて説明したが、本発明はこれに限ることなく、デー
タ列のあるレベル以上のスペクトル値を他のデータとし
て取り扱える信号の処理にも適用できる。
発明の効果
以」＝説明したように本発明によれば、２乗演算データ
ＲＯＭとＯＶＦ検出器とデジタル飽和回路により、超音
波ドプラ血流計の検波出力のパワースペクトル値が簡単
な構成で精度良く求めることが可能となった。
ＲＯＭとＯＶＦ検出器とデジタル飽和回路により、超音
波ドプラ血流計の検波出力のパワースペクトル値が簡単
な構成で精度良く求めることが可能となった。
さらに、ＤＦＴ計算時の固定係数乗算はＡＬＵとシフタ
を用いることによ”す、標準的なデジタルＩＣを用いて
ＤＦＴ演算とパワスペクトル計算が可能となり、デジタ
ル乗薄ＩＣのような特殊な部品を使用せずに装置全体が
構成される。
を用いることによ”す、標準的なデジタルＩＣを用いて
ＤＦＴ演算とパワスペクトル計算が可能となり、デジタ
ル乗薄ＩＣのような特殊な部品を使用せずに装置全体が
構成される。
第１図は本発明のデジタル信号処理回路の一実施例を示
すブロック図、第２図は同実施例における２乗演算デー
タＲＯＭ、ＯＶＦ検出回路、デジクル飽和回路の詳細な
グロック図である。 ４・・・・固定命令発生部、１６．１６・・・・・アド
レスラッチ、１７．１８・・・・メモリ一部、２５．２
６＝゛Ａ Ｌ Ｕヌテーシレシヌタ、２７・・ＡＬＵ、
２８ ・・・シフタ、３６ ・・・・２乗演算データＲ
ＯＭ。 ３９・・ ＯＶＦ検出器、４０ デジタル飽和回路、
３０１３１・・ バッファ、３２・・出ノＪボート、３
３・・入力ボート。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図
すブロック図、第２図は同実施例における２乗演算デー
タＲＯＭ、ＯＶＦ検出回路、デジクル飽和回路の詳細な
グロック図である。 ４・・・・固定命令発生部、１６．１６・・・・・アド
レスラッチ、１７．１８・・・・メモリ一部、２５．２
６＝゛Ａ Ｌ Ｕヌテーシレシヌタ、２７・・ＡＬＵ、
２８ ・・・シフタ、３６ ・・・・２乗演算データＲ
ＯＭ。 ３９・・ ＯＶＦ検出器、４０ デジタル飽和回路、
３０１３１・・ バッファ、３２・・出ノＪボート、３
３・・入力ボート。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図
Claims (1)
- （１） デシクル演算部と、前記デジク）ｖ演算部に
対してデータの入出力を行うメモリ一部と、前記デジタ
ル演算部の操作コード及び前記メモリ一部のアドレスを
発生する固定命令発生部と、前記デジタル演算部の２組
ある入力データバスの一方のｎビット入力データバスの
ビット位置ｍ〜ｍ＋β−１をアドレス入力とし、前記デ
ジタル演算部のｎビット出力データノ＜７のビット位置
ｎ −ｋ −ｎ −１を出力データバスとするβビソト
アトルス入力にビット出力２乗演算データリードオンリ
メモリと、前記ｎビット入力データパスのビット位置ｍ
＋ｌ−１〜ｎ−１を入力とするオーバフロー検出器と、
前記ｎビット出力データパスのビット位置ｎ −ｊ−ｎ
−１に出力を接続されるｊビット出力デシタル飽和回
路とを有する（ただし、ｊ、に＋ Ｌ ｍ）ｎは自
然数）デジタル信号処理装置。 Ｑ）デジタル演算部が、論理演算ユニットとシフト論理
回路とからなる特許請求の範囲第１項記載のデジタル信
号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212934A JPS59103169A (ja) | 1982-12-03 | 1982-12-03 | デジタル信号処理装置 |
| US06/558,274 US4641260A (en) | 1982-12-03 | 1983-12-05 | Digital signal processing apparatus for a blood flowmeter using ultrasound Doppler effect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212934A JPS59103169A (ja) | 1982-12-03 | 1982-12-03 | デジタル信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59103169A true JPS59103169A (ja) | 1984-06-14 |
| JPH028345B2 JPH028345B2 (ja) | 1990-02-23 |
Family
ID=16630708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57212934A Granted JPS59103169A (ja) | 1982-12-03 | 1982-12-03 | デジタル信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4641260A (ja) |
| JP (1) | JPS59103169A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170442A (ja) * | 1985-01-23 | 1986-08-01 | 松下電器産業株式会社 | 超音波ドツプラ血流装置 |
| JPH02121642A (ja) * | 1988-10-31 | 1990-05-09 | Yokogawa Medical Syst Ltd | 超音波診断装置 |
| WO1996025704A1 (en) * | 1995-02-13 | 1996-08-22 | Fluid Power Industries, Inc. | High accuracy, automatically controlled variable linear seed spacing planting apparatus |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2575308B1 (fr) * | 1984-12-21 | 1989-03-31 | Bendix Electronics Sa | Procede et chaine de traitement du signal analogique de sortie d'un capteur |
| US4740914A (en) * | 1984-12-31 | 1988-04-26 | Gte Communication Systems Corporation | Address generator |
| US4791590A (en) * | 1985-11-19 | 1988-12-13 | Cornell Research Foundation, Inc. | High performance signal processor |
| JPS62175866A (ja) * | 1986-01-30 | 1987-08-01 | Nec Corp | シグナルプロセツサ |
| US5423326A (en) * | 1991-09-12 | 1995-06-13 | Drexel University | Apparatus and method for measuring cardiac output |
| US5309917A (en) * | 1991-09-12 | 1994-05-10 | Drexel University | System and method of impedance cardiography and heartbeat determination |
| JP3701401B2 (ja) * | 1996-08-12 | 2005-09-28 | 株式会社ルネサステクノロジ | 飽和演算命令を有するマイクロプロセッサ |
| IL133451A0 (en) * | 1999-12-10 | 2001-04-30 | Dspc Tech Ltd | Programmable convolver |
| US7474918B2 (en) * | 2004-03-24 | 2009-01-06 | Noninvasive Medical Technologies, Inc. | Thoracic impedance monitor and electrode array and method of use |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3673399A (en) * | 1970-05-28 | 1972-06-27 | Ibm | Fft processor with unique addressing |
| GB1598437A (en) * | 1977-05-02 | 1981-09-23 | Plessey Co Ltd | Radar signal processors |
| US4265126A (en) * | 1979-06-15 | 1981-05-05 | General Electric Company | Measurement of true blood velocity by an ultrasound system |
| US4257278A (en) * | 1979-08-24 | 1981-03-24 | General Electric Company | Quantitative volume blood flow measurement by an ultrasound imaging system featuring a Doppler modality |
| US4393457A (en) * | 1981-03-26 | 1983-07-12 | Advanced Micro Devices, Inc. | Method and apparatus for sequencing addresses of a fast Fourier transform array |
-
1982
- 1982-12-03 JP JP57212934A patent/JPS59103169A/ja active Granted
-
1983
- 1983-12-05 US US06/558,274 patent/US4641260A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170442A (ja) * | 1985-01-23 | 1986-08-01 | 松下電器産業株式会社 | 超音波ドツプラ血流装置 |
| JPH02121642A (ja) * | 1988-10-31 | 1990-05-09 | Yokogawa Medical Syst Ltd | 超音波診断装置 |
| WO1996025704A1 (en) * | 1995-02-13 | 1996-08-22 | Fluid Power Industries, Inc. | High accuracy, automatically controlled variable linear seed spacing planting apparatus |
| US5598794A (en) * | 1995-02-13 | 1997-02-04 | Fluid Power Industries, Inc. | High accuracy automatically controlled variable linear seed spacing planting apparatus |
| US6081224A (en) * | 1995-02-13 | 2000-06-27 | Parker Hannifin Corporation | High accuracy, low speed doppler effect radar and signal conditioning circuit useful in agricultural applications |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH028345B2 (ja) | 1990-02-23 |
| US4641260A (en) | 1987-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7028165B2 (en) | Processor stalling | |
| US5303172A (en) | Pipelined combination and vector signal processor | |
| US5835753A (en) | Microprocessor with dynamically extendable pipeline stages and a classifying circuit | |
| JPS59103169A (ja) | デジタル信号処理装置 | |
| WO1993020502A1 (en) | Exponential/logarithmic computational apparatus and method | |
| JPH06208456A (ja) | 集積化乗算／累算ユニットを有するｃｐｕ | |
| JP3173777B2 (ja) | データ処理装置 | |
| US7080113B2 (en) | Virtually parallel multiplier-accumulator | |
| JPH0544686B2 (ja) | ||
| US6112291A (en) | Method and apparatus for performing a shift instruction with saturate by examination of an operand prior to shifting | |
| Nishii et al. | A 200 MHz 1.2 W 1.4 GFLOPS microprocessor with graphic operation unit | |
| EP0936540A2 (en) | Information processing apparatus having a CPU and an auxiliary arithmetic unit | |
| US5784634A (en) | Pipelined CPU with instruction fetch, execution and write back stages | |
| Van Meerbergen et al. | A 256-point discrete Fourier transform processor fabricated in a 2/spl mu/m NMOS technology | |
| JP2908117B2 (ja) | ベクトル演算処理装置 | |
| JPS5981762A (ja) | 高速フ−リエ変換プロセツサ | |
| Wu et al. | Dual-ALU structure processor for speech recognition | |
| US6820109B2 (en) | System and method for predictive comparator following addition | |
| JPS6115273A (ja) | ベクトル演算処理装置 | |
| Cărbune et al. | Analysis and Design of a Specialized Pipeline for Numerical Algorithms Implementation | |
| JP2858511B2 (ja) | 算術演算回路 | |
| Sperry et al. | A microprogrammed signal processor | |
| US20060101364A1 (en) | Method and apparatus for data distribution in a high speed processing unit | |
| JP3573874B2 (ja) | 演算回路 | |
| EP1162548A2 (en) | Complex multiplication dsp subarchitectures |