JPS6117622Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は差動増幅器に関し、特にバイポーラト
ランジスタを用いた無歪差動増幅器に関する。

バイポーラトランジスタにおいてはそのコレク
タ電流Ｉ_cとベース・エミツタ間電圧Ｖ_BEとの間
には、 Ｉ_c＝Ｉ_s｛exp（ｑＶ_ＢＥ／ＫＴ）−１｝ ……(1) なる関係式が成立する。ここに、Ｉ_sは逆方向飽
和電流、ｑは電子電荷、Ｋはボルツマン定数、Ｔ
は接合部絶対温度を夫々示している。このように
バイポーラトランジスタの入出力特性は非直線性
を有しているために入力電圧波形に対してコレク
タ出力電流波形は大きな歪を有することになる。

かかる歪を排除すべく例えばエミツタ抵抗を挿
入していわゆる電流負帰還を施す方法が採られる
が、完全な歪の除去はなされ得ないばかりか、帰
還量を大とすれば回路利得が減少すると共に回路
の不安定性を誘発して好ましくない。第１図は一
般に用いられている差動増幅器の回路例であり、
差動対のPNPトランジスタQ₃，Q₄のエミツタは
電流帰還用エミツタ抵抗R₃，R₄を夫々介して共
通接続されていると共に、電流源Ｉ_pによりバイ
アス電流が供給されている。トランジスタQ₄の
ベースは基準電位すなわちアース電位が付与され
ており、トランジスタQ₃のベースに入力信号ｅ_i
が印加され、両トランジスタのコレクタ抵抗
R₁，R₂により差動反転出力が導出される如き構
成である。

この差動増幅器において、直流バイアス電圧及
び電流を除いた交流成分のみの関係を考察する
に、トランジスタQ₃，Q₄のベース・エミツタ間
電圧の交流分をＶ_be3，Ｖ_be4とすると、入力電圧
ｅ_iとエミツタ電流ｉ_e3，ｉ_e4との関係は、 ｅ_i＝Ｖ_be3＋R₃・ｉ_e3＋R₄・ｉ_e4−Ｖ_be4
……(2) となる。また、両エミツタ間電圧Ｖ_eeと正相出力
Ｖ_p2との関係は Ｖ_p2＝Ｒ_２／Ｒ_３＋Ｒ_４・Ｖ_ee ……(3) と表わされる。

ここで、入力信号ｅ_iが正方向（増加方向）に
変化した場合について考えると、トランジスタ
Q₃のエミツタ電流（≒コレクタ電流）は減少
し、トランジスタQ₄のエミツタ電流（≒コレク
タ電流）は増加する。その結果、各トランジスタ
のベース・エミツタ間電圧の変動幅△Ｖ_BE3，△
Ｖ_BE4の関係は、(1)式の特性曲線（周知である故
に特に図示しない）から明らかな如く、 ｜△Ｖ_BE3｜＞｜△Ｖ_BE4｜ ……(4) となる。従つて、(2)式中のＶ_be3−Ｖ_be4は Ｖ_be3−Ｖ_be4＞０ …… となることが判る。よつて、入力電圧ｅ_iが増加
すれば(2)式に於て、両エミツタ間電圧Ｖ_ee＝R₃・
ｉ_e3＋R₄・ｉ_e4の増加率は減少することになつ
て、(3)式より出力電圧v₀も増加率が減少する。一
方、入力電圧ｅ_iが負方向に変化した場合も同様
となる。よつてサイン状入力波形ｅ_iに対する出
力波形v₀は、第２図に示す如く上下ピークがつぶ
れた形をなし歪が発生することになる。

本考案の目的はバイポーラトランジスタにおけ
る入出力特性の非直線性による出力歪を簡単な構
成にて完全に除去することが可能な差動増幅器を
提供することである。

本考案による差動増幅器は、互いのコレクタに
第１の電源が夫々供給されかつ互いのベースに差
動入力信号が印加されたエミツタフオロワ型式の
第１及び第２の差動トランジスタと、これら第１
及び第２のトランジスタのエミツタフオロワ出力
を夫々ベース入力として互いに差動的に動作する
よう接続されて第１及び第２のトランジスタと逆
導電型の第３及び第４の差動トランジスタと、第
１及び第３のトランジスタに一定比の電流を供給
すべく当該第１のトランジスタのエミツタ及び第
３のトランジスタのコレクタと第２の電源との間
に設けられた第１の電流供給手段と、第２及び第
４のトランジスタに一定比の電流を供給すべく当
該第２のトランジスタのエミツタ及び第４のトラ
ンジスタのコレクタと第２の電源との間に設けら
れた第２の電流供給手段と、第１及び第２のトラ
ンジスタのコレクタと第１の電源との間に夫々設
けられて差動出力を導出するための負荷抵抗とを
含む構成である。

以下に図面により本考案について説明する。

第３図は本考案の一実施例を示す回路図であ
り、第１図と同等部分は同一符号により示されて
いる。エミツタ抵抗R₃，R₄を夫々介してエミツ
タが共通接続された差動接続構成のPNPトランジ
スタQ₃及びQ₄の各ベースにはエミツタフオロワ
構成のNPNトランジスタQ₁及びQ₂のエミツタフ
オロワ出力が夫々印加されている。トランジスタ
Q₁及びQ₂の各ベースが差動入力端子となるもの
で、本例に於てはトランジスタQ₁のベースに入
力信号ｅ_iが印加され、トランジスタQ₂のベース
はアース電位が付与されており、トランジスタ
Q₁，Q₂のコレクタには夫々負荷抵抗Ｒ_c1，Ｒ_c2が
設けられて各抵抗の両端電圧が増幅出力Ｖ_p1，Ｖ
_p2となる。

そして、これらトランジスタQ₁及びQ₃へ一定
比の電流を供給すべく、トランジスタQ₅、ダイ
オードD₁及び抵抗R₅，R₆より成るカレントミラ
ー回路１が設けられている。またトランジスタ
Q₂及びQ₄へ一定比の電流を供給すべく、トラン
ジスタQ₆，ダイオードD₂及び抵抗R₇，R₈より成
るカレントミラー回路２が設けられている。尚、
ダイオードD₁，D₂は共にダイオード接続された
トランジスタに置換可能である。

かかる構成に於て、同様に交流成分のみについ
て入力電圧ｅ_iとトランジスタQ₃，Q₄の各エミツ
タ電流ｉ_e3，ｉ_e4との関係を考えれば下式とな
る。

ｅ_i＝−Ｖ_be1＋Ｖ_be3＋ｉ_e3・R₃＋ｉ_e4・R₄−Ｖ_be4
＋Ｖ_be2 ……(6) ここで、カレントミラー回路１及び２の抵抗
R₅，R₆及びR₇，R₈を夫々等しくしてカレントミ
ラー比を１に設定したとして、入力電圧ｅ_iが正
方向に変化した場合を考える。この場合、トラン
ジスタQ₃のコレクタ電流は減少する方向に動作
し、トランジスタQ₄のコレクタ電流は増加方向
に動作するので、各トランジスタのベース・エミ
ツタ間電圧の変動幅△Ｖ_BEは、△Ｖ_BE1＝△Ｖ_BE3
となつて共に増加し、△Ｖ_BE2＝△Ｖ_BE4となつて
共に減少する。従つて、(6)式におけるＶ_be1とＶ_be
３及びＶ_be2とＶ_be4とが夫々打消し合つて、(6)式
は、 ｅ_i＝ｉ_e3・R₃＋ｉ_e4・R₄＝Ｖ_ee ……(7) となつて入力電圧ｅ_iと両エミツタ間電圧Ｖ_eeとは
比例関係にあつて１対１に対応する。従つて、全
トランジスタのエミツタ電流及びコレクタ電流は
入力信号に対してリニアに変化することになるか
ら、コレクタ抵抗Ｒ_c1，Ｒ_c2の両端電圧には無歪
出力Ｖ_p1，Ｖ_p2が夫々得られることになる。

同様に入力が負方向に変化した場合も各トラン
ジスタのＶ_beは互いに打消し合つて無歪出力が得
られることになる。

上記においてはカレントミラー回路１及び２に
おけるカレントミラー比を共に１としたが、これ
らを共に一定の値αとした場合について考える。
トランジスタのＶ_BEとＩ_cとの関係は(1)式で示さ
れるから、トランジスタQ₁とQ₃のＶ_BEの差は、 Ｖ_BE3−Ｖ_BE1 ＝ＫＴ／ｑ｛ln（Ｉ_ｃ３／Ｉ_ｓ３＋１）−ln（Ｉ_ｃ
１／Ｉ_ｓ１＋１）｝……(9) と書ける。ここに接合部温度は共に等しいものと
している。そしてＩ_c1／Ｉ_s1≫１，Ｉ_c3／Ｉ_s3≫と
考えることができ、またＩ_c3／Ｉ_c1＝α（カレン
トミラー比）とすると(9)式は、 Ｖ_BE3−Ｖ_BE1≒ＫＴ／ｑln（１／α） ……(10) と表わされる。但しＩ_s1≒Ｉ_s3としている。同様
にトランジスタQ₂及びN₄の各Ｖ_BEの差について
も(10)式の関係が成立して、これらはすべて一定の
値を示すことになる。よつて(6)式におけるＶ_be3
−Ｖ_be1及びＶ_be2−Ｖ_be4も共に一定となつて、カ
レントミラー比を一定のα（１を除く）とした場
合にも、出力は各トランジスタのＶ_beに無関係と
なつて無歪となることが判る。

第４図は本考案の他の実施例回路図であり、第
３図と同等部分は同一符号により示されている。
本例においてはエミツタ抵抗を共通にしてＲ_Eと
して示しており、電流源Ｉ_p1，Ｉ_p2を２個用いて
各トランジスタQ₃，Q₄のエミツタへ夫々供給す
るようにしたもので、他の構成は第３図のそれと
同等であつて説明は省略する。

出力導出方法としては、トランジスタQ₁，Q₂
のコレクタ抵抗Ｒ_c1，Ｒ_c2の両端電圧を用いる例
に限ることなく、トランジスタQ₁，Q₂のエミツ
タ電流路に抵抗を夫々挿入してその両端電圧を用
いても良く、また抵抗R₅，R₇の両端電圧を出力
としても良い。更にはまた、正逆両相の出力を必
要としない場合には、トランジスタQ₁又はQ₂の
１方の電流変化を出力として取り出してもよいも
のである。

更には、電流供給手段としてカレントミラー回
路を用いたが、これと同様機能を有する回路構成
を用い得ることは明白である。また各トランジス
タの導電型を夫々逆導電型として使用してもよい
ことは勿論である。

叙上の如く、本考案によれば帰還を施すことな
くトランジスタの入出力特性による歪を完全に除
去することができ、安定な差動増幅器が実現され
る。

【図面の簡単な説明】

第１図は従来の差動増幅器の回路図、第２図は
第１図の回路の入出力波形を示す図、第３図及び
第４図は本考案の実施例を夫々示す回路図であ
る。 主要部分の符号の説明、Q₁，Q₂……NPN型エ
ミツタフオロワトランジスタ、Q₃，Q₄……PNP
型差動トランジスタ、１，２……カレントミラー
回路。

Claims (1)

【実用新案登録請求の範囲】
1. 互いのコレクタに第１の電源が夫々供給されか
   つ互いのベースに差動入力信号が印加されたエミ
   ツタフオロワ型式の第１及び第２の差動トランジ
   スタと、これら第１及び第２のトランジスタのエ
   ミツタフオロワ出力を夫々ベース入力として互い
   に差動的に動作するよう接続されて前記第１及び
   第２のトランジスタと逆導電型の第３及び第４の
   差動トランジスタと、前記第１及び第３のトラン
   ジスタに一定比の電流を供給すべく当該第１のト
   ランジスタのエミツタ及び第３のトランジスタの
   コレクタと第２の電源との間に設けられた第１の
   電流供給手段と、前記第２及び第４のトランジス
   タに一定比の電流を供給すべく当該第２のトラン
   ジスタのエミツタ及び第４のトランジスタのコレ
   クタと前記第２の電源との間に設けられた第２の
   電流供給手段と、前記第１及び第２のトランジス
   タのコレクタと前記第１の電源との間に夫々設け
   られて差動出力を導出するための負荷抵抗とを含
   む差動増幅器。