JPH0636484B2 - 電流電圧変換回路 - Google Patents
電流電圧変換回路Info
- Publication number
- JPH0636484B2 JPH0636484B2 JP63224955A JP22495588A JPH0636484B2 JP H0636484 B2 JPH0636484 B2 JP H0636484B2 JP 63224955 A JP63224955 A JP 63224955A JP 22495588 A JP22495588 A JP 22495588A JP H0636484 B2 JPH0636484 B2 JP H0636484B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- base
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は電流電圧変換回路に関し、特に電流ミラー回路
を用いた電流電圧変換回路に関するものである。
を用いた電流電圧変換回路に関するものである。
従来技術 従来のかかる電流電圧変換回路の構成を第２図に示す。
ベースとコレクタとが共通接続されてダイオード構成と
されたトランジスタ１とトランジスタ２とは、互いにベ
ースが共通に接続されて電流ミラー回路を形成してい
る。
ベースとコレクタとが共通接続されてダイオード構成と
されたトランジスタ１とトランジスタ２とは、互いにベ
ースが共通に接続されて電流ミラー回路を形成してい
る。
ダイオード構成のトランジスタ１は電流信号源Ｓによる
信号電流がそのコレクタに印加されており、当該信号電
流と等しい電流がトランジスタ２のコレクタ負荷である
抵抗素子Ｒに流れるようになっている。
信号電流がそのコレクタに印加されており、当該信号電
流と等しい電流がトランジスタ２のコレクタ負荷である
抵抗素子Ｒに流れるようになっている。
従って、入力である電流信号源Ｓによる信号電流値を抵
抗Ｒの抵抗値倍した電圧が、当該抵抗Ｒの両端に得られ
て、電流電圧変換が行われるのである。尚、Ｖは基準電
圧源を示している。
抗Ｒの抵抗値倍した電圧が、当該抵抗Ｒの両端に得られ
て、電流電圧変換が行われるのである。尚、Ｖは基準電
圧源を示している。
この様な従来の電流電圧変換回路において、電流信号源
Ｓの電流値をＩｓとし、トランジスタ１のコレクタ電流
をＩｃとし、また両トランジスタ１，２におけるベース
電流を等しいものとしてこれをＩｂとする次式が成立す
る。
Ｓの電流値をＩｓとし、トランジスタ１のコレクタ電流
をＩｃとし、また両トランジスタ１，２におけるベース
電流を等しいものとしてこれをＩｂとする次式が成立す
る。
Ｉｓ＝Ｉｃ＋２Ｉｂ……（１） ここで、トランジスタの電流増幅率をｈｆｅとすると、
（１）式は次式となる。
（１）式は次式となる。
Ｉｓ＝Ｉｃ＋２Ｉｃ／ｈｆｅ……（２） したがって、トランジスタ１のコレクタ電流Ｉｃは次式
で表わされる。
で表わされる。
Ｉｃ＝Ｉｓ・ｈｆｅ／（ｈｆｅ＋２）……（３） トランジスタ１と２とのコレクタ・エミッタ間電圧は等
しくないために、いわゆるアーリー効果によって両トラ
ンジスタのコレクタ電流には差異が生ずる。この差異を
△Ｉとすると、トランジスタ２のコレクタ電流Ｉｃ１は
（３）式より次式となる。
しくないために、いわゆるアーリー効果によって両トラ
ンジスタのコレクタ電流には差異が生ずる。この差異を
△Ｉとすると、トランジスタ２のコレクタ電流Ｉｃ１は
（３）式より次式となる。
Ｉｃ１＝Ｉｃ＋△Ｉ ＝Ｉｓ・ｈｆｅ／（ｈｆｅ＋２）＋△Ｉ……（４） よって、抵抗Ｒの両端間電圧ＶＯは（４）式を用いて、 ＶＯ＝Ｒ｛Ｉｓ・ｈｆｅ／（ｈｆｅ＋２）＋△Ｉ｝……
（５） となり、この出力電圧ＶＯはトランジスタの電流増幅率
及びアーリー効果の影響を受けることが判る。電流増幅
率及びアーリー効果は個々のトランジスタにより相違す
るので、高精度を要する電流電圧変換は実現できないこ
とになるのである。
（５） となり、この出力電圧ＶＯはトランジスタの電流増幅率
及びアーリー効果の影響を受けることが判る。電流増幅
率及びアーリー効果は個々のトランジスタにより相違す
るので、高精度を要する電流電圧変換は実現できないこ
とになるのである。
発明の目的 そこで、本発明はこの様な従来のものの欠点を解決すべ
くなされたものであって、その目的とするところは、高
精度の電流電圧変換を実現可能な電流電圧変換回路を提
供することにある。
くなされたものであって、その目的とするところは、高
精度の電流電圧変換を実現可能な電流電圧変換回路を提
供することにある。
発明の構成 本発明によれば、電流号源がコレクタに接続された第１
トランジスタと、この第１トランジスタと電流ミラー回
路を構成すべくベースが共通接続された第２及び第３ト
ランジスタと、前記第１トラジスタのコレクタにベース
が接続され前記第１〜第３トランジスタの〜ベース電流
を供給する第４トランジスタと、前記第２トランジスタ
とカスコード接続された第５トランジスタと、前記第３
トランジスタとカスコード接続された第６トランジスタ
と、前記第５トランジスタのベースバイアスとしてトラ
ンジスタのベース・エミッタ間電圧の３倍の電圧を発生
するバイアス発生手段と、前記第５トランジスタのコレ
クタと前記第６トランジスタのベースとの共通接続点と
基準電圧との間に設けられた抵抗素子とを含み、前記抵
抗素子の両端から前記電流信号源の電流に対応した電圧
出力を得るようにしたことを特徴とする電流電圧変換回
路が得られる。
トランジスタと、この第１トランジスタと電流ミラー回
路を構成すべくベースが共通接続された第２及び第３ト
ランジスタと、前記第１トラジスタのコレクタにベース
が接続され前記第１〜第３トランジスタの〜ベース電流
を供給する第４トランジスタと、前記第２トランジスタ
とカスコード接続された第５トランジスタと、前記第３
トランジスタとカスコード接続された第６トランジスタ
と、前記第５トランジスタのベースバイアスとしてトラ
ンジスタのベース・エミッタ間電圧の３倍の電圧を発生
するバイアス発生手段と、前記第５トランジスタのコレ
クタと前記第６トランジスタのベースとの共通接続点と
基準電圧との間に設けられた抵抗素子とを含み、前記抵
抗素子の両端から前記電流信号源の電流に対応した電圧
出力を得るようにしたことを特徴とする電流電圧変換回
路が得られる。
実施例 以下、本発明の実施例を図面を用いて詳細に説明する。
第１図は本発明の実施例の回路図であり、第２図と同等
部分は同一符号により示されている。電流信号源Ｓがコ
レクタに接続されたトランジスタ１と電流ミラー回路を
構成すべくベースが互いに共通接続されたトランジスタ
２及び３が設けられている。これ等３個のトランジスタ
１〜３のベース電流を供給するためにトランジスタ４が
設けられており、このトランジスタ４のベースはトラン
ジスタ１のコレクタに接続され、そのエミッタがトラン
ジスタ１〜３のベース共通接続点に接続されている。
部分は同一符号により示されている。電流信号源Ｓがコ
レクタに接続されたトランジスタ１と電流ミラー回路を
構成すべくベースが互いに共通接続されたトランジスタ
２及び３が設けられている。これ等３個のトランジスタ
１〜３のベース電流を供給するためにトランジスタ４が
設けられており、このトランジスタ４のベースはトラン
ジスタ１のコレクタに接続され、そのエミッタがトラン
ジスタ１〜３のベース共通接続点に接続されている。
トランジスタ２とカスコード接続されたトランジスタ５
が設けられており、トランジスタ５のコレクタと基準電
圧源Ｖとの間に出力抵抗素子Ｒが接続されている。ま
た、トランジスタ３とカスコード接続されたトランジス
タ６が設けられており、このトランジスタ６のベースが
トランジスタ５のコレクタに接続されている。
が設けられており、トランジスタ５のコレクタと基準電
圧源Ｖとの間に出力抵抗素子Ｒが接続されている。ま
た、トランジスタ３とカスコード接続されたトランジス
タ６が設けられており、このトランジスタ６のベースが
トランジスタ５のコレクタに接続されている。
トランジスタ５のベースバイアス回路として、ダイオー
ド構成とされた３個のトランジスタ７〜９が直列接続さ
れ、この３個のトランジスタ７〜９へ抵抗Ｒ１を介して
基準電圧源Ｖから直流バイアス電流が供給されている。
よって、トランジスタ５のベースバイアスとして、３・
ＶＢＥの電圧が発生されている。ここに、ＶＢＥはトラ
ンジスタのベース・エミッタ間電圧である。
ド構成とされた３個のトランジスタ７〜９が直列接続さ
れ、この３個のトランジスタ７〜９へ抵抗Ｒ１を介して
基準電圧源Ｖから直流バイアス電流が供給されている。
よって、トランジスタ５のベースバイアスとして、３・
ＶＢＥの電圧が発生されている。ここに、ＶＢＥはトラ
ンジスタのベース・エミッタ間電圧である。
かかる構成において、トランジスタ１〜３はカレントミ
ラー構成であるから、夫々のコレクタ電流はほぼ等し
い。このとき、トランジスタ５及び６のコレクタ電流も
ほぼ等しくなっている。従って、トランジスタ１〜３，
５，６のベース電流も全て等しくＩｂとすることができ
る。
ラー構成であるから、夫々のコレクタ電流はほぼ等し
い。このとき、トランジスタ５及び６のコレクタ電流も
ほぼ等しくなっている。従って、トランジスタ１〜３，
５，６のベース電流も全て等しくＩｂとすることができ
る。
トランジスタ４のエミッタ電流は３・Ｉｂとなり、トラ
ンジスタの電流増幅率をｈｆｅとすると、ベース電流は
３・Ｉｂ／ｈｆｅとなる。ここで、電流信号源Ｓの電流
をＩｓとすると、トランジスタ４のベース電流は非常に
小さく無視可能であり、よってトランジスタ１のコレク
タ電流もＩｓと考えることができる。
ンジスタの電流増幅率をｈｆｅとすると、ベース電流は
３・Ｉｂ／ｈｆｅとなる。ここで、電流信号源Ｓの電流
をＩｓとすると、トランジスタ４のベース電流は非常に
小さく無視可能であり、よってトランジスタ１のコレク
タ電流もＩｓと考えることができる。
また、トランジスタ１及び２のコレクタ・エミッタ間電
圧は２・ＶＢＥであるので、アーリー効果は両トランジ
スタ１及び２に同様に作用することから、両トランジス
タ１及び２のコレクタ電流は同一となる。従って、トラ
ンジスタ２のコレクタ電流はＩｓとなり、トランジスタ
５のコレクタ電流はＩｓ−Ｉｂとなる。
圧は２・ＶＢＥであるので、アーリー効果は両トランジ
スタ１及び２に同様に作用することから、両トランジス
タ１及び２のコレクタ電流は同一となる。従って、トラ
ンジスタ２のコレクタ電流はＩｓとなり、トランジスタ
５のコレクタ電流はＩｓ−Ｉｂとなる。
このとき、抵抗Ｒに流れる電流は、 Ｉｂ＋（Ｉｓ−Ｉｂ）＝Ｉｓ……（６） となり、よって、抵抗Ｒの両端電圧はＩｓ・Ｒとなっ
て、アーリー効果及びトランジスタの電流増幅率の影響
を受けることがない。
て、アーリー効果及びトランジスタの電流増幅率の影響
を受けることがない。
尚、上記実施例ではＮＰＮトランジスタを用いている
が、ＰＮＰトランジスタを用いても全く同様であること
は明らかである。
が、ＰＮＰトランジスタを用いても全く同様であること
は明らかである。
発明の効果 叙上の如く、本発明によれば、電流ミラー回路を構成す
るトランジスタの電流増幅率及びアーリー効果をなくす
ように構成したので、高精度の電流電圧交換を行うこと
ができるという効果がある。
るトランジスタの電流増幅率及びアーリー効果をなくす
ように構成したので、高精度の電流電圧交換を行うこと
ができるという効果がある。
【図面の簡単な説明】 第１図は本発明の実施例の回路図、第２図は従来の電流
電圧変換回路を示す図である 主要部分の符号の説明 １，２，３……カレントミラートランジスタ ４……ベース電流供給トランジスタ ５，６……カスコードトランジスタ ７〜９……バイアストランジスタ Ｓ……電流信号源 Ｒ……抵抗素子
電圧変換回路を示す図である 主要部分の符号の説明 １，２，３……カレントミラートランジスタ ４……ベース電流供給トランジスタ ５，６……カスコードトランジスタ ７〜９……バイアストランジスタ Ｓ……電流信号源 Ｒ……抵抗素子
Claims (1)
- 【請求項１】電流号源がコレクタに接続された第１トラ
ンジスタと、この第１トランジスタと電流ミラー回路を
構成すべくベースが共通接続された第２及び第３トラン
ジスタと、前記第１トランジスタのコレクタにベースが
接続され前記第１〜第３トランジスタのベース電流を供
給する第４トランジスタと、前記第２トランジスタとカ
スコード接続された第５トランジスタと、前記第３トラ
ンジスタとカスコード接続された第６トランジスタと、
前記第５トランジスタのベースバイアスとしてトランジ
スタのベース・エミッタ間電圧の３倍の電圧を発生する
バイアス発生手段と、前記第５トランジスタのコレクタ
と前記第６トランジスタのベースとの共通接続点と基準
電圧との間に設けられた抵抗素子とを含み、前記抵抗素
子の両端から前記電流信号源の電流に対応した電圧出力
を得るようにしたことを特徴とする電流電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224955A JPH0636484B2 (ja) | 1988-09-08 | 1988-09-08 | 電流電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224955A JPH0636484B2 (ja) | 1988-09-08 | 1988-09-08 | 電流電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0272705A JPH0272705A (ja) | 1990-03-13 |
| JPH0636484B2 true JPH0636484B2 (ja) | 1994-05-11 |
Family
ID=16821810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63224955A Expired - Lifetime JPH0636484B2 (ja) | 1988-09-08 | 1988-09-08 | 電流電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636484B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009513059A (ja) * | 2005-10-20 | 2009-03-26 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | トランスコンダクタンス段の構成 |
| JP2009273192A (ja) * | 2002-11-29 | 2009-11-19 | Linear Technol Corp | 高直線性デジタル可変利得増幅器 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2853763B2 (ja) * | 1996-08-29 | 1999-02-03 | 日本電気株式会社 | 増幅回路 |
| WO2005074001A2 (fr) * | 2003-12-30 | 2005-08-11 | Commissariat A L'energie Atomique | Dispositif d'emission electronique multifaisceaux hybride a divergence controlee |
-
1988
- 1988-09-08 JP JP63224955A patent/JPH0636484B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009273192A (ja) * | 2002-11-29 | 2009-11-19 | Linear Technol Corp | 高直線性デジタル可変利得増幅器 |
| JP2009513059A (ja) * | 2005-10-20 | 2009-03-26 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | トランスコンダクタンス段の構成 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0272705A (ja) | 1990-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| JP3118393B2 (ja) | 差動増幅回路 | |
| JPH0322723B2 (ja) | ||
| JPH0621969B2 (ja) | 電流発生器 | |
| JPH0636484B2 (ja) | 電流電圧変換回路 | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JPH033508A (ja) | 歪み補償付きバイポーラトランジスタ回路 | |
| US4573019A (en) | Current mirror circuit | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPS6117622Y2 (ja) | ||
| JP3221058B2 (ja) | 整流回路 | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JPH0332096Y2 (ja) | ||
| JP2647725B2 (ja) | 電圧比較器 | |
| JP3043183B2 (ja) | 電流分割回路 | |
| JPS6117621Y2 (ja) | ||
| JPS6224972Y2 (ja) | ||
| JPS634962B2 (ja) | ||
| JP2828836B2 (ja) | 帰還型増幅器のバイアス回路 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPH0115220Y2 (ja) | ||
| JPS6244574Y2 (ja) | ||
| JP2609617B2 (ja) | 電流発生回路 | |
| JPS6224973Y2 (ja) |