JP2855726B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JP2855726B2 JP2855726B2 JP31702489A JP31702489A JP2855726B2 JP 2855726 B2 JP2855726 B2 JP 2855726B2 JP 31702489 A JP31702489 A JP 31702489A JP 31702489 A JP31702489 A JP 31702489A JP 2855726 B2 JP2855726 B2 JP 2855726B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- voltage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えば低電圧動作をする集積回路に使用され
る基準電圧発生回路に関する。
る基準電圧発生回路に関する。
本発明は例えば低電圧動作をする集積回路に使用され
る、基準電圧発生回路に関し、サーマルボルテージに比
例したオフセット電圧を出力するようになさた演算増幅
回路と、この演算増幅回路よりのオフセット電圧がベー
スに供給されるバイポーラトランジスタとを有し、この
バイポーラトランジスタのコレクタを直流電源の一端に
接続すると共にこのバイポーラトランジスタのエミッタ
を第１及び第２の抵抗器の直列回路を介してこの直流電
源の他端に接続し、この第１及び第２の抵抗器の接続点
をこの演算増幅回路の非反転入力端子に接続し、このバ
イポーラトランジスタのベースを第３及び第４の抵抗器
の直列回路を介して、このバイポーラトランジスタのエ
ミッタに接続すると共に、この演算増幅回路の反転入力
端子に接続し、この第３及び第４の抵抗器の接続点より
出力端子を導出することにより、比較的低い例えば1V以
下の直流電源でも安定な基準電圧を発生することができ
るようにしたものである。
る、基準電圧発生回路に関し、サーマルボルテージに比
例したオフセット電圧を出力するようになさた演算増幅
回路と、この演算増幅回路よりのオフセット電圧がベー
スに供給されるバイポーラトランジスタとを有し、この
バイポーラトランジスタのコレクタを直流電源の一端に
接続すると共にこのバイポーラトランジスタのエミッタ
を第１及び第２の抵抗器の直列回路を介してこの直流電
源の他端に接続し、この第１及び第２の抵抗器の接続点
をこの演算増幅回路の非反転入力端子に接続し、このバ
イポーラトランジスタのベースを第３及び第４の抵抗器
の直列回路を介して、このバイポーラトランジスタのエ
ミッタに接続すると共に、この演算増幅回路の反転入力
端子に接続し、この第３及び第４の抵抗器の接続点より
出力端子を導出することにより、比較的低い例えば1V以
下の直流電源でも安定な基準電圧を発生することができ
るようにしたものである。
従来低電圧を動作する集積回路に使用される基準電圧
発生回路として第３図に示す如き所謂バンドギャップレ
ギュレータが提案されている。この第３図において、
（１）は直流電圧が供給される電源端子を示し、この電
源端子（１）を抵抗器（２）を介してダイオード接続さ
れたnpn形トランジスタ（３）のコレクタ及びベースの
接続点に接続し、このトランジスタ（３）のエミッタを
ダイオード接続されたnpn形トランジスタ（４）のコレ
クタ及びベースの接続点に接続し、このトランジスタ
（４）のエミッタを接地する。
発生回路として第３図に示す如き所謂バンドギャップレ
ギュレータが提案されている。この第３図において、
（１）は直流電圧が供給される電源端子を示し、この電
源端子（１）を抵抗器（２）を介してダイオード接続さ
れたnpn形トランジスタ（３）のコレクタ及びベースの
接続点に接続し、このトランジスタ（３）のエミッタを
ダイオード接続されたnpn形トランジスタ（４）のコレ
クタ及びベースの接続点に接続し、このトランジスタ
（４）のエミッタを接地する。
この抵抗器（２）及びトランジスタ（３）のコレクタ
の接続点をnpn形トランジスタ（５）のベースに接続
し、このトランジスタ（５）のコレクタをダイオード接
続されたpnp形トランジスタ（６）のコレクタ及びベー
スの接続点に接続し、このトランジスタ（６）のエミッ
タを抵抗器（７）を介して電源端子（１）に接続する。
またトランジスタ（５）のエミッタを抵抗器（８）を介
してダイオード接続されたエミッタの面積が通常の２倍
のマルチエミッタ構成のpnp形トランジスタ（９）のコ
レクタ及びベースの接続点に接続し、このトランジスタ
（９）のエミッタを接地する。またこのトランジスタ
（９）のコレクタ及びベースの接続点に、このトランジ
スタ（９）によるダイオードとカレントミラー回路を構
成するエミッタの面積が通常の20倍のマルチエミッタ構
成のnpn形トランジスタ（10）のベースに接続し、この
トランジスタ（10）のエミッタを抵抗器（11）を介して
接地し、このトランジスタ（10）のコレクタを抵抗器
（12）を介して、トランジスタ（５）及びnpn形トラン
ジスタ（13）の夫々のエミッタの接続点に接続し、この
トランジスタ（13）のコレクタをトランジスタ（６）の
コレクタ及びベースの接続点に接続する。またトランジ
スタ（10）のコレクタをコンデンサ（14）を介してトラ
ンジスタ（13）のベースに接続すると共にこのトランジ
スタ（10）のコレクタをエミッタの面積が夫々通常の４
倍のマルチエミッタ構成のnpn形トランジスタ（15）及
び（16）の夫々のベースに夫々接続し、乏等トランジス
タ（15）及び（16）の夫々のエミッタを夫々接地する。
このトランジスタ（16）のコレクタを抵抗器（17）を介
してダイオード接続されたnpn形トランジスタ（18）の
エミッタに接続し、このトランジスタ（18）のコレクタ
及びベースの接続点をpnpトランジスタ（19）のコレク
タに接続すると共にこのトランジスタ（18）のコレクタ
及びベースの接続点をトランジスタ（13）、npn形トラ
ンジスタ（20）及び（21）の夫々のベースに接続する。
またこのトランジスタ（19）のエミッタを抵抗器（22）
を介して電源端子（１）に接続し、このトランジスタ
（19）のベースをトランジスタ（６）のベース及びコレ
クタの接続点に接続する。またこのトランジスタ（21）
のエミッタを抵抗器（23）を介してダイオード接続され
たnpn形トランジスタ（24）のコレクタ及びベースの接
続点に接続し、このトランジスタ（24）のエミッタを抵
抗器（25）を介して接地し、このトランジスタ（21）の
コレクタを電源端子（１）に接続する。
の接続点をnpn形トランジスタ（５）のベースに接続
し、このトランジスタ（５）のコレクタをダイオード接
続されたpnp形トランジスタ（６）のコレクタ及びベー
スの接続点に接続し、このトランジスタ（６）のエミッ
タを抵抗器（７）を介して電源端子（１）に接続する。
またトランジスタ（５）のエミッタを抵抗器（８）を介
してダイオード接続されたエミッタの面積が通常の２倍
のマルチエミッタ構成のpnp形トランジスタ（９）のコ
レクタ及びベースの接続点に接続し、このトランジスタ
（９）のエミッタを接地する。またこのトランジスタ
（９）のコレクタ及びベースの接続点に、このトランジ
スタ（９）によるダイオードとカレントミラー回路を構
成するエミッタの面積が通常の20倍のマルチエミッタ構
成のnpn形トランジスタ（10）のベースに接続し、この
トランジスタ（10）のエミッタを抵抗器（11）を介して
接地し、このトランジスタ（10）のコレクタを抵抗器
（12）を介して、トランジスタ（５）及びnpn形トラン
ジスタ（13）の夫々のエミッタの接続点に接続し、この
トランジスタ（13）のコレクタをトランジスタ（６）の
コレクタ及びベースの接続点に接続する。またトランジ
スタ（10）のコレクタをコンデンサ（14）を介してトラ
ンジスタ（13）のベースに接続すると共にこのトランジ
スタ（10）のコレクタをエミッタの面積が夫々通常の４
倍のマルチエミッタ構成のnpn形トランジスタ（15）及
び（16）の夫々のベースに夫々接続し、乏等トランジス
タ（15）及び（16）の夫々のエミッタを夫々接地する。
このトランジスタ（16）のコレクタを抵抗器（17）を介
してダイオード接続されたnpn形トランジスタ（18）の
エミッタに接続し、このトランジスタ（18）のコレクタ
及びベースの接続点をpnpトランジスタ（19）のコレク
タに接続すると共にこのトランジスタ（18）のコレクタ
及びベースの接続点をトランジスタ（13）、npn形トラ
ンジスタ（20）及び（21）の夫々のベースに接続する。
またこのトランジスタ（19）のエミッタを抵抗器（22）
を介して電源端子（１）に接続し、このトランジスタ
（19）のベースをトランジスタ（６）のベース及びコレ
クタの接続点に接続する。またこのトランジスタ（21）
のエミッタを抵抗器（23）を介してダイオード接続され
たnpn形トランジスタ（24）のコレクタ及びベースの接
続点に接続し、このトランジスタ（24）のエミッタを抵
抗器（25）を介して接地し、このトランジスタ（21）の
コレクタを電源端子（１）に接続する。
またトランジスタ（15）のコレクタを抵抗器（26）を
介してトランジスタ（20）のエミッタに接続し、このト
ランジスタ（20）のコレクタを電源端子（１）に接続
し、このトランジスタ（20）のエミッタと抵抗器（26）
との接続点より出力端子（27）を導出する。
介してトランジスタ（20）のエミッタに接続し、このト
ランジスタ（20）のコレクタを電源端子（１）に接続
し、このトランジスタ（20）のエミッタと抵抗器（26）
との接続点より出力端子（27）を導出する。
第３図は上述の如く構成されており、このトランジス
タ（９）及び（10）の夫々のエミッタに流れる電流を等
しいとし、このトランジスタ（９）及び（10）はカレン
トミラー回路を構成しているので、夫々のベース・エミ
ッタ間電圧をVBE9及びVBE10としたとき VBE9＝VBE10＋I10×R11 ‥‥（１） である。ここでI10はトランジスタ（10）のエミッタ電
流、R11は抵抗器（11）の抵抗値である。
タ（９）及び（10）の夫々のエミッタに流れる電流を等
しいとし、このトランジスタ（９）及び（10）はカレン
トミラー回路を構成しているので、夫々のベース・エミ
ッタ間電圧をVBE9及びVBE10としたとき VBE9＝VBE10＋I10×R11 ‥‥（１） である。ここでI10はトランジスタ（10）のエミッタ電
流、R11は抵抗器（11）の抵抗値である。
一般にトランジスタのベース・エミッタ間電圧VBEと
エミッタ電流Ｉとの関係は、 ここでISはトランジスタの飽和電流、ｑは電子の電
荷、ｋはボルツマン定数、Ｔは絶対温度である。この式
から が導かれる。このことより式（１）は となる。ここでI9及びI10は夫々トランジスタ（９）及
び（10）の夫々のエミッタ電流、IS9及びI10は夫々トラ
ンジタ（９）及び（10）の夫々の飽和電流である。この
式よりトランジスタ（10）のエミッタに流れる電流I10
は である。ここでトランジスタ（９）及び（10）のエミッ
タ電流はI9＝I10であり、更に飽和電流IS9及びIS10は夫
々トランジスタ（９）及び（10）のエミッタの面積に比
例するからトランジスタ（９）及び（10）の飽和電流の
比ｎは である。
エミッタ電流Ｉとの関係は、 ここでISはトランジスタの飽和電流、ｑは電子の電
荷、ｋはボルツマン定数、Ｔは絶対温度である。この式
から が導かれる。このことより式（１）は となる。ここでI9及びI10は夫々トランジスタ（９）及
び（10）の夫々のエミッタ電流、IS9及びI10は夫々トラ
ンジタ（９）及び（10）の夫々の飽和電流である。この
式よりトランジスタ（10）のエミッタに流れる電流I10
は である。ここでトランジスタ（９）及び（10）のエミッ
タ電流はI9＝I10であり、更に飽和電流IS9及びIS10は夫
々トランジスタ（９）及び（10）のエミッタの面積に比
例するからトランジスタ（９）及び（10）の飽和電流の
比ｎは である。
故に であり、この（５）式よりI10は絶対温度に比例するこ
とがわかる。次にトランジスタ（20）のエミッタより導
出した出力端子（27）の出力電圧Voutを求めるに、 Vout＝VBE15＋I10×R12＋VBE13−VBE20 ‥‥（６） である。ここでVBE13,VBE15及びVBE20は夫々トランジス
タ（13），（15）及び（20）の夫々のベース・エミッタ
間電圧、R12は抵抗器（12）の抵抗値である。ここでト
ランジスタ（10）はトランジスタ（９）とカレントミラ
ー回路を構成しているのでトランジスタ（10）のベース
電圧もこのトランジスタ（10）のコレクタ電圧と等し
く、従ってトランジスタ（15）のベース電圧はトランジ
スタ（10）のベース電圧と等しくなり、この為トランジ
スタ（20）及び（13）の夫々のベース・エミッタ間電圧
VBE20とVBE13とが等しく、この為 Vout＝VBE15＋I10×R12 ‥‥（８） となる。この（８）式に（５）式を代入すると となる。この（９）式の右辺第１項のVBE15の温度係数
は一般に−2mV/℃で負の係数であり、第２項はVTlnnで
正の係数であるから抵抗器（11）及び（12）の夫々の抵
抗値R11及びR12の夫々の値とトランジスタ（９）及び
（10）の夫々のエミッタ面積比ｎを選択することにより
温度依存性が無くなる様に設定出来る。
とがわかる。次にトランジスタ（20）のエミッタより導
出した出力端子（27）の出力電圧Voutを求めるに、 Vout＝VBE15＋I10×R12＋VBE13−VBE20 ‥‥（６） である。ここでVBE13,VBE15及びVBE20は夫々トランジス
タ（13），（15）及び（20）の夫々のベース・エミッタ
間電圧、R12は抵抗器（12）の抵抗値である。ここでト
ランジスタ（10）はトランジスタ（９）とカレントミラ
ー回路を構成しているのでトランジスタ（10）のベース
電圧もこのトランジスタ（10）のコレクタ電圧と等し
く、従ってトランジスタ（15）のベース電圧はトランジ
スタ（10）のベース電圧と等しくなり、この為トランジ
スタ（20）及び（13）の夫々のベース・エミッタ間電圧
VBE20とVBE13とが等しく、この為 Vout＝VBE15＋I10×R12 ‥‥（８） となる。この（８）式に（５）式を代入すると となる。この（９）式の右辺第１項のVBE15の温度係数
は一般に−2mV/℃で負の係数であり、第２項はVTlnnで
正の係数であるから抵抗器（11）及び（12）の夫々の抵
抗値R11及びR12の夫々の値とトランジスタ（９）及び
（10）の夫々のエミッタ面積比ｎを選択することにより
温度依存性が無くなる様に設定出来る。
とする如くする。
ここでこの出力電圧Voutの例につき求める（５）式よ
り I10＝VTlnn/R11 であり、 である。ここでR11及びR12を夫々6kΩ及び60kΩとした
ときには I10＝26mV×ln10/6kΩ ＝26mV×2.3/6kΩ ＝10μＡ よって Vout＝VBE15＋R12×I10 ＝0.7V＋60kΩ×10μＡ ＝0.7V＋0.6V ＝1.3V である。
り I10＝VTlnn/R11 であり、 である。ここでR11及びR12を夫々6kΩ及び60kΩとした
ときには I10＝26mV×ln10/6kΩ ＝26mV×2.3/6kΩ ＝10μＡ よって Vout＝VBE15＋R12×I10 ＝0.7V＋60kΩ×10μＡ ＝0.7V＋0.6V ＝1.3V である。
斯る従来のバンドギャップレギュレータにおいては電
源端子（１）に供給する直流電圧は比較的高い不都合が
ある。即ちトランジスタ（15）のベース・エミッタ間電
圧VBE15として0.6〜0.7V、トランジスタ（６）のコレク
タ（即ちベース）・エミッタ間VBE6に0.6〜0.7Vを必要
とし、トランジスタ（13）のコレクタ・エミッタ間電圧
VCE13を0.1Vとすると電源電圧V0は V0＝VBE15＋I10×R12＋VCE13＋VBE6 ＞VBE15＋VCE13＋VBE6 ＝0.7＋0.1＋0.7 となり、1.5V以上実際には2V以上必要とする。
源端子（１）に供給する直流電圧は比較的高い不都合が
ある。即ちトランジスタ（15）のベース・エミッタ間電
圧VBE15として0.6〜0.7V、トランジスタ（６）のコレク
タ（即ちベース）・エミッタ間VBE6に0.6〜0.7Vを必要
とし、トランジスタ（13）のコレクタ・エミッタ間電圧
VCE13を0.1Vとすると電源電圧V0は V0＝VBE15＋I10×R12＋VCE13＋VBE6 ＞VBE15＋VCE13＋VBE6 ＝0.7＋0.1＋0.7 となり、1.5V以上実際には2V以上必要とする。
本発明は斯る点に鑑み比較的低い例えば1V以下の直流
電源でも安定な基準電圧を得ることができるようにする
ことを目的とする。
電源でも安定な基準電圧を得ることができるようにする
ことを目的とする。
本発明基準電圧発生回路は例えば第１図及び第２図に
示す如くサーマルボルテージVTに比例したオフセット電
圧を出力するようになされた演算増幅回路（28）と、こ
の演算増幅回路（28）よりのオフセット電圧がベースに
供給されるバイポーラトランジスタ（29）とを有し、こ
のバイポーラトランジスタ（29）のコレクタを直流電源
の一端（１）に接続すると共にこのバイポーラトランジ
スタ（29）のエミッタを第１及び第２の抵抗器（30）及
び（31）の直列回路を介してこの直流電源の他端（大
地）に接続し、この第１及び第２の抵抗器（30）及び
（31）の接続点をこの演算増幅回路（28）の非反転入力
端子に接続し、このバイポーラトランジスタ（29）の
ベースを第３及び第４の抵抗器（32）及び（33）の直列
回路を介してこのバイポーラトランジスタ（29）のエミ
ッタに接続すると共にこの演算増幅回路（28）の反転入
力端子に接続し、この第３及び第４の抵抗器（32）及
び（33）の接続点より出力端子（27）を導出したもので
ある。
示す如くサーマルボルテージVTに比例したオフセット電
圧を出力するようになされた演算増幅回路（28）と、こ
の演算増幅回路（28）よりのオフセット電圧がベースに
供給されるバイポーラトランジスタ（29）とを有し、こ
のバイポーラトランジスタ（29）のコレクタを直流電源
の一端（１）に接続すると共にこのバイポーラトランジ
スタ（29）のエミッタを第１及び第２の抵抗器（30）及
び（31）の直列回路を介してこの直流電源の他端（大
地）に接続し、この第１及び第２の抵抗器（30）及び
（31）の接続点をこの演算増幅回路（28）の非反転入力
端子に接続し、このバイポーラトランジスタ（29）の
ベースを第３及び第４の抵抗器（32）及び（33）の直列
回路を介してこのバイポーラトランジスタ（29）のエミ
ッタに接続すると共にこの演算増幅回路（28）の反転入
力端子に接続し、この第３及び第４の抵抗器（32）及
び（33）の接続点より出力端子（27）を導出したもので
ある。
斯る本発明によれば正の温度係数を有するサーマルボ
ルテージVTに比例した電圧の負の温度係数を有するバイ
ポーラトランジスタのベース・エミッタ間電圧VBEに比
例した電圧とを加算して出力電圧を得る様にしているの
で電圧が温度によって変化のない安定な基準電圧を発生
することができ、しかも演算増幅回路（28）を動作でき
る電源電圧例えば1Vの直流電圧でも、この安定な基準電
圧を発生することができる。
ルテージVTに比例した電圧の負の温度係数を有するバイ
ポーラトランジスタのベース・エミッタ間電圧VBEに比
例した電圧とを加算して出力電圧を得る様にしているの
で電圧が温度によって変化のない安定な基準電圧を発生
することができ、しかも演算増幅回路（28）を動作でき
る電源電圧例えば1Vの直流電圧でも、この安定な基準電
圧を発生することができる。
以下、第２図を参照しながら本発明基準電圧発生回路
の一実施例につき説明しよう。この第２図において第１
図に対応する部分には同一符号を付して示す。
の一実施例につき説明しよう。この第２図において第１
図に対応する部分には同一符号を付して示す。
（34）及び（35）は夫々演算増幅回路（28）の初段を
構成するpnp形トランジスタを示し、このトランジスタ
（35）をエミッタの面積が通常の８倍のマルチエミッタ
構成のトランジスタで、このトランジスタ（34）及び
（35）の夫々エミッタを互に接続し、このエミッタの接
続点をpnp形トランジスタ（36）のコレクタに接続し、
このトランジスタ（36）のエミッタを抵抗器（37）を介
して電源端子（１）に接続し、このトランジスタ（36）
のベースを後述するpnp形トランジスタ（38）及びエミ
ッタの面積が通常の８倍のマルチエミッタ構成のpnp形
トランジスタ（39）の夫々のベースに接続する。またト
ランジスタ（34）のコレクタをエミッタの面積が通常の
20倍のマルチエミッタ構成でダイオード接続されたpnp
形トランジスタ（40）のコレクタ及びベースの接続点に
接続し、このトランジスタ（40）のエミッタを接地す
る。。またトランジスタ（35）のコレクタをエミッタの
面積が通常の20倍のマルチエミッタ構成のnpn形トラン
ジスタ（41）のコレクタに接続し、このトランジスタ
（41）のエミッタを接地し、このトランジスタ（41）の
ベースをトランジスタ（40）のベース及びコレクタの接
続点に接続する。このトランジスタ（35）及び（41）の
互のコレクタの接続点をエミッタの面積が通常の20倍の
マルチエミッタ構成のnpn形トランジスタ（42）のベー
スに接続すると共にこのコレクタの接続点をコンデンサ
（43）を介してこのトランジスタ（42）のコレクタに接
続し、このトランジスタ（42）のエミッタを接地し、こ
のトランジスタ（42）のコレクタをダイオード接続した
npn形トランジスタ（38）のコレクタ及びベースの接続
点に接続し、このトランジスタ（38）のエミッタを抵抗
器（43）を介して電源端子（１）に接続する。このトラ
ンジスタ（38）のベースをトランジスタ（39）のベース
に接続し、このトランジスタ（39）のエミッタを電源端
子（１）に接続し、このトランジスタ（39）のコレクタ
をエミッタの面積が通常の20倍のマルチエミッタ構成の
npn形トランジスタ（バイポーラトランジスタ）（29）
のベースに接続する。この場合トランジスタ（34），
（35），（38），（39），（40），（41），（42）等に
より演算増幅回路（28）を構成する。
構成するpnp形トランジスタを示し、このトランジスタ
（35）をエミッタの面積が通常の８倍のマルチエミッタ
構成のトランジスタで、このトランジスタ（34）及び
（35）の夫々エミッタを互に接続し、このエミッタの接
続点をpnp形トランジスタ（36）のコレクタに接続し、
このトランジスタ（36）のエミッタを抵抗器（37）を介
して電源端子（１）に接続し、このトランジスタ（36）
のベースを後述するpnp形トランジスタ（38）及びエミ
ッタの面積が通常の８倍のマルチエミッタ構成のpnp形
トランジスタ（39）の夫々のベースに接続する。またト
ランジスタ（34）のコレクタをエミッタの面積が通常の
20倍のマルチエミッタ構成でダイオード接続されたpnp
形トランジスタ（40）のコレクタ及びベースの接続点に
接続し、このトランジスタ（40）のエミッタを接地す
る。。またトランジスタ（35）のコレクタをエミッタの
面積が通常の20倍のマルチエミッタ構成のnpn形トラン
ジスタ（41）のコレクタに接続し、このトランジスタ
（41）のエミッタを接地し、このトランジスタ（41）の
ベースをトランジスタ（40）のベース及びコレクタの接
続点に接続する。このトランジスタ（35）及び（41）の
互のコレクタの接続点をエミッタの面積が通常の20倍の
マルチエミッタ構成のnpn形トランジスタ（42）のベー
スに接続すると共にこのコレクタの接続点をコンデンサ
（43）を介してこのトランジスタ（42）のコレクタに接
続し、このトランジスタ（42）のエミッタを接地し、こ
のトランジスタ（42）のコレクタをダイオード接続した
npn形トランジスタ（38）のコレクタ及びベースの接続
点に接続し、このトランジスタ（38）のエミッタを抵抗
器（43）を介して電源端子（１）に接続する。このトラ
ンジスタ（38）のベースをトランジスタ（39）のベース
に接続し、このトランジスタ（39）のエミッタを電源端
子（１）に接続し、このトランジスタ（39）のコレクタ
をエミッタの面積が通常の20倍のマルチエミッタ構成の
npn形トランジスタ（バイポーラトランジスタ）（29）
のベースに接続する。この場合トランジスタ（34），
（35），（38），（39），（40），（41），（42）等に
より演算増幅回路（28）を構成する。
このトランジスタ（29）のエミッタを抵抗器（30）及
び（31）の直列回路を介して接地し、この抵抗器（30）
及び（31）の接続点を演算増幅回路（28）の初段を構成
するトランジスタ（34）のベースに接続し、またトラン
ジスタ（29）のベースを抵抗器（32）及び（33）の直列
回路を介して、このトランジスタ（29）のエミッタに接
続し、このトランジスタ（29）のエミッタを演算増幅回
路（28）の初段を構成するトランジスタ（35）のベース
に接続し、この抵抗器（32）及び（33）の接続点より出
力端子（27）を導出する。
び（31）の直列回路を介して接地し、この抵抗器（30）
及び（31）の接続点を演算増幅回路（28）の初段を構成
するトランジスタ（34）のベースに接続し、またトラン
ジスタ（29）のベースを抵抗器（32）及び（33）の直列
回路を介して、このトランジスタ（29）のエミッタに接
続し、このトランジスタ（29）のエミッタを演算増幅回
路（28）の初段を構成するトランジスタ（35）のベース
に接続し、この抵抗器（32）及び（33）の接続点より出
力端子（27）を導出する。
本例は上述の如く構成されているのでこの演算増幅回
路（28）の初段を構成する２個のトランジスタ（34）及
び（35）の夫々のエミッタ面積を異にし、この比をm:n
本例では1:8としてVTのオフセットを発生させており、
このトランジスタ（34）及び（35）の夫々のコレクタ電
流はカレントミラー回路（40）（41）により等しくなる
ので、このトランジスタ（35）と（34）との夫々のベー
ス電圧の差ΔVBEは である。またトランジスタ（35）のベースと抵抗器（3
3）と抵抗器（30）との接続点ａの電圧Vaは である。ここでR30及びR31は夫々抵抗器（30）及び（3
1）の抵抗値である。また、トランジスタ（29）のベー
ス及び抵抗器（32）の接続点ｂと接続点ａと間の電圧は
このトランジスタ（29）のベース・エミッタ間電圧V
BE29であり、この電圧VBE29を抵抗器（32）及び（33）
により分割している出力端子（27）と接続点ａとの間の
電圧Va-cは である。ここでR32及びR33は夫々抵抗器（32）及び（3
3）の抵抗値である。従って出力端子（27）に得られる
出力電圧Vcは となる。ここでこの第１項のVTは VT＝ｋ・T/q であり、正の温度係数を有し、その値は常温付近で3300
ppm/℃（約86μV/℃）となる。また第２項のバイポーラ
トランジスタ（29）の順方向電圧VBEは負の温度係数を
有し、その値は約−2mV/℃である。従って本例において
は を抵抗器（30）及び（31）の抵抗値とトランジスタ（3
4）及び（35）の夫々のエミッタの面積とを選定して約
3.8とし、抵抗器（32）及び（33）の夫々の抵抗値を選
定して1/5.4とすれば、この第１項及び第２項が互いの
温度特性を打ち消し合い、出力端子（27）に温度によっ
て電圧の変化しない安定な基準電圧Vcが得られる。
路（28）の初段を構成する２個のトランジスタ（34）及
び（35）の夫々のエミッタ面積を異にし、この比をm:n
本例では1:8としてVTのオフセットを発生させており、
このトランジスタ（34）及び（35）の夫々のコレクタ電
流はカレントミラー回路（40）（41）により等しくなる
ので、このトランジスタ（35）と（34）との夫々のベー
ス電圧の差ΔVBEは である。またトランジスタ（35）のベースと抵抗器（3
3）と抵抗器（30）との接続点ａの電圧Vaは である。ここでR30及びR31は夫々抵抗器（30）及び（3
1）の抵抗値である。また、トランジスタ（29）のベー
ス及び抵抗器（32）の接続点ｂと接続点ａと間の電圧は
このトランジスタ（29）のベース・エミッタ間電圧V
BE29であり、この電圧VBE29を抵抗器（32）及び（33）
により分割している出力端子（27）と接続点ａとの間の
電圧Va-cは である。ここでR32及びR33は夫々抵抗器（32）及び（3
3）の抵抗値である。従って出力端子（27）に得られる
出力電圧Vcは となる。ここでこの第１項のVTは VT＝ｋ・T/q であり、正の温度係数を有し、その値は常温付近で3300
ppm/℃（約86μV/℃）となる。また第２項のバイポーラ
トランジスタ（29）の順方向電圧VBEは負の温度係数を
有し、その値は約−2mV/℃である。従って本例において
は を抵抗器（30）及び（31）の抵抗値とトランジスタ（3
4）及び（35）の夫々のエミッタの面積とを選定して約
3.8とし、抵抗器（32）及び（33）の夫々の抵抗値を選
定して1/5.4とすれば、この第１項及び第２項が互いの
温度特性を打ち消し合い、出力端子（27）に温度によっ
て電圧の変化しない安定な基準電圧Vcが得られる。
本例で例えばトランジスタ（34）及び（35）の夫々の
エミッタの面積比を1:8とし、抵抗器（30），（31），
（32）及び（33）の夫々の値を5.4kΩ,4.5kΩ,10kΩ及
び25kΩとしたとき出力端子（27）に200mVの基準電圧が
得られる。
エミッタの面積比を1:8とし、抵抗器（30），（31），
（32）及び（33）の夫々の値を5.4kΩ,4.5kΩ,10kΩ及
び25kΩとしたとき出力端子（27）に200mVの基準電圧が
得られる。
この場合電源端子（１）に供給する電源電圧として、
トランジスタ（40）のベース・エミッタ間電圧VBE40の
0.7Vとトランジスタ（34）及び（36）の夫々のコレクタ
・エミッタま電圧の夫々0.1Vとの和の電圧例えば0.9V以
上であれば本例の基準電圧発生回路は動作し、安定な基
準電圧を発生することができる利益がある。更に本例に
依れば第３図従来例に比し構成が簡単となる利益があ
る。
トランジスタ（40）のベース・エミッタ間電圧VBE40の
0.7Vとトランジスタ（34）及び（36）の夫々のコレクタ
・エミッタま電圧の夫々0.1Vとの和の電圧例えば0.9V以
上であれば本例の基準電圧発生回路は動作し、安定な基
準電圧を発生することができる利益がある。更に本例に
依れば第３図従来例に比し構成が簡単となる利益があ
る。
尚本発明は上述実施例に限ることなく本発明の要旨を
逸脱することなくその他種々の構成が取り得ることは勿
論である。
逸脱することなくその他種々の構成が取り得ることは勿
論である。
本発明に依れば簡単な構成で比較的低い例えば1V程度
の直流電源でも安定な基準電圧を発生することができる
利益がある。
の直流電源でも安定な基準電圧を発生することができる
利益がある。
第１図は本発明基準電圧発生回路の例の基本的構成図、
第２図は本発明基準電圧発生回路の一実施例をしすめ構
成図、第３図は従来の基準電圧発生回路の例を示す構成
図である。 （１）は電源端子、（27）は出力端子、（28）は演算増
幅回路、（29）はバイポーラトランジスタ、（30），
（31），（32）及び（33）は夫々抵抗器である。
第２図は本発明基準電圧発生回路の一実施例をしすめ構
成図、第３図は従来の基準電圧発生回路の例を示す構成
図である。 （１）は電源端子、（27）は出力端子、（28）は演算増
幅回路、（29）はバイポーラトランジスタ、（30），
（31），（32）及び（33）は夫々抵抗器である。
Claims (1)
- 【請求項１】サーマルボルテージに比例したオフセット
電圧を出力するようになされた演算増幅回路と、 該演算増幅回路よりのオフセット電圧がベースに供給さ
れるバイポーラトランジスタとを有し、 該バイポーラトランジスタのコレクタを直流電源の一端
に接続すると共に該バイポーラトランジスタのエミッタ
を第１及び第２の抵抗器の直列回路を介して上記直流電
源の他端に接続し、該第１及び第２の抵抗器の接続点を
上記演算増幅回路の非反転入力端子に接続し、上記バイ
ポーラトランジスタのベースを第３及び第４の抵抗器の
直列回路を介して上記バイポーラトランジスタのエミッ
タに接続すると共に上記演算増幅回路の反転入力端子に
接続し、該第３及び第４の抵抗器の接続点より出力端子
を導出したことを特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31702489A JP2855726B2 (ja) | 1989-12-06 | 1989-12-06 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31702489A JP2855726B2 (ja) | 1989-12-06 | 1989-12-06 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03177912A JPH03177912A (ja) | 1991-08-01 |
| JP2855726B2 true JP2855726B2 (ja) | 1999-02-10 |
Family
ID=18083573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31702489A Expired - Fee Related JP2855726B2 (ja) | 1989-12-06 | 1989-12-06 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2855726B2 (ja) |
-
1989
- 1989-12-06 JP JP31702489A patent/JP2855726B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03177912A (ja) | 1991-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0561558A (ja) | 基準電圧発生回路 | |
| US6294902B1 (en) | Bandgap reference having power supply ripple rejection | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JPH0123802B2 (ja) | ||
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JPS6154286B2 (ja) | ||
| JP2002108467A (ja) | 定電圧出力回路 | |
| JPH0669140B2 (ja) | レベルシフト回路 | |
| JPS5986316A (ja) | 差動増幅器対の切替回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JP3036084B2 (ja) | 定電圧回路 | |
| JPH07146727A (ja) | 低電圧基準電圧発生回路 | |
| JP2599304B2 (ja) | 定電流回路 | |
| JPS6117622Y2 (ja) | ||
| JPH07112135B2 (ja) | 電流増幅回路 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH0477329B2 (ja) | ||
| JP2836339B2 (ja) | 定電圧発生回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JPH0546096Y2 (ja) | ||
| JP3087352B2 (ja) | 非反転増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |