JPS6114477B2 - - Google Patents
Info
- Publication number
- JPS6114477B2 JPS6114477B2 JP15482779A JP15482779A JPS6114477B2 JP S6114477 B2 JPS6114477 B2 JP S6114477B2 JP 15482779 A JP15482779 A JP 15482779A JP 15482779 A JP15482779 A JP 15482779A JP S6114477 B2 JPS6114477 B2 JP S6114477B2
- Authority
- JP
- Japan
- Prior art keywords
- step motor
- circuit
- pulse
- current
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010354 integration Effects 0.000 claims description 9
- 238000007493 shaping process Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 238000003079 width control Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
- G04C3/143—Means to reduce power consumption by reducing pulse width or amplitude and related problems, e.g. detection of unwanted or missing step
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
- Control Of Stepping Motors (AREA)
Description
【発明の詳細な説明】
本発明は、電子時計用ステツプモータの駆動回
路に関し、特にステツプモータの低消費電力化に
関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a drive circuit for a step motor for an electronic timepiece, and particularly to reducing power consumption of the step motor.
近年、水晶振動子を時間標準振動子とし用いて
いる水晶時計が実用化されている。そしてさらに
多くの改良がなされ、水晶発振器や分周器には
MOSトランジスタ等の低消費電力の回路素子が
用いられるようになり、電源電池の長寿命化、小
型化がなされてきた。しかしながらアナログ式水
晶時計における電気一機械変換機構に関する改良
は立ち遅れが目立つている。特に現在では時計全
体の消費電力の大部分は電気一機械変換機構で消
費されるようになつており、この電気機械変換機
構の低消費電力化を推し進めぬ限り、時計の電池
の長寿命化は望めぬようになつてきた。第１図は
従来のアナログ式電子時計のブロツク図である。
基準信号発生器２は時刻用基準信号を発生し、分
周回路４は該信号を１Hzまで分周する。そして分
周回路４からの信号は波形整形回路６で１秒毎に
パルス幅31.25ｍｓのパルスを発生する信号に変
換され、インバータ８，１０で構成される駆動回
路１２に入力する。インバータ８，１０の出力は
ステツプモータ１４の駆動コイル１６に入力し、
両インバータ８，１０に交互に信号を印加するこ
とにより、駆動コイル１６に流れる電流を反転さ
せる。これによりステツプモータ１４のロータ１
８は回転し、輪列（図示せず）を介して指針（図
示せず）を運針させる。第１図に示す回路につい
ては特に具体的な回路は示さない。 In recent years, crystal watches that use a crystal oscillator as a time standard oscillator have been put into practical use. Many further improvements were made to crystal oscillators and frequency dividers.
BACKGROUND ART Low power consumption circuit elements such as MOS transistors have come into use, and power batteries have become longer lasting and more compact. However, improvements in the electrical-to-mechanical conversion mechanism in analog crystal watches are lagging behind. In particular, nowadays most of the power consumed by a watch as a whole is consumed by the electromechanical conversion mechanism, and unless efforts are made to reduce the power consumption of this electromechanical conversion mechanism, it will not be possible to extend the lifespan of watch batteries. It has become hopeless. FIG. 1 is a block diagram of a conventional analog electronic timepiece.
A reference signal generator 2 generates a time reference signal, and a frequency divider circuit 4 divides the frequency of this signal to 1 Hz. The signal from the frequency dividing circuit 4 is converted by the waveform shaping circuit 6 into a signal that generates a pulse with a pulse width of 31.25 ms every second, and is input to the drive circuit 12 composed of inverters 8 and 10. The outputs of the inverters 8 and 10 are input to the drive coil 16 of the step motor 14,
By alternately applying signals to both inverters 8 and 10, the current flowing through the drive coil 16 is reversed. As a result, the rotor 1 of the step motor 14
8 rotates to move a pointer (not shown) via a wheel train (not shown). Regarding the circuit shown in FIG. 1, no specific circuit is shown.
第２図はステツプモータ１４の駆動コイル１６
に流れる電流波形を示したものである。第２図に
おいて波形２０ａはステツプモータ１４を軽負荷
状態で作動した場合の電流波形である。また波形
２２ａは、ステツプモータ１４に中負荷をかけた
場合の電流波形であり、波形２４ａはさらに大き
い重負荷をかけた場合の電流波形である。これら
の波形の大きな特徴は途中で電流が減少する部分
（へこみ）がある点であり、これはロータ１８の
回転により駆動コイル１６に誘起される電流が最
大になる点である。またステツプモータ１４にか
かる負荷が大きくなるほど、電流波形のへこみは
右へ移動することも第２図によりわかる。 FIG. 2 shows the drive coil 16 of the step motor 14.
This figure shows the waveform of the current flowing through the circuit. In FIG. 2, a waveform 20a is a current waveform when the step motor 14 is operated under a light load condition. Further, waveform 22a is a current waveform when a medium load is applied to the step motor 14, and waveform 24a is a current waveform when an even larger heavy load is applied. A major feature of these waveforms is that there is a portion (indentation) in the middle where the current decreases, and this is the point where the current induced in the drive coil 16 by the rotation of the rotor 18 becomes maximum. It can also be seen from FIG. 2 that as the load applied to the step motor 14 increases, the dent in the current waveform moves to the right.
そして実験によれば、第２図で示される電流波
形のへこみを通過した時点で駆動パルスを切つて
もロータ１８は回転することがわかつた。このこ
とにより、第２図で示される電流波形のへこみを
通過した時点ですでにロータ１８は180゜回転し
ていることが推測される。したがつて軽負荷時
は、さらに大きい負荷が加わつたときの余裕をも
つているが、逆に大量のむだな電流を流している
ことになる。 According to experiments, it has been found that the rotor 18 continues to rotate even if the drive pulse is cut off when the current waveform passes through the depression shown in FIG. From this, it can be inferred that the rotor 18 has already rotated 180 degrees when it passes through the depression in the current waveform shown in FIG. Therefore, when the load is light, there is a margin for when a larger load is applied, but on the other hand, a large amount of wasted current is flowing.
本発明は、この軽負荷時のむだな消費電流を抑
えることにより、電子時計用ステツプモータの低
消費電力化を図ることを目的とする。 An object of the present invention is to reduce the power consumption of a step motor for an electronic watch by suppressing this wasteful current consumption during light loads.
この目的を達成するための方法として、軽負荷
時に電流波形のへこむ時点で、一律に駆動パルス
を切つてしまう方法が考えられるが、ステツプモ
ータ１４に大きい負荷が加わればステツプモータ
のロータは回転しきれなくなるおそれがでてく
る。 One possible method for achieving this purpose is to uniformly cut off the drive pulses at the point where the current waveform dips when the load is light, but if a large load is applied to the step motor 14, the rotor of the step motor will not rotate. There is a risk that you will not be able to clean it.
ところで第２図において駆動パルスが印加され
てから電流波形２０ａのへこみが最大になる期間
（図中Ａで示す）の各電流波形を比較すると、ス
テツプモータ１４に加わる負荷が大きいほど、駆
動コイル１６に流れる電流が大きいことがわか
る。したがつてこの電流波形を積分すると、ステ
ツプモータ１４に加わる負荷が大きくなるに従つ
てその積分値は大きくなり、これによつてステツ
プモータ１４に加わる負荷の大きさが検出できる
ことなる。 By the way, when comparing the current waveforms in the period (indicated by A in the figure) in which the current waveform 20a is at its maximum after the drive pulse is applied in FIG. 2, it is found that the larger the load applied to the step motor 14, the more It can be seen that the current flowing through is large. Therefore, when this current waveform is integrated, the integral value increases as the load applied to the step motor 14 increases, and thereby the magnitude of the load applied to the step motor 14 can be detected.
本発明は上記特性を利用して、ステツプモータ
に加わる負荷の大きさを駆動コイルに流れる電流
波形の積分値で検出し、ステツプモータに加わる
負荷が軽負荷のときは通常駆動パルスより小さい
パルス幅の駆動パルスをステツプモータに印加
し、前記駆動パルスではステツプモータのロータ
が回転しきれないほど大きい負荷が加わつたとき
は、駆動パルスのパルス幅を増大することを特徴
とする。 The present invention utilizes the above characteristics to detect the magnitude of the load applied to the step motor by the integral value of the current waveform flowing through the drive coil, and when the load applied to the step motor is light, the pulse width is smaller than the normal drive pulse. A driving pulse is applied to the step motor, and when a load so large that the rotor of the step motor cannot be rotated by the driving pulse is applied, the pulse width of the driving pulse is increased.
以下好適な実施例に基づき本発明を詳細に説明
する。 The present invention will be described in detail below based on preferred embodiments.
第１図は本発明の一実施例を示すブロツク回路
図である。本実施例において特徴的なことは、ス
テツプモータに加わる負荷が小さいときには通常
駆動パルスのパルス幅（31.25ｍｓ）より少ない
パルス幅（15.63ｍｓ）の駆動パルスがステツプ
モータに印加され、負荷が大きくてステツプモー
タのロータが回転しないときは通常駆動パルスを
印加することである。 FIG. 1 is a block circuit diagram showing one embodiment of the present invention. A characteristic feature of this embodiment is that when the load applied to the step motor is small, a drive pulse with a pulse width (15.63 ms) smaller than the pulse width of the normal drive pulse (31.25 ms) is applied to the step motor; When the rotor of the step motor does not rotate, a normal drive pulse is applied.
基準信号発生器２６は水晶発振器等で構成さ
れ、分周回路２８は基準信号発生器２６からの信
号を0.5Hzまで分周する回路である。波形整形回
路３０は、アンドゲート３２，３４、インバータ
３６により構成される。このアンドゲート３２に
は分周回路２８からの0.5Hz信号３８、１Hz信号
４０、２Hz信号４２、４Hz信号４４、８Hz信号４
６，16Hz信号４８が印加されている。またアンド
ゲート３４にも、インバータ３６を介した0.5Hz
信号３８、１Hz信号４０、２Hz信号４２、４Hz信
号４４、８Hz信号４６、16Hz信号４８が印加され
ている。そしてアンドゲート３２の出力線５０
と、アンドゲート３４の出力線５２は、それぞれ
駆動回路５４を構成するドライバ５６，５８を介
してステツプモータ６０の駆動コイル６２に接続
される。 The reference signal generator 26 is composed of a crystal oscillator or the like, and the frequency dividing circuit 28 is a circuit that divides the frequency of the signal from the reference signal generator 26 to 0.5 Hz. The waveform shaping circuit 30 includes AND gates 32 and 34 and an inverter 36. This AND gate 32 receives a 0.5Hz signal 38, a 1Hz signal 40, a 2Hz signal 42, a 4Hz signal 44, and an 8Hz signal 4 from the frequency dividing circuit 28.
A 6.16 Hz signal 48 is applied. Also, the AND gate 34 has a 0.5Hz
A signal 38, a 1Hz signal 40, a 2Hz signal 42, a 4Hz signal 44, an 8Hz signal 46, and a 16Hz signal 48 are applied. And the output line 50 of the AND gate 32
The output line 52 of the AND gate 34 is connected to a drive coil 62 of a step motor 60 via drivers 56 and 58, which constitute a drive circuit 54, respectively.
電流積分回路６４は、OPアンプ６６、抵抗６
８，７０、コンデンサ７２、MOSトランジスタ
７４，７６、ノアゲート７８、インバータ８０に
より構成される。OPアンプ６６の入力には、ド
ライバ５６，５８を介してステツプモータ６０の
駆動コイル６２に流れる電流が入力する。この
OPアンプ６６と抵抗６８により電流−電圧変換
回路を構成しており、OPアンプ６６の出力線８
２は、MOSトランジスタ７４を介して、抵抗７
０、コンデンサ７２で構成される積分回路に接続
される。さらにコンデン７２には並列にMOSト
ランジスタ７６が接続されている。このMOSト
ランジスタ７６のゲート入力にはノアゲート７８
の出力線８４が接続され、もう一方のMOSトラ
ンジスタ７４のゲート入力にはインバータ８０を
介してノアゲート７８の出力線８４が接続され
る。そしてこのノアゲート７８の入力には、波形
整形回路３０を構成するアンドゲート３２の出力
線５０とアンドゲート３４の出力線５２とが接続
されている。 The current integration circuit 64 includes an OP amplifier 66 and a resistor 6.
8, 70, a capacitor 72, MOS transistors 74, 76, a NOR gate 78, and an inverter 80. A current flowing through the drive coil 62 of the step motor 60 is inputted to the input of the OP amplifier 66 via the drivers 56 and 58. this
The OP amplifier 66 and the resistor 68 constitute a current-voltage conversion circuit, and the output line 8 of the OP amplifier 66
2 is connected to the resistor 7 via the MOS transistor 74.
0, and is connected to an integrating circuit composed of a capacitor 72. Furthermore, a MOS transistor 76 is connected in parallel to the capacitor 72. A NOR gate 78 is connected to the gate input of this MOS transistor 76.
The output line 84 of the NOR gate 78 is connected to the gate input of the other MOS transistor 74 via an inverter 80. The input of this NOR gate 78 is connected to the output line 50 of the AND gate 32 and the output line 52 of the AND gate 34 that constitute the waveform shaping circuit 30.
パルス幅制御回路８６は、OPアンプ８８、抵
抗９０、可変抵抗９２、フリツプフロツプ９４、
ワンシヨツトマルチバイブレータ９６、オアゲー
ト９８により構成される。OPアンプ８８の反転
端子には前記積分回路の出力線１００が接続さ
れ、非反転端子には直列接続された抵抗９０、可
変抵抗９２が接続される。この抵抗９０の他端に
は電源電圧ＶDDが接続され、可変抵抗９２の他端
には−ＶDDが接続されている。このOPアンプ８
８、抵抗９０、可変抵抗９２により比較回路が構
成されている。そしてOPアンプ８８の出力線１
０２はフリツプフロツプ９４のセツト端子に接続
される。フリツプフロツプ９４のリセツト端子に
はワンシヨツトマルチバイブレータ９６の出力線
１０４が接続され、該マルチバイブレータ９６の
入力にはノアゲート７８の出力線８４が接続され
る。このワンシヨツトマルチバイブレータ９６
は、その入力に印加される信号の立ち下りによ
り、シングルパルスを出力するように構成されて
いる。そしてフリツプフロツプ９４の出力線１０
６はオアゲート９８の一方の入力に接続されてい
る。またオアゲート９８の他方の入力には分周回
路２８からの32Hz信号１０８が印加されており、
このオアゲート９８の出力線１１０は波形整形回
路３０のアンドゲート３２，３４の入力に接続さ
れている。このフリツプフロツプ９４、ワンシヨ
ツトマルチバイブレータ９６、オアゲート９８に
より、パルス幅増大回路を構成している。 The pulse width control circuit 86 includes an OP amplifier 88, a resistor 90, a variable resistor 92, a flip-flop 94,
It is composed of a one-shot multivibrator 96 and an OR gate 98. The output line 100 of the integrating circuit is connected to the inverting terminal of the OP amplifier 88, and a resistor 90 and a variable resistor 92 connected in series are connected to the non-inverting terminal. The other end of this resistor 90 is connected to a power supply voltage VDD , and the other end of the variable resistor 92 is connected to -VDD . This OP amp 8
8, a resistor 90, and a variable resistor 92 constitute a comparison circuit. And output line 1 of OP amplifier 88
02 is connected to the set terminal of flip-flop 94. An output line 104 of a one-shot multivibrator 96 is connected to the reset terminal of the flip-flop 94, and an output line 84 of a NOR gate 78 is connected to the input of the multivibrator 96. This one-shot multivibrator 96
is configured to output a single pulse in response to a falling edge of a signal applied to its input. and output line 10 of flip-flop 94.
6 is connected to one input of the OR gate 98. Furthermore, the 32Hz signal 108 from the frequency divider circuit 28 is applied to the other input of the OR gate 98.
The output line 110 of this OR gate 98 is connected to the inputs of AND gates 32 and 34 of the waveform shaping circuit 30. The flip-flop 94, one-shot multivibrator 96, and OR gate 98 constitute a pulse width increasing circuit.
以下この回路の動作について説明する。 The operation of this circuit will be explained below.
最初はフリツプフロツプ９４の出力線１０６の
信号は低電圧（以下Ｌと称す）であり、オアゲー
ト９８の出力線１１０には32Hz信号１０８が得ら
れる。このため波形整形回路３０を構成するアン
ドゲート３２の出力線５０とアンドゲート３４の
出力線５２には、１秒毎に交互にパルス幅15.63
ｍｓのパルスが出力する信号が得られる。この信
号は、ドライバ５６，５８によりステツプモータ
６０を駆動する信号に変換され、ステツプモータ
６０のロータ１１２を回転させる。このときドラ
イバ５６，５８を介してステツプモータ６０の駆
動コイル６２に流れる電流は、電流積分回路６４
のOPアンプ６６の入力に流れる。これにより、
OPアンプ６６の出力線８２には、ドライバ５
６，５８に流れる電流値が電圧値に変換されてあ
らわれる。 Initially, the signal on output line 106 of flip-flop 94 is a low voltage (hereinafter referred to as L), and a 32 Hz signal 108 is available on output line 110 of OR gate 98. Therefore, the output line 50 of the AND gate 32 and the output line 52 of the AND gate 34, which constitute the waveform shaping circuit 30, alternately have a pulse width of 15.63 seconds.
A signal output by a pulse of ms is obtained. This signal is converted by the drivers 56 and 58 into a signal that drives the step motor 60, causing the rotor 112 of the step motor 60 to rotate. At this time, the current flowing to the drive coil 62 of the step motor 60 via the drivers 56 and 58 is transferred to the current integrating circuit 64.
Flows into the input of the OP amplifier 66. This results in
The output line 82 of the OP amplifier 66 is connected to the driver 5.
The current value flowing through 6 and 58 is converted into a voltage value and appears.
一方ノアゲート７８の出力線８４の信号は通常
高電位（以下Ｈと称す）であり、アンドゲート３
２の出力線５０又はアンドゲート３４の出力線５
２に発生するパルスがＬからＨに立ち上つている
間は出力線８４の信号はＬとなる。この間は
MOSトランジスタ７６はオフし、MOSトランジ
スタ７４はオンする。これによりOPアンプ６６
の出力線８２に得られる電圧信号は、MOSトラ
ンジスタ７４を介して抵抗７０、コンデンサ７２
で構成される積分回路に印加される。この結果コ
ンデンサ７２は出力線８２の電圧信号によつて充
電を開始し、出力線１００の電位は出力線８２の
電圧信号、つまりドライバ５６，５８に流れる電
流波形の積分値に対応して上昇する。このドライ
バ５６，５８に流れる電流波形の積分値は前に述
べたように、ステツプモータ６０に加わる負荷が
大きいほど大きくなる。これより出力線１００の
電位はステツプモータ６０に加わる負荷が大きく
なるほど高くなることになる。この出力線１００
の電位はパルス幅制御回路８６のOPアンプ８８
により、抵抗９０と可変抵抗９２で設定される一
定電位と比較される。ここで抵抗９０と可変抵抗
９２で設定される一定電位は、ステツプモータ６
０のロータ１１２がパルス幅15.63ｍｓの駆動パ
ルスで十分に回りきる負荷がステツプモータ６０
に加わつた時の電流波形の積分値を電圧変換した
値とほぼ同レベルになるように設定しておく。 On the other hand, the signal on the output line 84 of the NOR gate 78 is normally at a high potential (hereinafter referred to as H).
2 output line 50 or AND gate 34 output line 5
While the pulse generated at 2 rises from L to H, the signal on the output line 84 becomes L. During this time
MOS transistor 76 is turned off and MOS transistor 74 is turned on. This allows OP amp 66
The voltage signal obtained on the output line 82 of
is applied to an integrating circuit consisting of As a result, the capacitor 72 starts charging by the voltage signal on the output line 82, and the potential on the output line 100 rises in accordance with the voltage signal on the output line 82, that is, the integral value of the current waveform flowing through the drivers 56 and 58. . As described above, the integral value of the current waveform flowing through the drivers 56 and 58 increases as the load applied to the step motor 60 increases. From this, the potential of the output line 100 increases as the load applied to the step motor 60 increases. This output line 100
The potential of is the OP amplifier 88 of the pulse width control circuit 86.
This is compared with a constant potential set by the resistor 90 and the variable resistor 92. Here, the constant potential set by the resistor 90 and variable resistor 92 is the same as that of the step motor 6.
The load on which the rotor 112 of 0 can be rotated sufficiently with a drive pulse with a pulse width of 15.63 ms is the step motor 60.
The integrated value of the current waveform when applied to the voltage is set so that it is approximately at the same level as the voltage-converted value.
したがつて抵抗９０と可変抵抗９２で設定され
る電位の方が出力線１００の電位より高い場合
は、ステツプモータ６０の負荷は駆動パルス幅
15.63ｍｓで十分駆動するほど小さいことにな
る。この場合OPアンプ８８の出力線１０２の信
号はＬの状態を保持し、フリツプフロツプ９４の
出力線１０６の信号もＬのままとなり、ステツプ
モータ６０には15.63ｍｓの駆動パルスが印加さ
れることになる。そしてこの駆動パルスがＨから
Ｌに立ち下ると、ノアゲート７８の出力線８４の
信号はＬからＨに立ち上り、MOSトランジスタ
７４をオフし、MOSトランジスタ７６をオンさ
せる。これによりコンデンサ７２に充電された電
荷はMOSトランジスタ７６を介して放電され
る。 Therefore, if the potential set by the resistor 90 and the variable resistor 92 is higher than the potential of the output line 100, the load on the step motor 60 is equal to the drive pulse width.
This is small enough to drive in 15.63ms. In this case, the signal on the output line 102 of the OP amplifier 88 remains at L, the signal on the output line 106 of the flip-flop 94 also remains at L, and a 15.63 ms drive pulse is applied to the step motor 60. . When this drive pulse falls from H to L, the signal on the output line 84 of the NOR gate 78 rises from L to H, turning off the MOS transistor 74 and turning on the MOS transistor 76. As a result, the charge stored in the capacitor 72 is discharged via the MOS transistor 76.
ところがステツプモータ６０に加わる負荷がパ
ルス幅15.63ｍｓの駆動パルスではロータ１１２
が十分に回転しきれないほど大きくなると、出力
線１００の電位は抵抗９０と可変抵抗９２で設定
される電位より高くなる。この場合はOPアンプ
８８の出力線１０２はＬからＨに立ち上り、フリ
ツプフロツプ９４の出力線１０６の信号もＬから
Ｈとなる。これによりオアゲート９８の出力線１
１０はＨとなり、アンドゲート３２の出力線５０
とアンドゲート３４の出力線５２には１秒毎に交
互に31.25ｍｓのパルス幅をもつ通常の駆動パル
スがドライバ５６，５８を介してステツプモータ
６０に印加される。そしてアンドゲート３２の出
力線５０またはアンドゲート３４の出力線５２に
発生するパルスがＨからＬに立ち下るとノアゲー
ト７８の出力線８４の信号はＬからＨとなる。こ
れによりMOSトランジスタ７６はオンし、コン
デンサ７２に充電された電荷はMOSトランジス
タ７６を介して放電される。また、これにより
MOSトランジスタ７４はオフし、ワンシヨツト
マルチバイブレータ９６の出力線１０４には正の
シングルパルスが得られ、該パルスの立ち上りに
よりフリツプフロツプ９４の出力線１０６の信号
はＨからＬとなる。以下前述の動作を繰り返す。 However, when the load applied to the step motor 60 is a drive pulse with a pulse width of 15.63 ms, the rotor 112
When the output line 100 becomes so large that it cannot be rotated sufficiently, the potential of the output line 100 becomes higher than the potential set by the resistor 90 and the variable resistor 92. In this case, the output line 102 of the OP amplifier 88 rises from L to H, and the signal on the output line 106 of the flip-flop 94 also changes from L to H. As a result, output line 1 of OR gate 98
10 becomes H, and the output line 50 of the AND gate 32
Normal drive pulses having a pulse width of 31.25 ms are applied to the step motor 60 via drivers 56 and 58 alternately every second to the output line 52 of the AND gate 34. When the pulse generated on the output line 50 of the AND gate 32 or the output line 52 of the AND gate 34 falls from H to L, the signal on the output line 84 of the NOR gate 78 changes from L to H. As a result, the MOS transistor 76 is turned on, and the charge stored in the capacitor 72 is discharged via the MOS transistor 76. Also, this
The MOS transistor 74 is turned off, and a positive single pulse is obtained on the output line 104 of the one-shot multivibrator 96, and the signal on the output line 106 of the flip-flop 94 changes from H to L due to the rise of this pulse. The above-mentioned operation is then repeated.
第４図ａ，ｂはステツプモータ６０に印加され
る駆動パルスを示した波形図である。第４図ａは
ステツプモータ６０に加わる負荷が小さいときを
示し、駆動パルスのパルス幅は15.63ｍｓとな
る。第４図ｂはステツプモータ６０に加わる負荷
が大きいときを示し、駆動パルスのパルス幅は負
荷が小さいときの２倍の31.25ｍｓとなる。 FIGS. 4a and 4b are waveform diagrams showing drive pulses applied to the step motor 60. FIG. FIG. 4a shows a case where the load applied to the step motor 60 is small, and the pulse width of the drive pulse is 15.63 ms. FIG. 4b shows a case where the load applied to the step motor 60 is large, and the pulse width of the drive pulse is 31.25 ms, which is twice that when the load is small.
このように本実施例によれば、ステツプモータ
６０に加わる負荷がパルス幅15.63ｍｓの駆動パ
ルスでロータ１１２が十分回りきるほど小さいと
きには、駆動パルスのパルス幅を15.63ｍｓに削
減してステツプモータ６０に印加する。そしてパ
ルス幅15.63ｍｓの駆動パルスではロータ１１２
が十分に回転しきれないほど大きい負荷が加わつ
たときは、ステツプモータ６０に通常のパルス幅
31.25ｍｓの駆動パルスを印加する。このため、
軽負荷時にステツプモータ６０にむだな電流が流
れなくなるため、ステツプモータ６０の消費電流
は著しく削減することができ、この結果時計の電
源電池の長寿命化を図ることができる。またドラ
イバ５６，５８に流れる電流波形を検出して積分
する電流積分回路６４の入力端に入力インピーダ
ンスの大きいOPアンプ６６を用いているため、
本発明による回路を付加してもステツプモータ６
０に流れる電流には影響を与えない。 According to this embodiment, when the load applied to the step motor 60 is small enough to rotate the rotor 112 sufficiently with a drive pulse with a pulse width of 15.63 ms, the pulse width of the drive pulse is reduced to 15.63 ms and the step motor 60 is to be applied. And with a drive pulse with a pulse width of 15.63ms, the rotor 112
When a load is applied to the step motor 60 that is so large that it cannot rotate sufficiently, the step motor 60 has a normal pulse width.
Apply a 31.25ms driving pulse. For this reason,
Since no unnecessary current flows through the step motor 60 during light loads, the current consumption of the step motor 60 can be significantly reduced, and as a result, the life of the power source battery of the timepiece can be extended. Furthermore, since the OP amplifier 66 with large input impedance is used at the input end of the current integration circuit 64 that detects and integrates the current waveform flowing through the drivers 56 and 58,
Even if the circuit according to the present invention is added, the step motor 6
It does not affect the current flowing to zero.
本実施例においては、ステツプモータに加わる
負荷が小さいときは、通常駆動パルスのパルス幅
より小さい駆動パルスをステツプモータに印加
し、負荷の大きさがステツプモータのロータが回
転しきれないほど大きいときには通常駆動パルス
のパルス幅をもつ駆動パルスを印加しているが、
負荷が一定以上のときは電流積分回路より検出さ
れる電流波形の積分量によつて駆動パルスのパル
ス幅を設定することも実施可能である。 In this embodiment, when the load applied to the step motor is small, a drive pulse smaller than the pulse width of the normal drive pulse is applied to the step motor, and when the load is so large that the rotor of the step motor cannot rotate, the drive pulse is applied to the step motor. A drive pulse with the pulse width of a normal drive pulse is applied, but
When the load is above a certain level, it is also possible to set the pulse width of the drive pulse based on the amount of integration of the current waveform detected by the current integration circuit.
以上述べたように本発明によれば、ステツプモ
ータに加わる負荷の大きさを駆動コイルに流れる
電流波形の積分値で検出し、ステツプモータに加
わる負荷が小さいときには通常駆動パルスのパル
ス幅より小さい駆動パルスをステツプモータに印
加し、加わる負荷が大きくなつてステツプモータ
のロータが回転しきれないときは駆動パルスのパ
ルス幅を増大することにより、ステツプモータの
むだな消費電流を抑えられ、これにより電流電池
の長寿命化が図れ、その効果は大きい。 As described above, according to the present invention, the magnitude of the load applied to the step motor is detected by the integral value of the current waveform flowing through the drive coil, and when the load applied to the step motor is small, the step motor is driven with a pulse width smaller than that of the normal drive pulse. By applying pulses to the step motor and increasing the pulse width of the drive pulse when the applied load becomes large and the rotor of the step motor cannot rotate, the wasteful current consumption of the step motor can be suppressed. The battery life can be extended, and the effect is significant.
第１図は従来の時計回路を示すブロツク回路図
である。第２図はステツプモータの駆動コイルに
流れる電流波形を示す波形図である。第３図は本
発明の一実施例を示すブロツク回路図である。第
４図ａ，ｂは本発明の実施例における駆動パルス
の波形図である。
６０……ステツプモータ、６４……電流積分回
路、６６，８８……OPアンプ、７０，９０……
抵抗、７２……コンデンサ、８６……パルス幅制
御回路、９２……可変抵抗、９４……フリツプフ
ロツプ、９６……ワンシヨツトマルチバイブレー
タ、９８……オアゲート。
FIG. 1 is a block circuit diagram showing a conventional clock circuit. FIG. 2 is a waveform diagram showing the waveform of the current flowing through the drive coil of the step motor. FIG. 3 is a block circuit diagram showing one embodiment of the present invention. FIGS. 4a and 4b are waveform diagrams of driving pulses in an embodiment of the present invention. 60...Step motor, 64...Current integration circuit, 66,88...OP amplifier, 70,90...
Resistor, 72... Capacitor, 86... Pulse width control circuit, 92... Variable resistor, 94... Flip-flop, 96... One-shot multivibrator, 98... OR gate.
Claims (1)
と、該基準信号を分周する分周回路と、分周回路
からの信号により一定期間毎に一定時間幅のパル
スを発生する波形整形回路と、波形整形回路から
のパルスにより回転駆動するステツプモータと、
を有する時計用ステツプモータの駆動装置におい
て、前記波形整形回路からのパルスを通常のパル
ス幅よりも狭くしてステツプモータに印加すると
共に、ステツプモータの駆動コイルに流れる電流
波形を検出して積分する電流積分回路と、前記パ
ルス幅の狭いパルスによつてステツプモータが十
分に駆動される負荷が加わつた時の電流波形の積
分値が予め一定値として定められ、前記電流積分
回路からの積分値が該一定値以上の時はステツプ
モータに印加されているパルスのパルス幅を継続
的に増大させるパルス制御回路と、を設けたこと
を特徴とする時計用ステツプモータの駆動装置。 ２ 特許請求の範囲第１項記載において、電流積
分回路が、ステツプモータの駆動コイルに流れる
電流波形を電圧波形に変換する電流−電圧変換回
路と、電圧波形を積分する積分回路と、を含むこ
とを特徴とする時計用ステツプモータの駆動装
置。 ３ 特許請求の範囲第１項または第２項記載にお
いて、パルス制御回路が、電流積分回路の出力電
圧値と一定電圧値とを比較する比較回路と、比較
回路により電流積分回路の出力電圧値が一定電圧
値より大きいことを検出したときに駆動パルスの
パルス幅を通常駆動パルスのパルス幅とするパル
ス幅増大回路と、から構成されることを特徴とす
る時計用ステツプモータの駆動装置。[Scope of Claims] 1. A reference signal generator that generates a time reference signal, a frequency divider circuit that divides the frequency of the reference signal, and a pulse with a constant time width generated at a constant period by a signal from the frequency divider circuit. a step motor that is rotated by pulses from the waveform shaping circuit;
In the step motor drive device for a watch, the pulse from the waveform shaping circuit is made narrower than a normal pulse width and applied to the step motor, and the current waveform flowing through the drive coil of the step motor is detected and integrated. The integral value of the current waveform when the step motor is sufficiently driven by the current integrating circuit and the narrow pulse width pulse is predetermined as a constant value, and the integral value from the current integrating circuit is determined in advance. A drive device for a step motor for a timepiece, comprising: a pulse control circuit that continuously increases the pulse width of the pulse applied to the step motor when the width exceeds the certain value. 2. In claim 1, the current integration circuit includes a current-voltage conversion circuit that converts the current waveform flowing through the drive coil of the step motor into a voltage waveform, and an integration circuit that integrates the voltage waveform. A drive device for a step motor for a watch, which is characterized by: 3. In claim 1 or 2, the pulse control circuit includes a comparison circuit that compares the output voltage value of the current integration circuit with a constant voltage value, and a comparison circuit that compares the output voltage value of the current integration circuit with a constant voltage value. 1. A drive device for a step motor for a watch, comprising: a pulse width increasing circuit that changes the pulse width of a drive pulse to the pulse width of a normal drive pulse when a voltage larger than a certain voltage value is detected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15482779A JPS5677778A (en) | 1979-11-29 | 1979-11-29 | Driving device for timepiece step motor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15482779A JPS5677778A (en) | 1979-11-29 | 1979-11-29 | Driving device for timepiece step motor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5677778A JPS5677778A (en) | 1981-06-26 |
| JPS6114477B2 true JPS6114477B2 (en) | 1986-04-18 |
Family
ID=15592739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15482779A Granted JPS5677778A (en) | 1979-11-29 | 1979-11-29 | Driving device for timepiece step motor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5677778A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62285377A (en) * | 1986-06-04 | 1987-12-11 | ヒロセ電機株式会社 | Shield type electric connector and connection thereof |
| JPS6314379U (en) * | 1986-07-15 | 1988-01-30 | ||
| JPS6358476U (en) * | 1986-10-02 | 1988-04-19 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH640999B (en) * | 1980-08-25 | Ebauchesfabrik Eta Ag | METHOD AND DEVICE FOR CONTROLLING A STEP MOTOR OF AN ELECTRONIC CLOCK PART. |
-
1979
- 1979-11-29 JP JP15482779A patent/JPS5677778A/en active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62285377A (en) * | 1986-06-04 | 1987-12-11 | ヒロセ電機株式会社 | Shield type electric connector and connection thereof |
| JPS6314379U (en) * | 1986-07-15 | 1988-01-30 | ||
| JPS6358476U (en) * | 1986-10-02 | 1988-04-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5677778A (en) | 1981-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4599005A (en) | Step motor control mechanism for electronic timepiece | |
| JP3678075B2 (en) | Power supply device and control method thereof, portable electronic device, timing device and control method thereof | |
| US4433401A (en) | Electronic timepiece having a stepping motor and driving circuit compensated for power source variations | |
| US4219999A (en) | Electronic timepiece equipped with battery life display | |
| JP3449357B2 (en) | Electronic device and control method for electronic device | |
| US4014164A (en) | Electronic timepiece including battery monitoring arrangement | |
| JPS6114477B2 (en) | ||
| US4218661A (en) | C-MOS crystal oscillator including circuit for temporarily increasing closed loop gain | |
| EP0905588A2 (en) | Electronically controlled mechanical timepiece and method of controlling the same | |
| US6466519B1 (en) | Electronic device, electronic timepiece and power control method | |
| US4141064A (en) | Booster circuit | |
| JP3601375B2 (en) | Portable electronic device and method of controlling portable electronic device | |
| JP3525897B2 (en) | Electronic device and control method of electronic device | |
| US4221111A (en) | Electronic timepiece having a voltage conversion circuit | |
| JPH0225525B2 (en) | ||
| JPH0142395B2 (en) | ||
| GB1581917A (en) | Integrated circuit for electronic timepiece | |
| JP2905856B2 (en) | Stepping motor control circuit | |
| JP2562395B2 (en) | Power supply circuit | |
| JPH0145148Y2 (en) | ||
| JPS6239435Y2 (en) | ||
| JPS6147067B2 (en) | ||
| JPS62238484A (en) | Electronic timepiece | |
| JPS6243389Y2 (en) | ||
| JPH0830742B2 (en) | Analog electronic clock |