JPS60662A - 回転ヘツド方式のデイジタル信号記録再生装置 - Google Patents
回転ヘツド方式のデイジタル信号記録再生装置Info
- Publication number
- JPS60662A JPS60662A JP10769983A JP10769983A JPS60662A JP S60662 A JPS60662 A JP S60662A JP 10769983 A JP10769983 A JP 10769983A JP 10769983 A JP10769983 A JP 10769983A JP S60662 A JPS60662 A JP S60662A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- signal
- circuit
- transmission rate
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
- G11B15/4671—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling simultaneously the speed of the tape and the speed of the rotating head
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は回転ヘッド方式のディジタル信号再生装置に係
り、特に記録する信号のサンプリング周波数、量子化ビ
ット数が異なっても、記録媒体上の記録フォーマットお
よび、記録波長が一定となるような好適な回転ヘッド方
式のディジタル信号記録再生装置に関する。
り、特に記録する信号のサンプリング周波数、量子化ビ
ット数が異なっても、記録媒体上の記録フォーマットお
よび、記録波長が一定となるような好適な回転ヘッド方
式のディジタル信号記録再生装置に関する。
オーディオ信号をディジタル信号に変換して記録媒体に
6己録丹生するディジタル信号記@再生装置は、゛既存
のVTINを利用した回転ヘッド方式のものなど民生用
の機器にまで採用され始めている。さらに、ディジタル
信号記録再生装置はメモリを使って自由に時間軸の圧伸
が可能なこと、超忠実配録再生が行なえることなどの特
徴を利用して、音声専用のヘリカルスキャン方式のディ
ジタル信号記録再生装置が今後採用される方向にある。
6己録丹生するディジタル信号記@再生装置は、゛既存
のVTINを利用した回転ヘッド方式のものなど民生用
の機器にまで採用され始めている。さらに、ディジタル
信号記録再生装置はメモリを使って自由に時間軸の圧伸
が可能なこと、超忠実配録再生が行なえることなどの特
徴を利用して、音声専用のヘリカルスキャン方式のディ
ジタル信号記録再生装置が今後採用される方向にある。
従来の回転ヘッド方式ディジタル信号記録再生装置の一
例を第1図に示す。
例を第1図に示す。
第1図において、1はアナログ信号入力端子、2および
15はサンプル・ホールド回路、3,14はA/D変換
器およびD/A変換器、4および13は信号処理回路、
5は記録アンプ、6は記録信号出力端子、7は記録再生
ヘッド、8は回転ドラム、9は記録媒体、10はヘッド
再生出力、/1は再生アンプ、12は波形等化回路、1
6はアナログ1ぎ号出力端子、17は基準イ=号発生器
、1Bはクロック生成回路である。
15はサンプル・ホールド回路、3,14はA/D変換
器およびD/A変換器、4および13は信号処理回路、
5は記録アンプ、6は記録信号出力端子、7は記録再生
ヘッド、8は回転ドラム、9は記録媒体、10はヘッド
再生出力、/1は再生アンプ、12は波形等化回路、1
6はアナログ1ぎ号出力端子、17は基準イ=号発生器
、1Bはクロック生成回路である。
記録時には、アナログ信号入力端子1より入力されたア
ナログ信号をサンプル・ホールド回路2でサンプルし、
A/D変換器3によりPCN4ディジタル信号に変換さ
れる。次にこのI’CMディジタル信号は記録系の信号
処理回路4に:r6いて誤り検出・訂正用の符号、同期
信号の付加等を行ない記録アンプ5で増幅され記録・は
号出力端子6を経て、所定回転数で回転している記録再
生へラド7によって所定速度で走行している記録媒体9
に記録される。再生時には、記録媒体9に記録されてい
る信号な記録再生ヘッド7で再生し、再生アンプ11で
増幅後、波形等化回路12で記録媒体9および記録再生
ヘッド7で生じる伝送特性の劣化を補正する。次に再生
系の信号処理回路15により誤り検出・訂正を行ない、
D/A変換器14によりアナログ信号に変換され、サン
プルホールド回路15により サンプルを行なった後に
アナログ信号出力端子16から出力する。
ナログ信号をサンプル・ホールド回路2でサンプルし、
A/D変換器3によりPCN4ディジタル信号に変換さ
れる。次にこのI’CMディジタル信号は記録系の信号
処理回路4に:r6いて誤り検出・訂正用の符号、同期
信号の付加等を行ない記録アンプ5で増幅され記録・は
号出力端子6を経て、所定回転数で回転している記録再
生へラド7によって所定速度で走行している記録媒体9
に記録される。再生時には、記録媒体9に記録されてい
る信号な記録再生ヘッド7で再生し、再生アンプ11で
増幅後、波形等化回路12で記録媒体9および記録再生
ヘッド7で生じる伝送特性の劣化を補正する。次に再生
系の信号処理回路15により誤り検出・訂正を行ない、
D/A変換器14によりアナログ信号に変換され、サン
プルホールド回路15により サンプルを行なった後に
アナログ信号出力端子16から出力する。
また、サンプル・ホールド回路2,15.A/D変換器
5 、D/A変換器14、記録系および再生系信号処理
回路4,16は、基準信号発生器17によって得られる
基準クロックをもとにクロック生成回路18で生成され
るクロックにより動作している。
5 、D/A変換器14、記録系および再生系信号処理
回路4,16は、基準信号発生器17によって得られる
基準クロックをもとにクロック生成回路18で生成され
るクロックにより動作している。
第1図に示したディジタル信号記録再生装置は、アナロ
グ音声信号をPCMディジタル信号に変換して=t v
fi再生する用途の他に、現在実用化されているコンパ
クト・ディスク(CD )を用いたCDプレーヤやPC
M放送からのディジタル・ダビングが重要となる。CD
プレーヤの場合は、サンプル周波数が44.1 K)I
Z、 を予信ビット数が16ビツトであり、■χ放送は
サンプル周波数4810(Z 。
グ音声信号をPCMディジタル信号に変換して=t v
fi再生する用途の他に、現在実用化されているコンパ
クト・ディスク(CD )を用いたCDプレーヤやPC
M放送からのディジタル・ダビングが重要となる。CD
プレーヤの場合は、サンプル周波数が44.1 K)I
Z、 を予信ビット数が16ビツトであり、■χ放送は
サンプル周波数4810(Z 。
量子化ビット数が16ビツトとサンプル周波数が52に
1(Z 1f子化ピツ)illtが14ビツト(圧伸)
の2種類である。このようにオーディオPCM(M号の
サンプル周波数、量子化ビット数としては、複数の値が
存在しており、PCMディジタル18号り己録再生装置
としては、これらのシステムに対応する必安がある。
1(Z 1f子化ピツ)illtが14ビツト(圧伸)
の2種類である。このようにオーディオPCM(M号の
サンプル周波数、量子化ビット数としては、複数の値が
存在しており、PCMディジタル18号り己録再生装置
としては、これらのシステムに対応する必安がある。
ここで、サンプル周波数が異なるディジタル信号を第1
図に示すようなハ[定回転数で回転している記録再生ヘ
ッドで所定速度で走行して℃・る記録媒体に記録すると
、最短成長がサンプル周波数によって変化する。サンプ
ル周波数が大きい、すなわち、伝送レートが大きいはど
N−t4波長が短くなる。したがって、それぞれのシス
テムのサンプル周波数の比が最大1.5倍あるためにサ
ンプル周波数の低いシステムに合わ七た場合、他のサン
プル周波数の高いシステムのイF4−’5が記録再生で
きないなどの欠点があった。
図に示すようなハ[定回転数で回転している記録再生ヘ
ッドで所定速度で走行して℃・る記録媒体に記録すると
、最短成長がサンプル周波数によって変化する。サンプ
ル周波数が大きい、すなわち、伝送レートが大きいはど
N−t4波長が短くなる。したがって、それぞれのシス
テムのサンプル周波数の比が最大1.5倍あるためにサ
ンプル周波数の低いシステムに合わ七た場合、他のサン
プル周波数の高いシステムのイF4−’5が記録再生で
きないなどの欠点があった。
又、量子化ビット数が異なるディジタル信号を記録再生
するには、量子化ビット数の小さい14ピツトのデータ
に、PCMデータ以外の2ビツトのデータを付加し、1
6ビツトの形状とし、量子化ビット数16ビツトの場合
と同様に記録再生する必要がある。しかし、PCMデー
タを記録再生するという目的に対し、上記で付加した2
ピントは、何の働きもせず、冗長度が上がり非常に効率
が悪い。この効率の悪さを改善するためには、14ピン
ト量子化のPCMデータに対するフレーム生成のフォー
マットを新たに作成する必要があり、第1図の信号処理
回路4,160回路規模が約2倍になるという欠点があ
る。
するには、量子化ビット数の小さい14ピツトのデータ
に、PCMデータ以外の2ビツトのデータを付加し、1
6ビツトの形状とし、量子化ビット数16ビツトの場合
と同様に記録再生する必要がある。しかし、PCMデー
タを記録再生するという目的に対し、上記で付加した2
ピントは、何の働きもせず、冗長度が上がり非常に効率
が悪い。この効率の悪さを改善するためには、14ピン
ト量子化のPCMデータに対するフレーム生成のフォー
マットを新たに作成する必要があり、第1図の信号処理
回路4,160回路規模が約2倍になるという欠点があ
る。
本発明の目的は、サンプル周波数、量子化ビット数の異
なるPCMデータを記録再生1−る時において、回路規
模の増加が少なく、冗長匿の変わらないPCMデータの
フレーム生成フォーマットを提供し、記録媒体上に同一
の記録波長、6記録フオーマツトで記録することができ
るPC′Mディジタル信号記録再生装置を提供すること
にある。
なるPCMデータを記録再生1−る時において、回路規
模の増加が少なく、冗長匿の変わらないPCMデータの
フレーム生成フォーマットを提供し、記録媒体上に同一
の記録波長、6記録フオーマツトで記録することができ
るPC′Mディジタル信号記録再生装置を提供すること
にある。
2つの異なる量子化ビット数ns、 + n112を同
一フレーム構成で伝送するため、ns、と182の公倍
数を1フレームの])CMデータビット数とし、量子化
ビット数によらず、誤り検出訂正コードは、一定のビッ
ト数からなるシンボルを単位に生成付加し、冗長就を変
えずフレーム生成を行なう。
一フレーム構成で伝送するため、ns、と182の公倍
数を1フレームの])CMデータビット数とし、量子化
ビット数によらず、誤り検出訂正コードは、一定のビッ
ト数からなるシンボルを単位に生成付加し、冗長就を変
えずフレーム生成を行なう。
このようにして倚た、PCMディジタル化号信号録する
時に、伝送レートに比例して記録内生ヘッドが固定され
ている回転ドラムの回転数と記録媒体の送り速度を変化
さゼることにより記録媒体上の記録波長および記録フォ
ーマットを一定にすることができ、同一のシステムでサ
ンプル周波数、を予信ビット数が異なるl)Cへ4ディ
ジタル信号を効率良く記録することができる。
時に、伝送レートに比例して記録内生ヘッドが固定され
ている回転ドラムの回転数と記録媒体の送り速度を変化
さゼることにより記録媒体上の記録波長および記録フォ
ーマットを一定にすることができ、同一のシステムでサ
ンプル周波数、を予信ビット数が異なるl)Cへ4ディ
ジタル信号を効率良く記録することができる。
以下、本発明の実施例をサンプル周波fly 48I<
JIZ量子化ビット数16ピツト、サンプル周波数44
.1KHz 、 量子化ビット数16ビツト、および、
サンプル周波数32I()Iz 量子化ビット数12ビ
ツトの6種類の■χディジタル信号を記録再生ずる場合
について説明する。まず、2つの異なる量子化ビット数
、16ビツト、12ビツトに対して同一フレーム構成と
する方法及び信号処理回路について述べ、その故、この
ようにして得たディジタル信号で記録媒体上に記録波長
および記録フォーマットを一定に1−るPGJディジタ
ル記録月生装置について述べる。
JIZ量子化ビット数16ピツト、サンプル周波数44
.1KHz 、 量子化ビット数16ビツト、および、
サンプル周波数32I()Iz 量子化ビット数12ビ
ツトの6種類の■χディジタル信号を記録再生ずる場合
について説明する。まず、2つの異なる量子化ビット数
、16ビツト、12ビツトに対して同一フレーム構成と
する方法及び信号処理回路について述べ、その故、この
ようにして得たディジタル信号で記録媒体上に記録波長
および記録フォーマットを一定に1−るPGJディジタ
ル記録月生装置について述べる。
第2図に本発明の16ビソト、12ビツト拒子化に対し
て、同一フレーム構成とする一例のフレーム構成図を示
す。第2図(a)は16ビツト景子化に#16フレーム
構成で、1aはフレーム同期信号バクーン8ビット、2
aはPCMデータの他にシステム等のコントロール情報
を記録するためのコントロールデータ8ビツト、 3a
は量子化16ビツトで6ザンプルのPeIデータ、 4
aは誤り訂正用のコード32ピツ)、5aは誤り検出用
のコード16ビツトである。(b)は12ビツト員子化
におけるフレーム構成で、1bはフレーム同期信号パタ
ーン8ピツ)、2b+!コントロールデータ8ビツト、
3bは量子化12ビットで8ザンプルのI)CMデータ
、4bは誤り訂正用のコード62ビツト、51〕は誤り
検出用のコード16ビツトである。
て、同一フレーム構成とする一例のフレーム構成図を示
す。第2図(a)は16ビツト景子化に#16フレーム
構成で、1aはフレーム同期信号バクーン8ビット、2
aはPCMデータの他にシステム等のコントロール情報
を記録するためのコントロールデータ8ビツト、 3a
は量子化16ビツトで6ザンプルのPeIデータ、 4
aは誤り訂正用のコード32ピツ)、5aは誤り検出用
のコード16ビツトである。(b)は12ビツト員子化
におけるフレーム構成で、1bはフレーム同期信号パタ
ーン8ピツ)、2b+!コントロールデータ8ビツト、
3bは量子化12ビットで8ザンプルのI)CMデータ
、4bは誤り訂正用のコード62ビツト、51〕は誤り
検出用のコード16ビツトである。
第2図において、PCMデータ3a、3t)のビット数
は、量子化ビット数1(S、12の公倍数96ビツトで
、量子化ビット数によらず一定である。これを8ピツト
1シンボルとして分割−づるど、1”CMデータ3aは
、第3図(a)で示ずように1ザンプルのデータ16ビ
ツトを2シンボルに分割、シンボルW。、W8.・・・
Wllで構成する。一方PC?V1データ6bは、第3
図(b)で示すように、1サンプルのデータ12ビツト
を8ビツト1シンボル凄4ピツトに分割、この4ビツト
は、他のサンプルから生じた4ビツトと合わせ1シンボ
ルとし、シンボルW。1w1゜・・・Wl、で構成する
。よって、1フレームのシンボル数は、第2図(a)9
(b)から明らかなように、量子化ビット数によらず
、12個と一定である。ここで、第2図の誤り訂正コー
ド4a、4bのシンボ)L/PO+ PH+ P2 +
PHは、PCMデータのシンボルW。−W。
は、量子化ビット数1(S、12の公倍数96ビツトで
、量子化ビット数によらず一定である。これを8ピツト
1シンボルとして分割−づるど、1”CMデータ3aは
、第3図(a)で示ずように1ザンプルのデータ16ビ
ツトを2シンボルに分割、シンボルW。、W8.・・・
Wllで構成する。一方PC?V1データ6bは、第3
図(b)で示すように、1サンプルのデータ12ビツト
を8ビツト1シンボル凄4ピツトに分割、この4ビツト
は、他のサンプルから生じた4ビツトと合わせ1シンボ
ルとし、シンボルW。1w1゜・・・Wl、で構成する
。よって、1フレームのシンボル数は、第2図(a)9
(b)から明らかなように、量子化ビット数によらず
、12個と一定である。ここで、第2図の誤り訂正コー
ド4a、4bのシンボ)L/PO+ PH+ P2 +
PHは、PCMデータのシンボルW。−W。
を用いて、以下に示す式+11によって、リード・ソロ
モン符号を付加することができる。
モン符号を付加することができる。
(ここで、工は恒等元、T 、T”、 T3.・・・T
45はガロワ・フィールド(2つの個別内弁ゼロ元であ
り、示された乗算・加算は、ガロワ・フィールドで定義
された動作である。) よって第2図(a)、 (b)で示すように、1フレー
ムの■χデータ3a、3bのシンボル数が同一であるこ
とから、量子化ビット数によらず、同じ演算回路で誤り
訂正コード4a、4bを生成及び復号することができる
。
45はガロワ・フィールド(2つの個別内弁ゼロ元であ
り、示された乗算・加算は、ガロワ・フィールドで定義
された動作である。) よって第2図(a)、 (b)で示すように、1フレー
ムの■χデータ3a、3bのシンボル数が同一であるこ
とから、量子化ビット数によらず、同じ演算回路で誤り
訂正コード4a、4bを生成及び復号することができる
。
又、誤り検出コード5a、5bは、コントロールデータ
2a、22b5PCデータ3a、3b 、 %り訂正コ
ード4a、4bがそれぞれ同一ビット数であることから
、同一の誤り検出コードの演算処理によって付加するこ
とができる。ここでは、誤り検出コードとして、コント
ロールデータ2a、 PCMデータ3a、誤り訂正コー
ド4aに、16ビツトのCRC符号を付加した。よって
、紀2図によれは、量子化ビット数が、16ビツト、1
2ビツトとi4なっても、1フレームの構成を共通にす
ることにより、冗長度が一定で、誤り検出、訂正コード
の生成及び復号を共頭化することかでざる。
2a、22b5PCデータ3a、3b 、 %り訂正コ
ード4a、4bがそれぞれ同一ビット数であることから
、同一の誤り検出コードの演算処理によって付加するこ
とができる。ここでは、誤り検出コードとして、コント
ロールデータ2a、 PCMデータ3a、誤り訂正コー
ド4aに、16ビツトのCRC符号を付加した。よって
、紀2図によれは、量子化ビット数が、16ビツト、1
2ビツトとi4なっても、1フレームの構成を共通にす
ることにより、冗長度が一定で、誤り検出、訂正コード
の生成及び復号を共頭化することかでざる。
上記第2図のフレーム生成方法の生成回1%の一例を第
4図の構成図に示す。第4図K :I61.・で、19
は16ビツ)AD変換器で、上位8ヒツトは19Uに下
位8ビツトは4ピツトごとにsll、sn2に出力する
。20U、20/<は8ビツトのデータラッチで、それ
ぞれクロック入力20CU、20Clによってデータを
ラッチする。21U、211.26.易はスリーステー
ト・バッ7アテ、コントロール1FM 号2 I CU
。
4図の構成図に示す。第4図K :I61.・で、19
は16ビツ)AD変換器で、上位8ヒツトは19Uに下
位8ビツトは4ピツトごとにsll、sn2に出力する
。20U、20/<は8ビツトのデータラッチで、それ
ぞれクロック入力20CU、20Clによってデータを
ラッチする。21U、211.26.易はスリーステー
ト・バッ7アテ、コントロール1FM 号2 I CU
。
21C7I、 26C,3!Icが’o”a)時出力%
−L”1”0)時ハイインピーダンスモードとなる。
−L”1”0)時ハイインピーダンスモードとなる。
22は8ビツト人カ2系統を切換出力するマルチプレク
サでコントロール信号22C力いじの時22A、’1’
の時22Bの信号を出力する。26は、データを記憶す
るW(ランダム・アクセス・メモリ)で、8ビツトのデ
ータ・バス23Aは、各回路に接続し、又マルチプレク
サ220入力2233には、データ・バス23Aの上位
4ビツトを接続する。24は、相隔23のアドレス及び
書き込み制御を行なうRAilvfアドレス制御回路で
24Aにアドレス、24Wに書き込み制御ハルスを出力
する。25はリード・ソロモン符号の符号器で、25A
に加わったデータ列を入力しそれに対するP。+ R+
P2 + Psの4シンボルのパリティ−を25Bカ
・ら出力する。27は8ビツト並列伯号をシリアル16
号に1−るパラレル・シリアル変換器(以師P/S変換
器と配す)で、28はCRC回路でP/S変換器27の
出力を入力としCRC符号を生成する。29はフレーム
同期信号パターンを発生するパターン発生器、31はス
イッチで、データ出力51A、 CRC符号出力31B
1フレーム同期パターン出力51Cを切換える。62は
出力端子で、30は上記各回路の制御クロックを生成す
るクロック発生器である。
サでコントロール信号22C力いじの時22A、’1’
の時22Bの信号を出力する。26は、データを記憶す
るW(ランダム・アクセス・メモリ)で、8ビツトのデ
ータ・バス23Aは、各回路に接続し、又マルチプレク
サ220入力2233には、データ・バス23Aの上位
4ビツトを接続する。24は、相隔23のアドレス及び
書き込み制御を行なうRAilvfアドレス制御回路で
24Aにアドレス、24Wに書き込み制御ハルスを出力
する。25はリード・ソロモン符号の符号器で、25A
に加わったデータ列を入力しそれに対するP。+ R+
P2 + Psの4シンボルのパリティ−を25Bカ
・ら出力する。27は8ビツト並列伯号をシリアル16
号に1−るパラレル・シリアル変換器(以師P/S変換
器と配す)で、28はCRC回路でP/S変換器27の
出力を入力としCRC符号を生成する。29はフレーム
同期信号パターンを発生するパターン発生器、31はス
イッチで、データ出力51A、 CRC符号出力31B
1フレーム同期パターン出力51Cを切換える。62は
出力端子で、30は上記各回路の制御クロックを生成す
るクロック発生器である。
最初に量子化ビット数16ビツトの場合の第4図の動作
を説明する。マルチプレクサ22のコントロール信号2
2CはIOjレベルに同定し、入力22Aに接続したA
I)変換器19の下位8ビット信号1911゜1912
をラッチ201に伝える。又、AI、1.を換器19の
上位8ビット個号19Uはラッチ20Uに加わる。
を説明する。マルチプレクサ22のコントロール信号2
2CはIOjレベルに同定し、入力22Aに接続したA
I)変換器19の下位8ビット信号1911゜1912
をラッチ201に伝える。又、AI、1.を換器19の
上位8ビット個号19Uはラッチ20Uに加わる。
よって°に予信ビット16ビツトのデータは、クロック
20CU 、 2 oClによってラッチ20U、20
1に格納される。このラッチ20TJ、201の出力(
J2、バッファ21U、 211に加わり、コントロー
ル信号21CU。
20CU 、 2 oClによってラッチ20U、20
1に格納される。このラッチ20TJ、201の出力(
J2、バッファ21U、 211に加わり、コントロー
ル信号21CU。
21Clを順次時分割で10ルベルとしIUJJ 23
のデータバス25Aに8ビツトごとにデータを供給する
。
のデータバス25Aに8ビツトごとにデータを供給する
。
このデータを1tAM23は、IIAMアドレス制御i
Q1回路24で生成されたアドレス24穴と、書き込み
制御1111パルス24Wによって格納する。このよう
な処理はクロック発生器30で生成したサンプリング周
仮数f、ごとに繰り返し行なう。次にIIAM23に格
納された。仕変挨器19の出力データの処理を第5図の
メモリマツプを用いて説明する。!45図において、1
11AM23は6つのブロックA、B、Cに別れ、■A
D食換器19のデータ及びコントロールf −タの薔込
み処理、■誤り訂正用のコード・リードンロモン符号P
。−P、の生成処理、■シリアルデータ出力処理の3つ
の処理を順次行ンよう。すなわら、次のような処理とな
る。ブロックAでバッファ35を介してコントロールデ
ータを書込み、AD変侯器19のデータを取り込み処理
している時、ブロックBでは、符号器25にW。−Wl
lのデータを送りP。−P、の生成処理を行ない、ブロ
ックCでは、P/S変倶岳27へデータ出力処理を行な
う。次に上記処理ρ・完了したら、フロックAでは先に
取り込んだADi換ar19リデータに対しPo =
Psの生成処理ン行ない、ブロックBではP。−P3の
生成か完了したデータをデータ出力処理する。フロック
Cは新たなAD変侠器19のデータ1番き込み処理を行
なう。このように、ブロックA、B、Cでは順次上記3
つの処理を行ない、P/S変換器27からコントロール
データPCM y’ −タ及びP。−P、乞シリアルI
MStとして出力する、P/S変換器27から送り出さ
れるC)WoIW、1−IW、、IPo、R、P2.P
sのシリアルデータは、CRC回路28に加わり、cn
c符号16ビツトを生成1−る。スイッチ61では、P
/S i換器27がら込り出されるデータ31A 、
CR,CiJm28カら送り出されるCI?C符号31
B、フレーム同期毎号パターン31Ckllli次切換
、最終データとして、端子62に送り出す。以上の動作
により16ビツト量子化のI)CMテデーは第2図(a
)で示すフレーム構成を行なうことができる。
Q1回路24で生成されたアドレス24穴と、書き込み
制御1111パルス24Wによって格納する。このよう
な処理はクロック発生器30で生成したサンプリング周
仮数f、ごとに繰り返し行なう。次にIIAM23に格
納された。仕変挨器19の出力データの処理を第5図の
メモリマツプを用いて説明する。!45図において、1
11AM23は6つのブロックA、B、Cに別れ、■A
D食換器19のデータ及びコントロールf −タの薔込
み処理、■誤り訂正用のコード・リードンロモン符号P
。−P、の生成処理、■シリアルデータ出力処理の3つ
の処理を順次行ンよう。すなわら、次のような処理とな
る。ブロックAでバッファ35を介してコントロールデ
ータを書込み、AD変侯器19のデータを取り込み処理
している時、ブロックBでは、符号器25にW。−Wl
lのデータを送りP。−P、の生成処理を行ない、ブロ
ックCでは、P/S変倶岳27へデータ出力処理を行な
う。次に上記処理ρ・完了したら、フロックAでは先に
取り込んだADi換ar19リデータに対しPo =
Psの生成処理ン行ない、ブロックBではP。−P3の
生成か完了したデータをデータ出力処理する。フロック
Cは新たなAD変侠器19のデータ1番き込み処理を行
なう。このように、ブロックA、B、Cでは順次上記3
つの処理を行ない、P/S変換器27からコントロール
データPCM y’ −タ及びP。−P、乞シリアルI
MStとして出力する、P/S変換器27から送り出さ
れるC)WoIW、1−IW、、IPo、R、P2.P
sのシリアルデータは、CRC回路28に加わり、cn
c符号16ビツトを生成1−る。スイッチ61では、P
/S i換器27がら込り出されるデータ31A 、
CR,CiJm28カら送り出されるCI?C符号31
B、フレーム同期毎号パターン31Ckllli次切換
、最終データとして、端子62に送り出す。以上の動作
により16ビツト量子化のI)CMテデーは第2図(a
)で示すフレーム構成を行なうことができる。
次に滑子化ビット数12ビットの場合の第2図の動作を
説明り−る。AI)裳換器19は16ビツトの18号の
内、上位12ビツト19U、 19J1を伝送“Jる。
説明り−る。AI)裳換器19は16ビツトの18号の
内、上位12ビツト19U、 19J1を伝送“Jる。
マルチプレクサ22のコントロール信号22Cは、AD
変換器19の出力がサンプル10時IOルベル、サンプ
ル20時11ルベル、サンプル5の時1 oI・・・の
様にサンプルごとにlOZ 111を坤り返ず信号を加
える。よってサンプル10時のラッチ201は、AD震
換器19の出力1911 、1912が加わり、サンプ
ル20時はlIAM25のデータバス25Aの上位4ビ
ツトと、油変挨器19の1911が加わる。この時RA
M25に書き込まれるデータを第6図のメモリマツプを
用いて説明する。サンプル1では、ラッチ20U、 2
01に、仕度換器19の出力がそのままラッチされる。
変換器19の出力がサンプル10時IOルベル、サンプ
ル20時11ルベル、サンプル5の時1 oI・・・の
様にサンプルごとにlOZ 111を坤り返ず信号を加
える。よってサンプル10時のラッチ201は、AD震
換器19の出力1911 、1912が加わり、サンプ
ル20時はlIAM25のデータバス25Aの上位4ビ
ツトと、油変挨器19の1911が加わる。この時RA
M25に書き込まれるデータを第6図のメモリマツプを
用いて説明する。サンプル1では、ラッチ20U、 2
01に、仕度換器19の出力がそのままラッチされる。
よって、RAM23のフロックAアドレス1には、サン
プル1の上位8ビツト19Uが格納され、アドレス2に
は下位8ピツ)1941゜1912が格納される。次に
サンプル2をラッチ2゜U、201に格納する時、 R
AM25はI(AMアドレス制御回路24により、前回
格納したサンプル1の下位8ビツト19A!1 、19
12をデータバス23Aに出力する。よってラッチ20
Aに格納されるデータは、マルチプレクサ8により上位
4ビツトがサンプル1の下位4ビツト(19A1)で、
下位4ビツトはサンプル2の下位4ビツト(19dl)
である。
プル1の上位8ビツト19Uが格納され、アドレス2に
は下位8ピツ)1941゜1912が格納される。次に
サンプル2をラッチ2゜U、201に格納する時、 R
AM25はI(AMアドレス制御回路24により、前回
格納したサンプル1の下位8ビツト19A!1 、19
12をデータバス23Aに出力する。よってラッチ20
Aに格納されるデータは、マルチプレクサ8により上位
4ビツトがサンプル1の下位4ビツト(19A1)で、
下位4ビツトはサンプル2の下位4ビツト(19dl)
である。
このラッチ201のデータをIIAM25のアドレス2
に再度書き込4ラッチ20Uのデータをアドレス乙に書
き込む。このようにマルチプレクサ22のコントロール
信号22Cが11′の時に、RAM25が、前回格納し
たサンプルの下位8ビツトを出力し、再度RAM25に
書き込むことによって、第6図に示すように、1ナング
ル12ビツトで8ヅンプルのデータをブロックAに格納
することが出来る。
に再度書き込4ラッチ20Uのデータをアドレス乙に書
き込む。このようにマルチプレクサ22のコントロール
信号22Cが11′の時に、RAM25が、前回格納し
たサンプルの下位8ビツトを出力し、再度RAM25に
書き込むことによって、第6図に示すように、1ナング
ル12ビツトで8ヅンプルのデータをブロックAに格納
することが出来る。
このようにして得たデータは16ビツト量子化の場合と
同じデータ数であることがら、同様な処理、動作を行な
い、第2図(blで示すフレーム生成を行なうことかで
きる。以上の潴5明により16ビツzt子化、12ピツ
ト量子化の2つの開子化ビット数が在存しても、回路規
模の増加が少7よく、冗長1丸を変えることなく、同一
フレーム構成とすることができる。ここで、12ビツト
1w子化の例としてAD&換器19の上位12ビツトを
伝送するものとしたが、16ビツト量子化データを12
ピツトに瞬時圧伸したデータを伝送するものに対しても
、上iLjと同様な方法により同一 フレーム構成で伝
送できることは明らかである。
同じデータ数であることがら、同様な処理、動作を行な
い、第2図(blで示すフレーム生成を行なうことかで
きる。以上の潴5明により16ビツzt子化、12ピツ
ト量子化の2つの開子化ビット数が在存しても、回路規
模の増加が少7よく、冗長1丸を変えることなく、同一
フレーム構成とすることができる。ここで、12ビツト
1w子化の例としてAD&換器19の上位12ビツトを
伝送するものとしたが、16ビツト量子化データを12
ピツトに瞬時圧伸したデータを伝送するものに対しても
、上iLjと同様な方法により同一 フレーム構成で伝
送できることは明らかである。
上記第2図による方法で生成したティジタル信号を、記
録媒体上に同一の記録波長、ml鍔フォーマットで記録
するPCMディジタル信号記録丹生装置について以下説
明する。
録媒体上に同一の記録波長、ml鍔フォーマットで記録
するPCMディジタル信号記録丹生装置について以下説
明する。
第7図は本発明のPCMディジタル記録再生装置のブロ
ック図である。第7図に才6いて、第1図と同符号を伺
゛したものは同回路であり、200はディジタルダビン
グ入力端子、220 オ、J: ヒ230は波形等化回
路12と周波数特性の異なる波形等化回路、290は基
準信号選択回路、270,280 &ま基準信号発生器
、300,310はそれぞれ回転シリンダの回転数制御
回路および記録媒体の送り速1規制御回路、520は伝
送レート制御回路、530はコントロール18号生成回
路、640はRr:@再生モート切換スイッチ、550
はコントロールヘッド、560はコントロール信号判別
回路、370はディジタルダビング出力端子、である。
ック図である。第7図に才6いて、第1図と同符号を伺
゛したものは同回路であり、200はディジタルダビン
グ入力端子、220 オ、J: ヒ230は波形等化回
路12と周波数特性の異なる波形等化回路、290は基
準信号選択回路、270,280 &ま基準信号発生器
、300,310はそれぞれ回転シリンダの回転数制御
回路および記録媒体の送り速1規制御回路、520は伝
送レート制御回路、530はコントロール18号生成回
路、640はRr:@再生モート切換スイッチ、550
はコントロールヘッド、560はコントロール信号判別
回路、370はディジタルダビング出力端子、である。
以下第7図の動作を説明ずゐ。基準信号発生1717,
270,280の発振周波式は、サンプル周波数、量子
化ビット数が異7よる6檎類のシステムの基本クロック
で伝送レート及びサンゾル周波数と整数倍の関係になる
クロックである。サンプル周波数f、 44.11(H
z 、量子化ビット数16ビツトの時の伝9(レー)
fB+は第2図(a)のフレーム構成で伝送することか
ら、次式でめられる。
270,280の発振周波式は、サンプル周波数、量子
化ビット数が異7よる6檎類のシステムの基本クロック
で伝送レート及びサンゾル周波数と整数倍の関係になる
クロックである。サンプル周波数f、 44.11(H
z 、量子化ビット数16ビツトの時の伝9(レー)
fB+は第2図(a)のフレーム構成で伝送することか
ら、次式でめられる。
よってfB、は1.176Mbpsである。基本クロッ
クを発生する基準信号発生器170周波数は、サンゾル
周波数と整数倍の関係となるように、伝送レ−) fB
、012倍の周波数14.112?vlllZとする。
クを発生する基準信号発生器170周波数は、サンゾル
周波数と整数倍の関係となるように、伝送レ−) fB
、012倍の周波数14.112?vlllZとする。
同様にサンプル周波数481(I4z、16ビツト量子
化の時の伝送レートfatは1.28M1)I)Sで、
基準信号発生器2700周波数は、15.36MIIZ
ザンプル11;1波1fi、452+<11712ビツ
ト量子化の時の伝送レー)fB3は064M1)psで
基準信″i′F発生器2800周波数は、7.6EIM
[lZである。この3この基準信号発生器17 、27
0 、280の発振周波数は、基準信号選択回路290
で選択しクロック生成回路1日に入力することにより、
サンプル・ホールド回路2,15およびA/D yt換
器3、D/A 変換器14および記録糸の信号処理回路
4、再生系の信号処理回路160種々のタイミング18
号が切り換わる。
化の時の伝送レートfatは1.28M1)I)Sで、
基準信号発生器2700周波数は、15.36MIIZ
ザンプル11;1波1fi、452+<11712ビツ
ト量子化の時の伝送レー)fB3は064M1)psで
基準信″i′F発生器2800周波数は、7.6EIM
[lZである。この3この基準信号発生器17 、27
0 、280の発振周波数は、基準信号選択回路290
で選択しクロック生成回路1日に入力することにより、
サンプル・ホールド回路2,15およびA/D yt換
器3、D/A 変換器14および記録糸の信号処理回路
4、再生系の信号処理回路160種々のタイミング18
号が切り換わる。
基準信号選択回路290および波形等化回路選択回路2
40の選択のための制御信号は、伝送し一ト制御回路3
20から発生する。この伝送レート匍」御回路520の
制御は、記録時にを↓、サン7゜ル周波数、量子化ビッ
ト数に応じて手動15i、ディジタルダビング入力端子
200の入力信号力・ら自動で検出、制御し、再生時は
手nJまた&ま、コントロール1M号から自動伐出制#
する。コントロール1ば号生成回路660は、基準信号
選択回路290からの6種類のクロックにより、記録す
べき′情報のサンプル周波数量子化ビン)?σ)コント
ロール用の1百号を生成する回路であり、凸己録再生モ
ード切候スイッチ640を介してコントロールヘット3
50でコントロール1g−qカ)B己−sすれる。再生
時には、コントロールヘッド再生されたコントロール信
号か、スイッチ540を介してコントロール信号判別回
路660に入力され、記録された情報のサンプル周波数
と童子化ビット数が判別され、伝送レート制御回路62
0及び回転数制御回路3k]0、送り速度制@1回路3
10に加わる。
40の選択のための制御信号は、伝送し一ト制御回路3
20から発生する。この伝送レート匍」御回路520の
制御は、記録時にを↓、サン7゜ル周波数、量子化ビッ
ト数に応じて手動15i、ディジタルダビング入力端子
200の入力信号力・ら自動で検出、制御し、再生時は
手nJまた&ま、コントロール1M号から自動伐出制#
する。コントロール1ば号生成回路660は、基準信号
選択回路290からの6種類のクロックにより、記録す
べき′情報のサンプル周波数量子化ビン)?σ)コント
ロール用の1百号を生成する回路であり、凸己録再生モ
ード切候スイッチ640を介してコントロールヘット3
50でコントロール1g−qカ)B己−sすれる。再生
時には、コントロールヘッド再生されたコントロール信
号か、スイッチ540を介してコントロール信号判別回
路660に入力され、記録された情報のサンプル周波数
と童子化ビット数が判別され、伝送レート制御回路62
0及び回転数制御回路3k]0、送り速度制@1回路3
10に加わる。
回転ドラムの回転数制御回路30CNi記録すべぎPC
Mディジタル信号の伝送レートに比例して回転ドラムの
回転数を変えるものでA;)る。一般に記録媒体上にP
CMディジタル情号信号録する場合には、n1録媒体や
記録再生ヘッドによって決まる伝送特性により記録でき
る最1s’.1周波?ilか決まる。この伝送特性は記
録時の記録波長に恒存しているために、6己録媒体とR
(2 縁1%生ヘッドの相対速製を日己録する信号の伝
送レートに応じて変化してやれば、記録媒体をむだに使
用することなく効率良く記録を行なうことができる。
Mディジタル信号の伝送レートに比例して回転ドラムの
回転数を変えるものでA;)る。一般に記録媒体上にP
CMディジタル情号信号録する場合には、n1録媒体や
記録再生ヘッドによって決まる伝送特性により記録でき
る最1s’.1周波?ilか決まる。この伝送特性は記
録時の記録波長に恒存しているために、6己録媒体とR
(2 縁1%生ヘッドの相対速製を日己録する信号の伝
送レートに応じて変化してやれば、記録媒体をむだに使
用することなく効率良く記録を行なうことができる。
本実施例の回転ヘッド方式のiL2峠再生軟圓にオ6い
ては、d1録媒体と記録角化ヘッドの第1」対連展yh
は、回転ドラムの回転gnに比例する。
ては、d1録媒体と記録角化ヘッドの第1」対連展yh
は、回転ドラムの回転gnに比例する。
vh謬n×π×φ ・・・・・・(3)(ここでφは回
転ドラムの直径) したがつ℃、回転ドラム回転数制呻回y(Iso。
転ドラムの直径) したがつ℃、回転ドラム回転数制呻回y(Iso。
は、効率良く記録を行なうために、サンブノ亀・周波数
44.1MIzM子化ビット16ビツト、伝送レートf
lll”i−1 76MHzの時の回転数30rpsを
基準に48kllz+16ビツト、 fB2−1.28
MIIZの時は5 2.7 rps、 521(I I
Z I12ビツト、fBa−0,6hamの時は、16
.3 rpsに回転数を設定している。
44.1MIzM子化ビット16ビツト、伝送レートf
lll”i−1 76MHzの時の回転数30rpsを
基準に48kllz+16ビツト、 fB2−1.28
MIIZの時は5 2.7 rps、 521(I I
Z I12ビツト、fBa−0,6hamの時は、16
.3 rpsに回転数を設定している。
を1録媒体の送り速度制fg1回路310は、記録すべ
きPCMディジタル情号信号送レートに比例して記録媒
体の送り速度を制御するためのものである。これは、テ
ープ送り速度一定のままir+1転ドラムの回転数を伝
送レートによって変えるとトラック幅、トラックピノ・
チが変わってしまうために行なうものである。本笑施例
においては、サンプル周121m44jl(I−Iz+
量子化ビット16ビノト伝送し〜) fB、−1,1
76M)LZの時の送り速屁6酵/Sを基準に、48に
11゜、 1(SビットfB2−1−28MH2の時6
.5mm/S、 52I(14□、12ビツトy fB
s−064肛の時はろ6陥/Sに送り速吸乞設定し、V
d録媒体上のトラック幅。
きPCMディジタル情号信号送レートに比例して記録媒
体の送り速度を制御するためのものである。これは、テ
ープ送り速度一定のままir+1転ドラムの回転数を伝
送レートによって変えるとトラック幅、トラックピノ・
チが変わってしまうために行なうものである。本笑施例
においては、サンプル周121m44jl(I−Iz+
量子化ビット16ビノト伝送し〜) fB、−1,1
76M)LZの時の送り速屁6酵/Sを基準に、48に
11゜、 1(SビットfB2−1−28MH2の時6
.5mm/S、 52I(14□、12ビツトy fB
s−064肛の時はろ6陥/Sに送り速吸乞設定し、V
d録媒体上のトラック幅。
トランクピッチを一定に保っている。上記回転数制御回
路300及び送り速度制御回路6100制側lは、記録
時には基準信号選択回路290のクロック周波数により
伝送レートを判別し切侯、再生時は、コントロール信号
判別回路360の信号により伝送レートを判別し切侠え
、回転ドラムの回転数と記録媒体の送り速度を変化させ
る。
路300及び送り速度制御回路6100制側lは、記録
時には基準信号選択回路290のクロック周波数により
伝送レートを判別し切侯、再生時は、コントロール信号
判別回路360の信号により伝送レートを判別し切侠え
、回転ドラムの回転数と記録媒体の送り速度を変化させ
る。
上述したように、記録信号の伝送レートに比例して回転
ドラムの回転数と812録媒体の送り速度を変えること
により、記録媒体上の最短波長は常に一定となり、その
結果波形等化特性も同じとなる。しかし記録信号周波数
がそれぞれのシステムで変化することにより、等化性性
は、周波数軸上でシフトする。よって第7図では波形等
化は、サンプル周波M 44.11<1−IZ *子化
ビット16ピツト伝送レートfB+””1176M)1
2用の波形等化回路12と、48KHz ”ピットfB
2−1.28肥用の波形等化回路220及び321G−
1z + ”ビットfB、−0.64MHz用の波形等
化回路230から7より、波形等化回路選択回路240
で伝送レートに合った等北回h<出方を選択し、信号処
理回1+’t 13に加える。
ドラムの回転数と812録媒体の送り速度を変えること
により、記録媒体上の最短波長は常に一定となり、その
結果波形等化特性も同じとなる。しかし記録信号周波数
がそれぞれのシステムで変化することにより、等化性性
は、周波数軸上でシフトする。よって第7図では波形等
化は、サンプル周波M 44.11<1−IZ *子化
ビット16ピツト伝送レートfB+””1176M)1
2用の波形等化回路12と、48KHz ”ピットfB
2−1.28肥用の波形等化回路220及び321G−
1z + ”ビットfB、−0.64MHz用の波形等
化回路230から7より、波形等化回路選択回路240
で伝送レートに合った等北回h<出方を選択し、信号処
理回1+’t 13に加える。
本発明によれば、例えば量子化ビット数が16ピツトと
12ビツトのように異なるPα1ティジタル信号源があ
っても、冗長度を変えることなく同一のフレーム構成と
することが出来る。よって、量子化ビット数及びサンプ
ル周仮数が異なるPCMディジタル侶号信号録する場合
、その値にかかわらず伝送レートに応じ、ドラム回転数
。
12ビツトのように異なるPα1ティジタル信号源があ
っても、冗長度を変えることなく同一のフレーム構成と
することが出来る。よって、量子化ビット数及びサンプ
ル周仮数が異なるPCMディジタル侶号信号録する場合
、その値にかかわらず伝送レートに応じ、ドラム回転数
。
記録媒体の送り速度を変え記録波長を一定とするととも
に、記録フォーマットも一定にでき、伝送レートが低く
なった時の6己録密度の低下、及び伝送レートが高くな
った時の記録再生が不可能になるという事態を回避する
ことができ、低伝送レート時は、記録時間を長くするこ
とができるという効果かめる。
に、記録フォーマットも一定にでき、伝送レートが低く
なった時の6己録密度の低下、及び伝送レートが高くな
った時の記録再生が不可能になるという事態を回避する
ことができ、低伝送レート時は、記録時間を長くするこ
とができるという効果かめる。
第1図は従来のPCMティジタル1ぎ号記録再生装置を
2廖すブロック図、第2図及び第6図は本発明によるフ
レーム構成の笑流例を示す図、第4図は第2図フレーム
構成な来場する信号処理回路、第5図及び第6図は第4
図の動作を祝明するためのlEIAM25のメモリ・マ
ツプを示す図、第7図は本発明によるPCMディジタル
侶g6己録再生装置の一実施例を示すブロック図である
。 2115・・・サンプル・ホールド回路、6.19・・
・A/D変換器、 4,16・・・1占号処理回路、8
・・・回転ドラム、 7・・・記録再生ヘッド、9・・
・6ピ録媒体、12,220,230・・・波形等化回
路、14・・・D/A変換器、300・・パ回転数1t
ilI側1回路、310・・・送り速度制御回路。 第 3図 第 42 事件の表示 昭和 58 年特許願第 107699 号補正をする
者 卸との関係 特許出願人 名 称 4510+株式会ン1 日 立 製 作 所代
理 人 居 所 〒100東京都千代田区丸の内−丁目5番1号
株式会社日立製作所内 電話a+g+ 212−111
1 (大代表)t 明細書第18頁第7行の「以上の説
明により」を次の通り訂正する。 「上記16ビント、12ビツト量子化に対する動作のタ
イミングを第8図及び第9図に示す0第8図は16ピツ
ト量子化に対するタイミングを示す図で、第9図は12
ビツト量子化に対するタイミングを示す図であり、左側
の符号は第4図の各構成の符号と対応するもので1各構
成の信号を示したものである。 各構成の処理(Oデータの書込み処理、■誤り検出訂正
符号の生成処理、■シリアルデータ出力処理)を時分割
で行なうため、第8図、第9図で示すように、バッファ
のコントロール信号2!l 0 、210u 、 21
02 、260 及びデータ取込みのためのクロック2
5A、27は時間的に重複しないように構成している。 またシリアルデータの出力を得るためのスイッチ61は
、第8図、第9図の31A 、 31B 、 310の
各制御信号が′″1′の時に第4図の各端子に接続され
、所望のシリアル出力を端子32に得る。 第8図、第9図で異なる点は、マルチプレクサ22のフ
ントロール信号220が第8図では10′であるのに対
し、第9図では1サンプルごとに10#Zlを繰り返す
信号となっている点であるOこれによ12ビツト量子化
時においても同一・フレーム構成を実現することが可能
となる。 以上の説明により」 2、 明細書第25頁第19行の「ブロック図である。 」を次の通り訂正する。 [ブロック図、第8図は16ビツト量子化に対する動作
のタイミングを示す図、第9図は12ビツト量子化に対
する動作のタイミングを示す図である。」 3 図面第8図、第9図を別紙の通り追加する。
2廖すブロック図、第2図及び第6図は本発明によるフ
レーム構成の笑流例を示す図、第4図は第2図フレーム
構成な来場する信号処理回路、第5図及び第6図は第4
図の動作を祝明するためのlEIAM25のメモリ・マ
ツプを示す図、第7図は本発明によるPCMディジタル
侶g6己録再生装置の一実施例を示すブロック図である
。 2115・・・サンプル・ホールド回路、6.19・・
・A/D変換器、 4,16・・・1占号処理回路、8
・・・回転ドラム、 7・・・記録再生ヘッド、9・・
・6ピ録媒体、12,220,230・・・波形等化回
路、14・・・D/A変換器、300・・パ回転数1t
ilI側1回路、310・・・送り速度制御回路。 第 3図 第 42 事件の表示 昭和 58 年特許願第 107699 号補正をする
者 卸との関係 特許出願人 名 称 4510+株式会ン1 日 立 製 作 所代
理 人 居 所 〒100東京都千代田区丸の内−丁目5番1号
株式会社日立製作所内 電話a+g+ 212−111
1 (大代表)t 明細書第18頁第7行の「以上の説
明により」を次の通り訂正する。 「上記16ビント、12ビツト量子化に対する動作のタ
イミングを第8図及び第9図に示す0第8図は16ピツ
ト量子化に対するタイミングを示す図で、第9図は12
ビツト量子化に対するタイミングを示す図であり、左側
の符号は第4図の各構成の符号と対応するもので1各構
成の信号を示したものである。 各構成の処理(Oデータの書込み処理、■誤り検出訂正
符号の生成処理、■シリアルデータ出力処理)を時分割
で行なうため、第8図、第9図で示すように、バッファ
のコントロール信号2!l 0 、210u 、 21
02 、260 及びデータ取込みのためのクロック2
5A、27は時間的に重複しないように構成している。 またシリアルデータの出力を得るためのスイッチ61は
、第8図、第9図の31A 、 31B 、 310の
各制御信号が′″1′の時に第4図の各端子に接続され
、所望のシリアル出力を端子32に得る。 第8図、第9図で異なる点は、マルチプレクサ22のフ
ントロール信号220が第8図では10′であるのに対
し、第9図では1サンプルごとに10#Zlを繰り返す
信号となっている点であるOこれによ12ビツト量子化
時においても同一・フレーム構成を実現することが可能
となる。 以上の説明により」 2、 明細書第25頁第19行の「ブロック図である。 」を次の通り訂正する。 [ブロック図、第8図は16ビツト量子化に対する動作
のタイミングを示す図、第9図は12ビツト量子化に対
する動作のタイミングを示す図である。」 3 図面第8図、第9図を別紙の通り追加する。
Claims (1)
- 【特許請求の範囲】 1、 アナログ信号をディジタル信号に変換するA/D
変換器と該A/D変換器出力に所定の信号処理を行なう
第1信号処理回路と、該第1信号処理回路の出力を記録
媒体に記録再生する記録再生ヘッドが固定されている回
転ドラムと、再生時に再生されたディジタル信号に所定
の処理を行なう第2信号処理回路と、咳第2信号処理回
路の出力をアナログ信号に変換するD/A変換器より成
る回転ヘッド方式■χディジタル信号記録再生装置にお
いて、前記第1信号処理回路に:fdいては伝送する1
サンプルの量子化ビット数がnal + na2と異な
っても冗長度を変えることなく1フレームのPCMデー
タのビット数を0111とn8゜の公倍数とし、同一の
誤り検出訂正符号を付加し、量子化ビット数、サンプル
周波数が異なっても同一フレーム構成となし、記録する
ディジタル信号の伝送レートに比例して上記回路の動作
クロックとなる基準信号を変化させるための基準信号発
生器および基準信号選択回路と、回転ドラムの回転数を
変化さぜるための回転数制御回路と、前記基準信号選択
回路を制御する伝送レート制御回路を具備し、伝送レー
トにかかわらず記録媒体上の記録波長を一定とするよう
になしたことを特徴とする回転ヘッド方式のディジタル
信号記録再生装置。 2、 49許請求の範囲第1項のディジタル信号記録再
生装置において、前記記録するディジタル信号の伝送レ
ートに比例して前記記録媒体の送り速度を変化させるた
めの送り速度制御回路を設け、前記伝送レートによらず
前記記録媒体上のテープフォーマットが一定とするよう
にしたことを特徴とする回転ヘッド方式のディジタル信
号記録再生装置。 3、 特許請求の範囲第1項又は第2項記載のディジタ
ル信号記録再生装置において、前記記録するディジタル
信号の前記伝送レートに応じ周波数特性の変化する波形
等化回路を記録再生系にかかわらず設けたことを特徴と
するディジタル信号記録再生装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10769983A JPS60662A (ja) | 1983-06-17 | 1983-06-17 | 回転ヘツド方式のデイジタル信号記録再生装置 |
CA000456574A CA1243774A (en) | 1983-06-15 | 1984-06-14 | Pcm signal recording/reproducing apparatus |
KR1019840003342A KR900001222B1 (ko) | 1983-06-15 | 1984-06-14 | Pcm 신호의 기록 재생장치 |
EP84106848A EP0129224B1 (en) | 1983-06-15 | 1984-06-15 | Pcm signal recording/reproducing apparatus |
US06/620,893 US4617599A (en) | 1983-06-15 | 1984-06-15 | PCM signal recording/reproducing apparatus |
AT84106848T ATE57272T1 (de) | 1983-06-15 | 1984-06-15 | Aufnahme- und wiedergabegeraet fuer pcm-signale. |
DE8484106848T DE3483339D1 (de) | 1983-06-15 | 1984-06-15 | Aufnahme- und wiedergabegeraet fuer pcm-signale. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10769983A JPS60662A (ja) | 1983-06-17 | 1983-06-17 | 回転ヘツド方式のデイジタル信号記録再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60662A true JPS60662A (ja) | 1985-01-05 |
JPH0572004B2 JPH0572004B2 (ja) | 1993-10-08 |
Family
ID=14465707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10769983A Granted JPS60662A (ja) | 1983-06-15 | 1983-06-17 | 回転ヘツド方式のデイジタル信号記録再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60662A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS601610A (ja) * | 1983-06-18 | 1985-01-07 | Sony Corp | Pcm信号記録装置 |
JPS62172571A (ja) * | 1986-01-23 | 1987-07-29 | Mitsubishi Electric Corp | Pcm記録,再生装置 |
JPS63157363A (ja) * | 1986-12-20 | 1988-06-30 | Sharp Corp | 信号判別回路 |
JPH0227505A (ja) * | 1988-07-14 | 1990-01-30 | Canon Inc | ディジタル信号記録装置 |
US5883970A (en) * | 1993-10-20 | 1999-03-16 | Yamaha Corporation | Musical score recognition apparatus with visual scanning and correction |
-
1983
- 1983-06-17 JP JP10769983A patent/JPS60662A/ja active Granted
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS601610A (ja) * | 1983-06-18 | 1985-01-07 | Sony Corp | Pcm信号記録装置 |
JPH0572641B2 (ja) * | 1983-06-18 | 1993-10-12 | Sony Corp | |
JPS62172571A (ja) * | 1986-01-23 | 1987-07-29 | Mitsubishi Electric Corp | Pcm記録,再生装置 |
JPS63157363A (ja) * | 1986-12-20 | 1988-06-30 | Sharp Corp | 信号判別回路 |
JPH0584589B2 (ja) * | 1986-12-20 | 1993-12-02 | Sharp Kk | |
JPH0227505A (ja) * | 1988-07-14 | 1990-01-30 | Canon Inc | ディジタル信号記録装置 |
US5883970A (en) * | 1993-10-20 | 1999-03-16 | Yamaha Corporation | Musical score recognition apparatus with visual scanning and correction |
Also Published As
Publication number | Publication date |
---|---|
JPH0572004B2 (ja) | 1993-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Watkinson | Art of digital audio | |
JPH028394B2 (ja) | ||
JPS6220180A (ja) | Pcm信号記録再生装置 | |
JPS6044837A (ja) | 波形再生装置 | |
JPS60662A (ja) | 回転ヘツド方式のデイジタル信号記録再生装置 | |
JPH0287365A (ja) | Pcmオーディオデータ記録再生装置 | |
JPH0828052B2 (ja) | Pcmデータのフレーム生成方法 | |
JPH0546033B2 (ja) | ||
KR0138329B1 (ko) | 디지탈신호처리시스템에 있어서 인터페이스방법 및 장치 | |
JPH02148466A (ja) | 磁気テープ記録/再生装置 | |
JPH04330669A (ja) | ディジタル磁気記録再生装置 | |
JPH0334165A (ja) | マルチトラックオーディオ装置 | |
JP2001350497A (ja) | 信号処理回路 | |
JPS6386156A (ja) | デジタル再生装置 | |
JPS6289275A (ja) | Pcm録音再生装置 | |
JPH0136319B2 (ja) | ||
JP2623556B2 (ja) | デジタルマルチチヤンネルレコーダ | |
JPH04114369A (ja) | 光ディスク記録装置および光ディスク再生装置 | |
JPS59195307A (ja) | 音声情報記録方式 | |
JPS60136958A (ja) | デ−タ記録方法 | |
JPH026480B2 (ja) | ||
JPH04186563A (ja) | ディジタルデータ再生装置 | |
JPH04345997A (ja) | 音声処理装置 | |
JPH07312025A (ja) | ディスク装置 | |
JPS61229275A (ja) | ディジタル信号処理装置 |