JPH0828052B2 - Ｐｃｍデータのフレーム生成方法 - Google Patents
Ｐｃｍデータのフレーム生成方法Info
- Publication number
- JPH0828052B2 JPH0828052B2 JP58105880A JP10588083A JPH0828052B2 JP H0828052 B2 JPH0828052 B2 JP H0828052B2 JP 58105880 A JP58105880 A JP 58105880A JP 10588083 A JP10588083 A JP 10588083A JP H0828052 B2 JPH0828052 B2 JP H0828052B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bits
- bit
- sample
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
- G11B15/4671—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling simultaneously the speed of the tape and the speed of the rotating head
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、PCMデータの伝送及び記録再生時のフレー
ム生成に係り、特に量子化ビット数の異なるPCMデータ
を同一記録再生回路でエンコードデコードするのに好適
なフレーム生成方法に関するものである。
ム生成に係り、特に量子化ビット数の異なるPCMデータ
を同一記録再生回路でエンコードデコードするのに好適
なフレーム生成方法に関するものである。
近年オーディオ信号の記録再生方式で、アナログ信号
を一旦ディジタル信号に変換して行なうPCM方式が民生
用機器にまで採用され始めている。これは、従来のアナ
ログ信号の記録再生に比べ超忠実再生が行なえるため
で、今後さらに広く採用される方向にある。
を一旦ディジタル信号に変換して行なうPCM方式が民生
用機器にまで採用され始めている。これは、従来のアナ
ログ信号の記録再生に比べ超忠実再生が行なえるため
で、今後さらに広く採用される方向にある。
PCMデータを記録再生するには、ディジタル信号デー
タをフレーム構成として行なっている。量子化ビット数
16ビットの場合のフレーム構成例を第１図に示す。１は
フレーム同期信号パターン、２はPCMデータ、３は誤り
検出訂正コードである。PCMデータ２は、量子化ビット
数16ビットの１サンプルデータを８個集めた128ビット
のデータである。又、誤り検出訂正コード３は、PCMデ
ータ２の128ビットを８ビット（１シンボル）を単位に
例えば、リード・ソロモン符号の演算を行ない２シンボ
ル付加したものである。このようなフレーム構成をエン
コーダ回路で生成し、記録媒体である磁気テープ等に記
録する。再生側では、再生信号からフレーム同期信号を
検出しフレーム単位で誤り検出訂正動作を行ない、PCM
データを再生する。
タをフレーム構成として行なっている。量子化ビット数
16ビットの場合のフレーム構成例を第１図に示す。１は
フレーム同期信号パターン、２はPCMデータ、３は誤り
検出訂正コードである。PCMデータ２は、量子化ビット
数16ビットの１サンプルデータを８個集めた128ビット
のデータである。又、誤り検出訂正コード３は、PCMデ
ータ２の128ビットを８ビット（１シンボル）を単位に
例えば、リード・ソロモン符号の演算を行ない２シンボ
ル付加したものである。このようなフレーム構成をエン
コーダ回路で生成し、記録媒体である磁気テープ等に記
録する。再生側では、再生信号からフレーム同期信号を
検出しフレーム単位で誤り検出訂正動作を行ない、PCM
データを再生する。
このように量子化ビット数16ビットに対し、フレーム
構成を決定した場合、異なった量子化ビット数（例え
ば、12ビット）のPCMデータを記録再生するには、１サ
ンプル12ビットにPCMデータ以外の４ビットのデータを
付加し、16ビットの形状とし、記録再生する必要があ
る。しかし、PCMデータを記録再生するという目的に対
し、上記で付加した４ビットは、何の働きもせず、冗長
度が上がり非常に効率が悪い。又、この効率の悪さを改
善するために、12ビット量子化のPCMデータに対するフ
レーム構成を新たに生成すると量子化ビット数12ビット
の１サンプルデータを８個集めた96ビットのデータが１
フレームのデータビット数となる。よって12ビット量子
化データを記録，再生するためのエンコーダ回路、デコ
ーダ回路の構成は、16ビット量子化に対し、フレームの
ビット数が128から96ビットと異なることから、別の構
成となる。すなわち２つの異なった量子化ビット数の記
録再生回路を行なうには、２つの回路システムが必要と
なり、回路規模が増加するという欠点がある。
構成を決定した場合、異なった量子化ビット数（例え
ば、12ビット）のPCMデータを記録再生するには、１サ
ンプル12ビットにPCMデータ以外の４ビットのデータを
付加し、16ビットの形状とし、記録再生する必要があ
る。しかし、PCMデータを記録再生するという目的に対
し、上記で付加した４ビットは、何の働きもせず、冗長
度が上がり非常に効率が悪い。又、この効率の悪さを改
善するために、12ビット量子化のPCMデータに対するフ
レーム構成を新たに生成すると量子化ビット数12ビット
の１サンプルデータを８個集めた96ビットのデータが１
フレームのデータビット数となる。よって12ビット量子
化データを記録，再生するためのエンコーダ回路、デコ
ーダ回路の構成は、16ビット量子化に対し、フレームの
ビット数が128から96ビットと異なることから、別の構
成となる。すなわち２つの異なった量子化ビット数の記
録再生回路を行なうには、２つの回路システムが必要と
なり、回路規模が増加するという欠点がある。
本発明の目的は、量子化ビット数の異なるPCMデータ
を記録再生する時において、回路規模の増加が少なく、
冗長度の変わらないPCMデータのフレーム生成方法を提
供することにある。
を記録再生する時において、回路規模の増加が少なく、
冗長度の変わらないPCMデータのフレーム生成方法を提
供することにある。
〔発明の概要〕 ２つの異なる量子化ビット数ns1，ns2を同一フレーム
構成で伝送するため、ns1とns2の公倍数を１フレームの
PCMデータビット数とし、又誤り検出訂正コードは、量
子化ビット数によらず一定のビット数からなるシンボル
を単位に生成付加し、冗長度を変えず回路規模の増加が
少ないようにフレーム生成を行なう。
構成で伝送するため、ns1とns2の公倍数を１フレームの
PCMデータビット数とし、又誤り検出訂正コードは、量
子化ビット数によらず一定のビット数からなるシンボル
を単位に生成付加し、冗長度を変えず回路規模の増加が
少ないようにフレーム生成を行なう。
２つの異なる量子化ビッチ数の具体的値として16ビッ
ト,12ビットの場合の本発明の一実施例を第２図により
説明する。第２図（ａ）は、量子化ビット数16ビットの
フレーム構成を示す図で、第２図（ｂ）は、量子化ビッ
ト数12ビットのフレーム構成を示す図である。1a,1bは
フレーム同期信号パターン12ビット、2a,2bは、PCMデー
タで、3a,3bは、誤り検出訂正コードである。PCMデータ
2a,2bのビット数は、量子化ビット数16,12の公倍数96ビ
ットである。よって、16ビット量子化のサンプル数は６
サンプル,12ビット量子化のサンプル数は、８サンプル
のデータが１フレームのPCMデータとなる。誤り検出訂
正コード3a,3bは、PCMデータ2a,2bのビット数が96ビッ
トであることから、同一の誤り検出訂正コードの演算処
理によって付加することができる。ここでは、誤り検出
コードとして、16ビットのCRC符号を付加した。よっ
て、本実施例によれば、量子化ビット数の異なるPCMデ
ータを第２図に示すように同一のフレーム構成とするこ
とができる。これにより、１フレームの総ビット数が12
4ビットと共通であることから、量子化ビット数の異な
る場合においても冗長度が一定で、誤り検出コードの生
成及び復号回路を共通化することができ、回路規模の増
加が少ないという効果がある。
ト,12ビットの場合の本発明の一実施例を第２図により
説明する。第２図（ａ）は、量子化ビット数16ビットの
フレーム構成を示す図で、第２図（ｂ）は、量子化ビッ
ト数12ビットのフレーム構成を示す図である。1a,1bは
フレーム同期信号パターン12ビット、2a,2bは、PCMデー
タで、3a,3bは、誤り検出訂正コードである。PCMデータ
2a,2bのビット数は、量子化ビット数16,12の公倍数96ビ
ットである。よって、16ビット量子化のサンプル数は６
サンプル,12ビット量子化のサンプル数は、８サンプル
のデータが１フレームのPCMデータとなる。誤り検出訂
正コード3a,3bは、PCMデータ2a,2bのビット数が96ビッ
トであることから、同一の誤り検出訂正コードの演算処
理によって付加することができる。ここでは、誤り検出
コードとして、16ビットのCRC符号を付加した。よっ
て、本実施例によれば、量子化ビット数の異なるPCMデ
ータを第２図に示すように同一のフレーム構成とするこ
とができる。これにより、１フレームの総ビット数が12
4ビットと共通であることから、量子化ビット数の異な
る場合においても冗長度が一定で、誤り検出コードの生
成及び復号回路を共通化することができ、回路規模の増
加が少ないという効果がある。
誤り検出訂正コードを生成するのに、PCMデータをあ
るビット数に区切ったシンボルを単位に演算し符号を求
める方法（例えば、リード・ソロモン符号）がある。第
３図に、異なる量子化ビット数16ビット,12ビットの時,
1シンボルのビット数を２つの量子化ビット数の公約数
である４ビットとし、誤り検出訂正コードを２シンボル
生成付加する本発明の実施例を示す。第３図（ａ）は、
量子化ビット数16ビットのフレーム構成、第３図（ｂ）
は、量子化ビット数12ビットのフレーム構成である。
w1，w2，……w12はPCMデータ2a,2bの各シンボルを示
し、P1，P2は誤り検出訂正コード3a,3bのシンボルを示
す。その他の符号は、第２図に示す符号と同様である。
PCMデータ2aは、16ビット量子化のサンプル３個で１フ
レームのデータを構成し、PCMデータ3aは、12ビット量
子化のサンプル４個で１フレームのデータを構成する。
よって、16ビット量子化１サンプルは、４個のシンボル
に分割,12ビット量子化１サンプルは３個のシンボルに
分割することになる。誤り検出訂正コードのシンボル
P0，P1は、以下に示す（２）によるリード・ソロモン符
号である。
るビット数に区切ったシンボルを単位に演算し符号を求
める方法（例えば、リード・ソロモン符号）がある。第
３図に、異なる量子化ビット数16ビット,12ビットの時,
1シンボルのビット数を２つの量子化ビット数の公約数
である４ビットとし、誤り検出訂正コードを２シンボル
生成付加する本発明の実施例を示す。第３図（ａ）は、
量子化ビット数16ビットのフレーム構成、第３図（ｂ）
は、量子化ビット数12ビットのフレーム構成である。
w1，w2，……w12はPCMデータ2a,2bの各シンボルを示
し、P1，P2は誤り検出訂正コード3a,3bのシンボルを示
す。その他の符号は、第２図に示す符号と同様である。
PCMデータ2aは、16ビット量子化のサンプル３個で１フ
レームのデータを構成し、PCMデータ3aは、12ビット量
子化のサンプル４個で１フレームのデータを構成する。
よって、16ビット量子化１サンプルは、４個のシンボル
に分割,12ビット量子化１サンプルは３個のシンボルに
分割することになる。誤り検出訂正コードのシンボル
P0，P1は、以下に示す（２）によるリード・ソロモン符
号である。
（ここで、Ｉは恒等元であり、T,T2，T3…T13は、ガロ
ワ・フィールド（24）の個別的非ゼロ元であり、示され
た乗算，加算は、ガロワ・フィールドで定義された動作
である。） よって、第３図によれば、量子化ビット数が異なって
も、その公約数のビット数でシンボルに分割すれば、１
フレームのシンボル数が同一となり同一の演算回路によ
る誤り検出訂正コードの生成及び復号を行なうことがで
きる。
ワ・フィールド（24）の個別的非ゼロ元であり、示され
た乗算，加算は、ガロワ・フィールドで定義された動作
である。） よって、第３図によれば、量子化ビット数が異なって
も、その公約数のビット数でシンボルに分割すれば、１
フレームのシンボル数が同一となり同一の演算回路によ
る誤り検出訂正コードの生成及び復号を行なうことがで
きる。
第４図に、異なる量子化ビット数16ビット、12ビット
の時、１フレームのPCMデータビット数を割り切ること
のできる８ビットを１シンボルのビット数とし誤り検出
訂正コードを４シンボル生成付加する本発明の実施例を
示す。第４図（ａ）は、量子化ビット数16ビットのフレ
ーム構成、第４図（ｂ）は量子化ビット数12ビットのフ
レーム構成である。PCMデータ2aは、量子化16ビットの
サンプルを６個集めたデータで、PCMデータ2bは、量子
化12ビットのサンプルを８個集めたデータである。これ
を８ビット１シンボルとして分割すると、PCMデータ2a
は、１サンプルのデータ16ビットを２シンボルに分割，
シンボルw1，w2，…，w12で構成する。一方、PCMデータ
2bは、１サンプルのデータ12ビットを８ビット１シンボ
ルと４ビットに分割、この４ビットは、他のサンプルか
ら生じた４ビットと合わせ１シンボルとし、シンボル
w1，w2，…，w12で構成する。誤り検出訂正コードのシ
ンボルP1，P2，P3，P4は、以下に示す式（３）によるリ
ード・ソロモン符号である。
の時、１フレームのPCMデータビット数を割り切ること
のできる８ビットを１シンボルのビット数とし誤り検出
訂正コードを４シンボル生成付加する本発明の実施例を
示す。第４図（ａ）は、量子化ビット数16ビットのフレ
ーム構成、第４図（ｂ）は量子化ビット数12ビットのフ
レーム構成である。PCMデータ2aは、量子化16ビットの
サンプルを６個集めたデータで、PCMデータ2bは、量子
化12ビットのサンプルを８個集めたデータである。これ
を８ビット１シンボルとして分割すると、PCMデータ2a
は、１サンプルのデータ16ビットを２シンボルに分割，
シンボルw1，w2，…，w12で構成する。一方、PCMデータ
2bは、１サンプルのデータ12ビットを８ビット１シンボ
ルと４ビットに分割、この４ビットは、他のサンプルか
ら生じた４ビットと合わせ１シンボルとし、シンボル
w1，w2，…，w12で構成する。誤り検出訂正コードのシ
ンボルP1，P2，P3，P4は、以下に示す式（３）によるリ
ード・ソロモン符号である。
（ここで、Ｉは、恒等元,T,T2，T3，…，T45はガロワ・
フィールド（28）の個別的非ゼロ元であり、示された乗
算，加算は、ガロワ・フィールドで定義された動作であ
る。） よって、第４図（ａ），（ｂ）で示すように、１フレ
ームのPCMデータ2a,2bのシンボル数が同一であることか
ら量子化ビット数によらず、同じ演算回路で誤り検出訂
正コードを生成及び復号することができる。又第４図の
実施例によれば、１シンボルを８ビットで構成したこと
により、（３）式のT,T2，T3…T45の個別的非ゼロ元が
多くあり、第３図に比べ誤り検出訂正コードのシンボル
数を増加させることができる。
フィールド（28）の個別的非ゼロ元であり、示された乗
算，加算は、ガロワ・フィールドで定義された動作であ
る。） よって、第４図（ａ），（ｂ）で示すように、１フレ
ームのPCMデータ2a,2bのシンボル数が同一であることか
ら量子化ビット数によらず、同じ演算回路で誤り検出訂
正コードを生成及び復号することができる。又第４図の
実施例によれば、１シンボルを８ビットで構成したこと
により、（３）式のT,T2，T3…T45の個別的非ゼロ元が
多くあり、第３図に比べ誤り検出訂正コードのシンボル
数を増加させることができる。
第５図は、PCMデータを磁気テープ上に20本のマルチ
トラックで記録する本発明の実施例を示したものであ
る。第５図で、４は磁気テープ、t1からt20は磁気テー
プ上に記録されたデータのトラック、1a1から1
a20は、、フレーム同期信号パターン、3a1から3a20は誤
り検出コード,w（i,j）は１シンボルのデータ８ビット
で、ｉはトラック方向の番号でｉ＝1,2,…,16,jは送向
方向の番号でｊ＝1,2,…,12,P1（ｊ），P2（ｊ），P
3（ｊ），P4（ｊ）は誤り訂正コードのシンボルでｊは
送行方向の番号でｊ＝1,2,…,12である。第６図に、量
子化ビット数の異なる16ビット,12ビットのサンプルデ
ータをシンボルに分割した状態を示す。第６図（ａ）の
１サンプル16ビットは、上位８ビット、下位８ビットの
２シンボルに分割する。又、第６図（ｂ）の１サンプル
12ビットは、上位８ビット、下位４ビットに分割し、他
のサンプルの下位４ビットと合わせて１シンボルとして
いる。このように第６図で示すシンボル分割により、第
５図の各トラックのシンボル数が12であることから、ト
ラック当りのサンプル数は、16ビット量子化で６サンプ
ル、12ビット量子化で８サンプルのデータとなる。又、
第５図によれば、１フレーム中のPCMデータは、量子化
ビット数16及び12ビットにおいても同一ビット数、同一
シンボル数である。誤り検出コード3a1は、同一トラッ
クt1のPCMデータｗ（1,j）（ｊ＝１〜12）から生成する
もので、CRC符号16ビットを付加する。他のトラックt2
〜t20においても同様に誤り検出コードを生成付加す
る。よって、量子化ビット数が異なっても、誤り検出コ
ードの生成及び復号方法は変わらず、共通に使用するこ
とができる。又、誤り訂正コード、P1（ｊ），P
2（ｊ），P3（ｊ），P4（ｊ）（ｊ＝１〜12）は下記に
示す式（４）のようにトラック方向の各シンボルによ
り、リード・ソロモン符号を生成するものである。
トラックで記録する本発明の実施例を示したものであ
る。第５図で、４は磁気テープ、t1からt20は磁気テー
プ上に記録されたデータのトラック、1a1から1
a20は、、フレーム同期信号パターン、3a1から3a20は誤
り検出コード,w（i,j）は１シンボルのデータ８ビット
で、ｉはトラック方向の番号でｉ＝1,2,…,16,jは送向
方向の番号でｊ＝1,2,…,12,P1（ｊ），P2（ｊ），P
3（ｊ），P4（ｊ）は誤り訂正コードのシンボルでｊは
送行方向の番号でｊ＝1,2,…,12である。第６図に、量
子化ビット数の異なる16ビット,12ビットのサンプルデ
ータをシンボルに分割した状態を示す。第６図（ａ）の
１サンプル16ビットは、上位８ビット、下位８ビットの
２シンボルに分割する。又、第６図（ｂ）の１サンプル
12ビットは、上位８ビット、下位４ビットに分割し、他
のサンプルの下位４ビットと合わせて１シンボルとして
いる。このように第６図で示すシンボル分割により、第
５図の各トラックのシンボル数が12であることから、ト
ラック当りのサンプル数は、16ビット量子化で６サンプ
ル、12ビット量子化で８サンプルのデータとなる。又、
第５図によれば、１フレーム中のPCMデータは、量子化
ビット数16及び12ビットにおいても同一ビット数、同一
シンボル数である。誤り検出コード3a1は、同一トラッ
クt1のPCMデータｗ（1,j）（ｊ＝１〜12）から生成する
もので、CRC符号16ビットを付加する。他のトラックt2
〜t20においても同様に誤り検出コードを生成付加す
る。よって、量子化ビット数が異なっても、誤り検出コ
ードの生成及び復号方法は変わらず、共通に使用するこ
とができる。又、誤り訂正コード、P1（ｊ），P
2（ｊ），P3（ｊ），P4（ｊ）（ｊ＝１〜12）は下記に
示す式（４）のようにトラック方向の各シンボルによ
り、リード・ソロモン符号を生成するものである。
（ここでｊ＝1,2,…,12,Iは恒等元、T,T2，T3，…T57は
ガロワ・フィールド（28）の個別的非ゼロ元であり、示
された乗算め加算はガロワ・フィールドで定義された動
作である。） よって量子化ビット数が16ビット、12ビットと異なっ
ても、誤り訂正コードの生成復号方法は変わらず、共通
に使用することができる。
ガロワ・フィールド（28）の個別的非ゼロ元であり、示
された乗算め加算はガロワ・フィールドで定義された動
作である。） よって量子化ビット数が16ビット、12ビットと異なっ
ても、誤り訂正コードの生成復号方法は変わらず、共通
に使用することができる。
次に、上記第２図から第６図で示した本発明によるフ
レーム生成方法の生成回路の一例を、第４図の生成方法
の場合を例に、第７図の構成図に示す。
レーム生成方法の生成回路の一例を、第４図の生成方法
の場合を例に、第７図の構成図に示す。
第７図において、５は16ビットAD変換器で、上位８ビ
ットを5uに、下位８ビットは４ビットごとに5l1，5l2に
出力する。6u,6lは８ビットのデータ・ラッチで、それ
ぞれクロック入力6Cu,6Clによってデータをラッチす
る。7u,7lおよび12はスリーステート・バッファで、コ
ントロール信号7Cu,7Cl,12Cが“0"の時出力モード，
“1"の時ハイ・インピーダンス・モードとなる。８は８
ビット入力２系統を切換出力するマルチプレクサで、コ
ントロール信号8Cが“0"の時8A,“1"の時8Bの信号を出
力する。９はデータを記憶するRAM（ランダム・アクセ
ス・メモリ）で、８ビットのデータバス9Aは各回路に接
続し、又マルチプレクサ８の入力8Bには、データバス9A
の上位４ビットを接続する。10はRAM9のアドレス及び書
き込み制御を行なうRAMアドレス制御回路で、10Aにアド
レス,10wに書き込み制御パルスを出力する。11はリード
・ソロモン符号の符号器で、11Aに加わったデータ列を
入力し、それに対するP1，P2，P3，P4の４シンボルのパ
リティを11Bから出力する。13は８ビット並列信号をシ
リアル信号にするパラレル，シリアル変換器（以降P/S
変換器と記す）で、ラッチ信号13Cによって、８ビット
並列データをラッチし、ロード信号13Lでラッチされた
８ビットをロードし、シリアル信号に変換する。14はフ
レーム同期信号パターンのパターン発生器、16はデータ
入力部16Aとフレーム同期信号パターン信号16Bを切換え
るスイッチで、切換制御信号16Cが“0"の時16Aを選択，
“1"の時16Bを選択する。17は端子で、15は上記各回路
の制御クロックを生成するクロック発生器で、15AはAD
変換５に加えるサンプリング周波数fsのクロックパル
ス、15BはRAMアドレス制御回路10の基準クロック（f
slot）、15Cは符号器11の入力データをラッチ演算する
ためのクロック、15DはP/S変換器13,フレーム同期信号
パターン発生器14に加える伝送ビットレートのクロック
（周波数ft）である。
ットを5uに、下位８ビットは４ビットごとに5l1，5l2に
出力する。6u,6lは８ビットのデータ・ラッチで、それ
ぞれクロック入力6Cu,6Clによってデータをラッチす
る。7u,7lおよび12はスリーステート・バッファで、コ
ントロール信号7Cu,7Cl,12Cが“0"の時出力モード，
“1"の時ハイ・インピーダンス・モードとなる。８は８
ビット入力２系統を切換出力するマルチプレクサで、コ
ントロール信号8Cが“0"の時8A,“1"の時8Bの信号を出
力する。９はデータを記憶するRAM（ランダム・アクセ
ス・メモリ）で、８ビットのデータバス9Aは各回路に接
続し、又マルチプレクサ８の入力8Bには、データバス9A
の上位４ビットを接続する。10はRAM9のアドレス及び書
き込み制御を行なうRAMアドレス制御回路で、10Aにアド
レス,10wに書き込み制御パルスを出力する。11はリード
・ソロモン符号の符号器で、11Aに加わったデータ列を
入力し、それに対するP1，P2，P3，P4の４シンボルのパ
リティを11Bから出力する。13は８ビット並列信号をシ
リアル信号にするパラレル，シリアル変換器（以降P/S
変換器と記す）で、ラッチ信号13Cによって、８ビット
並列データをラッチし、ロード信号13Lでラッチされた
８ビットをロードし、シリアル信号に変換する。14はフ
レーム同期信号パターンのパターン発生器、16はデータ
入力部16Aとフレーム同期信号パターン信号16Bを切換え
るスイッチで、切換制御信号16Cが“0"の時16Aを選択，
“1"の時16Bを選択する。17は端子で、15は上記各回路
の制御クロックを生成するクロック発生器で、15AはAD
変換５に加えるサンプリング周波数fsのクロックパル
ス、15BはRAMアドレス制御回路10の基準クロック（f
slot）、15Cは符号器11の入力データをラッチ演算する
ためのクロック、15DはP/S変換器13,フレーム同期信号
パターン発生器14に加える伝送ビットレートのクロック
（周波数ft）である。
最初に、量子化ビット数16ビットの場合の第７図の動
作を説明する。
作を説明する。
マルチプレクサ８のコントロール信号8Cは、“0"レベ
ルに固定し、入力8Aに接続されたAD変換器５の下位８ビ
ット信号5l1，5l2をラッチ6lに伝える。又、AD変換器５
の上位８ビット信号5uはラッチ6uに加わる。よって、量
子化ビット16ビットのデータはクロック6Cu,6Clによっ
てラッチ6u,6lに格納される。このラッチ6u,6lの出力は
スリーステート・バッファ7u,7lに加わり、コントロー
ル信号7Cu,7Clを順次時分割で“0"レベルとし、RAM9の
データバス9Aに８ビットごとにデータを供給する。この
データをRAM9は、RAMアドレス制御回路で生成されたア
ドレス10Aと書き込み制御パルス10Wによって格納する。
このような処理をクロック発生器15で生成したパルス15
Aのサンプリング周波数fsごとに繰り返す。
ルに固定し、入力8Aに接続されたAD変換器５の下位８ビ
ット信号5l1，5l2をラッチ6lに伝える。又、AD変換器５
の上位８ビット信号5uはラッチ6uに加わる。よって、量
子化ビット16ビットのデータはクロック6Cu,6Clによっ
てラッチ6u,6lに格納される。このラッチ6u,6lの出力は
スリーステート・バッファ7u,7lに加わり、コントロー
ル信号7Cu,7Clを順次時分割で“0"レベルとし、RAM9の
データバス9Aに８ビットごとにデータを供給する。この
データをRAM9は、RAMアドレス制御回路で生成されたア
ドレス10Aと書き込み制御パルス10Wによって格納する。
このような処理をクロック発生器15で生成したパルス15
Aのサンプリング周波数fsごとに繰り返す。
次に、RAM9に格納されたAD変換器５の出力データの処
理を、第８図のメモリマップを用いて説明する。
理を、第８図のメモリマップを用いて説明する。
第８図において、RAM9は、３つのブロックA,B,Cに別
れ、AD変換器５のデータ書込み処理、誤り検出訂正
用のリード・ソロモン符号P1〜P4の生成処理、シリア
ルデータ出力処理の３つの処理を順次行なう。すなわ
ち、次のような処理となる。
れ、AD変換器５のデータ書込み処理、誤り検出訂正
用のリード・ソロモン符号P1〜P4の生成処理、シリア
ルデータ出力処理の３つの処理を順次行なう。すなわ
ち、次のような処理となる。
ブロックＡでAD変換器５のデータ書き込み処理を行な
っている時、ブロックＢでは、P1〜P4の生成処理を行な
い、ブロックＣでは、データ出力処理を行なう。次に、
上記処理が完了したら、ブロックＡでは、先に取込んだ
AD変換器５のデータに対し、P1〜P4の生成処理を行な
い、ブロックＢでは、P1〜P4の生成が完了したデータを
データ出力処理する。ブロックＣは出力し終えたデータ
であることから、新たなAD変換器５のデータ書き込み処
理を行なう。このように、ブロックA,B,Cは順次上記３
つの処理を行ない、シリアル信号となって出力される。
っている時、ブロックＢでは、P1〜P4の生成処理を行な
い、ブロックＣでは、データ出力処理を行なう。次に、
上記処理が完了したら、ブロックＡでは、先に取込んだ
AD変換器５のデータに対し、P1〜P4の生成処理を行な
い、ブロックＢでは、P1〜P4の生成が完了したデータを
データ出力処理する。ブロックＣは出力し終えたデータ
であることから、新たなAD変換器５のデータ書き込み処
理を行なう。このように、ブロックA,B,Cは順次上記３
つの処理を行ない、シリアル信号となって出力される。
さて、第８図に示すように、ブロックＡに格納された
AD変換器５の出力データ６サンプルw1，w2，……，w12
は、次に誤り検出訂正用の符号P1〜P4を生成するため
に、第７図の符号器11の入力11Aに送り出される。符号P
1〜P4は、出力11Bからスリーステート・バッファ12を介
してRAM9に書き込まれる。このようにして得たデータ及
び符号P1〜P4は８ビット並列信号データであることか
ら、シリアルデータ出力を得るために、P/S変換器13に
ラッチされる。P/S変換器13では、クロック発生器15か
ら供給される伝送ビットレートのクロック15Dに同期し
て、８ビット単位にシリアルデータに変換し、スイッチ
16に送り出す。スイッチ16で、P/S変換器13から送り出
されたw1，w2，w3，…w12，P1，P2，P3，P4のシリアル
データの先頭にフレーム同期信号パターンを付加し、最
終出力データとして、端子17に送り出す。
AD変換器５の出力データ６サンプルw1，w2，……，w12
は、次に誤り検出訂正用の符号P1〜P4を生成するため
に、第７図の符号器11の入力11Aに送り出される。符号P
1〜P4は、出力11Bからスリーステート・バッファ12を介
してRAM9に書き込まれる。このようにして得たデータ及
び符号P1〜P4は８ビット並列信号データであることか
ら、シリアルデータ出力を得るために、P/S変換器13に
ラッチされる。P/S変換器13では、クロック発生器15か
ら供給される伝送ビットレートのクロック15Dに同期し
て、８ビット単位にシリアルデータに変換し、スイッチ
16に送り出す。スイッチ16で、P/S変換器13から送り出
されたw1，w2，w3，…w12，P1，P2，P3，P4のシリアル
データの先頭にフレーム同期信号パターンを付加し、最
終出力データとして、端子17に送り出す。
以上の動作により、16ビット量子化のPCMデータは、
第４図（ａ）で示すフレーム生成を行なうことができ
る。
第４図（ａ）で示すフレーム生成を行なうことができ
る。
次に、量子化ビット数12ビットの場合の第７図の動作
を説明する。
を説明する。
AD変換器５は、16ビット信号の内、上位12ビット5u,5
l1を伝送する。マルチプレクサ８のコントロール信号8C
は、AD変換器５の出力がサンプル１の時“0"レベル，サ
ンプル２の時“1"レベル，サンプル３の時“0",…の様
に、サンプルごとに“0",“1"を繰り返す信号を加え
る。よって、サンプル１の時、ラッチ6lは、AD変換器５
の出力5l1，5l2が加わり、サンプル２の時はRAM9のデー
タバス9Aの上位４ビットと5l1が加わる。
l1を伝送する。マルチプレクサ８のコントロール信号8C
は、AD変換器５の出力がサンプル１の時“0"レベル，サ
ンプル２の時“1"レベル，サンプル３の時“0",…の様
に、サンプルごとに“0",“1"を繰り返す信号を加え
る。よって、サンプル１の時、ラッチ6lは、AD変換器５
の出力5l1，5l2が加わり、サンプル２の時はRAM9のデー
タバス9Aの上位４ビットと5l1が加わる。
この時、RAM9に書き込まれるデータを第９図のメモリ
マップを用いて説明する。
マップを用いて説明する。
サンプル１では、ラッチ6u,6lにAD変換器５の出力が
そのままラッチされる。よって、RAM9のブロックＡアド
レス０には、サンプル１の上位８ビット5uが格納され、
アドレス１には、下位８ビット5l1，5l2が格納される。
次に、サンプル２をラッチ6u,6lに格納する時、RAM9はR
AMアドレス制御回路10により、前記格納したサンプル１
の下位８ビット5l1，5l2をデータバス9Aに出力する。よ
って、ラッチ6lに格納されるデータはマルチプレクサ８
により上位４ビットがサンプル１の下位４ビット（5
l1）で、下位４ビットはサンプル２の下位４ビット（5l
1）である。このラッチ6lのデータをRAM9のアドレス１
に再度書き込み、ラッチ6uのデータをアドレス２に書き
込む。このように、マルチプレクサ８のコントロール信
号8Cが“1"の時に、RAM9が前回格納したサンプルの下位
８ビットを出力し、再度RAM9に書き込むことによって、
第９図に示すように、１サンプル12ビットで８サンプル
のデータをブロックＡに格納することが出来る。このよ
うにして得たデータは、16ビット量子化の場合と同じデ
ータ数であることから、第８図で述べたと同様にP1〜P4
の符号生成処理，データ出力処理を行ない、第４図
（ｂ）で示すフレーム生成を行なうことができる。
そのままラッチされる。よって、RAM9のブロックＡアド
レス０には、サンプル１の上位８ビット5uが格納され、
アドレス１には、下位８ビット5l1，5l2が格納される。
次に、サンプル２をラッチ6u,6lに格納する時、RAM9はR
AMアドレス制御回路10により、前記格納したサンプル１
の下位８ビット5l1，5l2をデータバス9Aに出力する。よ
って、ラッチ6lに格納されるデータはマルチプレクサ８
により上位４ビットがサンプル１の下位４ビット（5
l1）で、下位４ビットはサンプル２の下位４ビット（5l
1）である。このラッチ6lのデータをRAM9のアドレス１
に再度書き込み、ラッチ6uのデータをアドレス２に書き
込む。このように、マルチプレクサ８のコントロール信
号8Cが“1"の時に、RAM9が前回格納したサンプルの下位
８ビットを出力し、再度RAM9に書き込むことによって、
第９図に示すように、１サンプル12ビットで８サンプル
のデータをブロックＡに格納することが出来る。このよ
うにして得たデータは、16ビット量子化の場合と同じデ
ータ数であることから、第８図で述べたと同様にP1〜P4
の符号生成処理，データ出力処理を行ない、第４図
（ｂ）で示すフレーム生成を行なうことができる。
また、１サンプル当り12ビットのPCMデータに対して
は、各サンプルを上位８ビットデータと下位４ビットデ
ータとに分割し、上位８ビットデータはそれ自体で１シ
ンボルとするが、下位４ビットデータについては、２つ
の異なるサンプルから分割された２つの下位４ビットデ
ータを組み合わせて１シンボルとしているため、かかる
シンボルに訂正不能な誤りが生じたときには、この誤り
の影響は下位４ビットデータにだけ生ずる。サンプルの
情報内容は主として上位ビットによって支配されるか
ら、２つの下位４ビットからなるシンボルに訂正不能な
誤りが生じても、これによってサンプルの情報内容がほ
とんど影響されることはない。
は、各サンプルを上位８ビットデータと下位４ビットデ
ータとに分割し、上位８ビットデータはそれ自体で１シ
ンボルとするが、下位４ビットデータについては、２つ
の異なるサンプルから分割された２つの下位４ビットデ
ータを組み合わせて１シンボルとしているため、かかる
シンボルに訂正不能な誤りが生じたときには、この誤り
の影響は下位４ビットデータにだけ生ずる。サンプルの
情報内容は主として上位ビットによって支配されるか
ら、２つの下位４ビットからなるシンボルに訂正不能な
誤りが生じても、これによってサンプルの情報内容がほ
とんど影響されることはない。
以上説明したように、本発明によれば、１サンプル当
り12ビットのPCMデータから８ビットのシンボルからな
るフレームを生成する際、各サンプルを上位８ビットデ
ータと下位４ビットデータとに分割し、該上位８ビット
データを１シンボルとし、異なる２つのサンプルから分
割された下位４ビットデータを組み合わせて１シンボル
としているので、２つの下位４ビットデータからなるシ
ンボルに訂正不能な誤りがあったとしても、これによっ
てサンプルの情報内容が影響されることはほとんどな
い。
り12ビットのPCMデータから８ビットのシンボルからな
るフレームを生成する際、各サンプルを上位８ビットデ
ータと下位４ビットデータとに分割し、該上位８ビット
データを１シンボルとし、異なる２つのサンプルから分
割された下位４ビットデータを組み合わせて１シンボル
としているので、２つの下位４ビットデータからなるシ
ンボルに訂正不能な誤りがあったとしても、これによっ
てサンプルの情報内容が影響されることはほとんどな
い。
また、本発明によれば、16ビットと12ビットという量
子化ビット数が異なるサンプルデータを同一のフレーム
構成とし、冗長度を変えることなく記録再生でき，か
つ、誤り検出訂正コードを同一の回路構成で生成・復号
できることから、回路規模の増加が少ないという効果が
ある。
子化ビット数が異なるサンプルデータを同一のフレーム
構成とし、冗長度を変えることなく記録再生でき，か
つ、誤り検出訂正コードを同一の回路構成で生成・復号
できることから、回路規模の増加が少ないという効果が
ある。
第１図は、従来のフレーム構成を示す図、第２図，第３
図，第４図は各々本発明によるフレーム構成の実施例を
示す図、第５図及び第６図は磁気テープ上にマルチヘッ
ドでデータを記録再生する場合の本発明によるフレーム
構成を示す図、第７図はフレーム生成回路の一例を示す
構成図、第８図及び第９図は第７図の動作を説明するた
めの説明図である。 1,1a,1b……フレーム同期信号パターン、2,2a,2b……PC
Mデータ、3,3a,3b……誤り検出・訂正コード。
図，第４図は各々本発明によるフレーム構成の実施例を
示す図、第５図及び第６図は磁気テープ上にマルチヘッ
ドでデータを記録再生する場合の本発明によるフレーム
構成を示す図、第７図はフレーム生成回路の一例を示す
構成図、第８図及び第９図は第７図の動作を説明するた
めの説明図である。 1,1a,1b……フレーム同期信号パターン、2,2a,2b……PC
Mデータ、3,3a,3b……誤り検出・訂正コード。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野口 敬治 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 荒井 孝雄 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (56)参考文献 特開 昭54−21210（ＪＰ，Ａ) 特開 昭54−117604（ＪＰ，Ａ)
Claims (2)
- 【請求項１】サンプル当り12ビットで構成されるPCMデ
ータを伝送、記録又は再生するに際し、 各サンプルを上位８ビットデータと下位４ビットデータ
とに分割し、 ２サンプル毎に、夫々のサンプルから分割された２つの
上位８ビットデータは夫々そのまま１シンボルとし、夫
々のサンプルから分割された２つの下位４ビットデータ
は組合せて１シンボルとして、３シンボルを得、 所定数の該シンボルからなるデジタルデータに対し誤り
検出および訂正コードを付加して１フレームを構成する
ことを特徴とするPCMデータのフレーム生成方法。 - 【請求項２】１サンプル当り12ビットで構成されるPCM
データを伝送、記録又は再生するに際しては、 各サンプルを上位８ビットデータと下位４ビットデータ
とに分割し、 ２サンプル毎に、夫々の該サンプルから分割された２つ
の上位８ビットデータは夫々そのまま１シンボルとし、
夫々の該サンプルから分割された２つの下位４ビットデ
ータは組合せて１シンボルとして、３シンボルを得、 １サンプル当り16ビットで構成されるPCMデータを伝
送、記録又は再生するに際しては、 各サンプルを２つの８ビットデータに分割して夫々その
まま１シンボルとし、 １サンプルの量子化ビット数が上記12ビット、16ビット
のいずれであっても、同一の所定数の該シンボルからな
るデジタルデータに対し誤り検出および訂正コードを付
加して１フレームを構成することを特徴とするPCMデー
タのフレーム生成方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58105880A JPH0828052B2 (ja) | 1983-06-15 | 1983-06-15 | Ｐｃｍデータのフレーム生成方法 |
| KR1019840003342A KR900001222B1 (ko) | 1983-06-15 | 1984-06-14 | Pcm 신호의 기록 재생장치 |
| CA000456574A CA1243774A (en) | 1983-06-15 | 1984-06-14 | Pcm signal recording/reproducing apparatus |
| EP84106848A EP0129224B1 (en) | 1983-06-15 | 1984-06-15 | Pcm signal recording/reproducing apparatus |
| US06/620,893 US4617599A (en) | 1983-06-15 | 1984-06-15 | PCM signal recording/reproducing apparatus |
| DE8484106848T DE3483339D1 (de) | 1983-06-15 | 1984-06-15 | Aufnahme- und wiedergabegeraet fuer pcm-signale. |
| AT84106848T ATE57272T1 (de) | 1983-06-15 | 1984-06-15 | Aufnahme- und wiedergabegeraet fuer pcm-signale. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58105880A JPH0828052B2 (ja) | 1983-06-15 | 1983-06-15 | Ｐｃｍデータのフレーム生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60657A JPS60657A (ja) | 1985-01-05 |
| JPH0828052B2 true JPH0828052B2 (ja) | 1996-03-21 |
Family
ID=14419243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58105880A Expired - Lifetime JPH0828052B2 (ja) | 1983-06-15 | 1983-06-15 | Ｐｃｍデータのフレーム生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828052B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2583240B1 (fr) * | 1985-06-05 | 1994-02-04 | France Telediffusion | Procede de transmission en blocs de mots d'information numerique |
| JPS62192979A (ja) * | 1986-02-19 | 1987-08-24 | Sony Corp | デ−タ伝送方法 |
| JP2615564B2 (ja) * | 1986-08-27 | 1997-05-28 | ソニー株式会社 | データ記録方法 |
| JP2623538B2 (ja) * | 1986-08-30 | 1997-06-25 | ソニー株式会社 | データ記録方法 |
| US5223366A (en) * | 1988-10-13 | 1993-06-29 | Daikin Industries, Ltd. | Carriers for developing electrostatic images |
| DE68920534T2 (de) * | 1988-10-13 | 1995-08-31 | Daikin Ind Ltd | Träger für die Entwicklung elektrostatischer Bilder. |
| JPH0616344A (ja) * | 1992-07-03 | 1994-01-25 | Nisca Corp | 自動原稿搬送装置 |
| US5921545A (en) * | 1997-03-14 | 1999-07-13 | Nisca Corporation | Automatic sheet feeding apparatus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6022537B2 (ja) * | 1977-07-19 | 1985-06-03 | 三菱電機株式会社 | パルス符号変調信号補正装置 |
| JPS54117604A (en) * | 1978-03-03 | 1979-09-12 | Nec Corp | Data transmission system |
| JPS58125209A (ja) * | 1982-01-20 | 1983-07-26 | Mitsubishi Electric Corp | Ｐｃｍ記録再生装置 |
-
1983
- 1983-06-15 JP JP58105880A patent/JPH0828052B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60657A (ja) | 1985-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000821B1 (ko) | 디지탈 신호처리장치 | |
| JP2870843B2 (ja) | 情報伝送装置 | |
| JPH0721942B2 (ja) | チヤンネル符号化方法 | |
| KR900003595B1 (ko) | Pcm 신호를 기록하기 위한 방법 및 장치 | |
| EP0273676A2 (en) | Single track orthogonal error correction system | |
| US4868827A (en) | Digital data processing system | |
| KR850001444B1 (ko) | 디지탈 신호 처리장치 | |
| JPH0828052B2 (ja) | Ｐｃｍデータのフレーム生成方法 | |
| EP0169908A1 (en) | Method and circuit for decoding error coded data | |
| CA1175155A (en) | Combined serializer encoder and decoder for data storage system | |
| US4491882A (en) | Disc players | |
| US5739783A (en) | Data recording apparatus | |
| JP3070981B2 (ja) | クロスインターリーブ回路 | |
| JP2612423B2 (ja) | Ｐｃｍデータのフレーム生成方式 | |
| JPH0572004B2 (ja) | ||
| JP3046041B2 (ja) | ディジタル記録再生装置 | |
| JP3313928B2 (ja) | データ変調方法及びその装置 | |
| KR100207616B1 (ko) | 에러플래그 처리방법 및 회로 | |
| JP2573746B2 (ja) | データ圧縮装置 | |
| JPH01248711A (ja) | Ｐｃｍ伝送方式 | |
| JPH0414529B2 (ja) | ||
| SU763950A1 (ru) | Устройство кодировани речевого сигнала в системах вывода информации голосом | |
| JP3282552B2 (ja) | ディジタル情報記録方法及び記録装置 | |
| JP2702674B2 (ja) | データ記録方法 | |
| JPH06139720A (ja) | ディジタル記録再生装置 |