JPS6043857A - 固体撮像装置とその製造方法 - Google Patents
固体撮像装置とその製造方法Info
- Publication number
- JPS6043857A JPS6043857A JP58151948A JP15194883A JPS6043857A JP S6043857 A JPS6043857 A JP S6043857A JP 58151948 A JP58151948 A JP 58151948A JP 15194883 A JP15194883 A JP 15194883A JP S6043857 A JPS6043857 A JP S6043857A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- solid
- imaging device
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 17
- 230000003321 amplification Effects 0.000 abstract description 12
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 12
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 230000003287 optical effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000951471 Citrus junos Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920006264 polyurethane film Polymers 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、固体搬像装置とその製造方法に関し、特に
、光電変換ダイオードとＭＯＳスイッチングトランジス
タとの間に信号増幅用トランジスタを設けることによっ
て感１爽を向上さぜた固体撮像装置とその製造方法に関
するものである。
、光電変換ダイオードとＭＯＳスイッチングトランジス
タとの間に信号増幅用トランジスタを設けることによっ
て感１爽を向上さぜた固体撮像装置とその製造方法に関
するものである。
し従来技術］
従来、固体（半導体）撮像装置（３ｅｗ＋１ｃｏｎｄｕ
ｃｔＯｒ ｌ ｍａｇｅ ５ｅｎｓｏｒ ：以下、５Ｉ
Ｓ）１．ｔ、ＭＯＳ形、ＣＣＤ形に限られていた。第１
図は現在市販されているＭＯ８形ＳＩＳの１画素となる
基本セル（以下、セル）の等価回路図およびこれに接続
される信号読出用のトラジスタ回路図である。
ｃｔＯｒ ｌ ｍａｇｅ ５ｅｎｓｏｒ ：以下、５Ｉ
Ｓ）１．ｔ、ＭＯＳ形、ＣＣＤ形に限られていた。第１
図は現在市販されているＭＯ８形ＳＩＳの１画素となる
基本セル（以下、セル）の等価回路図およびこれに接続
される信号読出用のトラジスタ回路図である。
第１図において、セルは、光電変摂用タイオード（ｐｈ
ｏｔＯｄｉｏｄｅ ） ＰＤとＭＯＳスイッチングトラ
ンジスタＴｒ−ｓとから構成される。ＰＤに光が当たる
ことにより生じた光電荷は、Ｔｒ−ｓがオンすることで
配線容ｆｆ１ｃ、 ＝蓄えられ、次いで読出用ＭＯ８ｉ
−ランジスタＴｒ・０がオンして容ｒｆｋ ＣＨへ移り
、その電圧がビデオ出力となる。また、破線で示すトラ
ンジスタＴ ｒ ・ｐは過飽和の光による過剰電流を引
き央くためのものである。
ｏｔＯｄｉｏｄｅ ） ＰＤとＭＯＳスイッチングトラ
ンジスタＴｒ−ｓとから構成される。ＰＤに光が当たる
ことにより生じた光電荷は、Ｔｒ−ｓがオンすることで
配線容ｆｆ１ｃ、 ＝蓄えられ、次いで読出用ＭＯ８ｉ
−ランジスタＴｒ・０がオンして容ｒｆｋ ＣＨへ移り
、その電圧がビデオ出力となる。また、破線で示すトラ
ンジスタＴ ｒ ・ｐは過飽和の光による過剰電流を引
き央くためのものである。
第２図は、ビデオ出力電流のタイムチセードである。こ
こで、上述のＣνはＣＭの１／１００以下と小さいため
、信号電流は＠２図に示ずように、クロックノイズに重
畳した微小電流となり、ビデオ出力のダイナミックレン
ジが大きく制限される。
こで、上述のＣνはＣＭの１／１００以下と小さいため
、信号電流は＠２図に示ずように、クロックノイズに重
畳した微小電流となり、ビデオ出力のダイナミックレン
ジが大きく制限される。
このため、ＰＤの面積を大きくして、光電変換電流を十
分にとる必要がある。
分にとる必要がある。
第３図は、第′１図の等断回路で示した従来のＭＯ８形
ＳｒＳの１つのセルと、これの両側に隣接するセルの一
部とを示す断面図である。
ＳｒＳの１つのセルと、これの両側に隣接するセルの一
部とを示す断面図である。
次に゛、第３図に示す従来のＭＯ８形ＳＩＳのセルの構
成について説明する。第３図において、ｎ−形基板１上
にＰＤのアノードの働きもする１〕形ウエル２が形成さ
れ、さらに、ｐ形つェル２の表面部には、ＰＤのカソー
ドであり、かつＭＯ８Ｔｒ−ｓのソースでもあるｎ ”
８３が選択的に形成される。ざらに、ｐ形つェル２内
に、ＭＯ８Ｔｒ−ｓのドレインとなるｎ ” １ｉＪ４
が、ｎ“層３との間にチャネル形成領域を設けるように
形成される。さらに、ｎ＋層３，４上を含めてｐ形つェ
ル２上には酸化膜５が形成され、酸化ｇ！５のＭＯ８Ｔ
ｒ−３のチャネル形成領域上の部分であるゲート酸化膜
上には多結晶シリコンからなるゲートＮ極６が設けられ
る。次に、ゲート電極６上を含めたａ化膜５上に番よ層
間絶縁ＨｔＡ７が形成され、酸化膜５および層間絶縁膜
７に形成された開孔部には、０１間４に接着してドレイ
ン電極８か設番プられる。グー１〜電極６は、インタレ
ース回路（図示せず）に接続され、ドレイン電極８は読
出用ＭＯＳトランジスタＴｒ ・０ （図示ゼず）に接
続される。ＰＤ部のｎ ＋ ［９３と、ｐ形つェル２と
、ｎ−形基板１とによって形成されるトランジスタは、
第１図において破線にて示すＴｒ−ｐで、過飽和の光に
よる過剰電流を引き抜くためのものである。
成について説明する。第３図において、ｎ−形基板１上
にＰＤのアノードの働きもする１〕形ウエル２が形成さ
れ、さらに、ｐ形つェル２の表面部には、ＰＤのカソー
ドであり、かつＭＯ８Ｔｒ−ｓのソースでもあるｎ ”
８３が選択的に形成される。ざらに、ｐ形つェル２内
に、ＭＯ８Ｔｒ−ｓのドレインとなるｎ ” １ｉＪ４
が、ｎ“層３との間にチャネル形成領域を設けるように
形成される。さらに、ｎ＋層３，４上を含めてｐ形つェ
ル２上には酸化膜５が形成され、酸化ｇ！５のＭＯ８Ｔ
ｒ−３のチャネル形成領域上の部分であるゲート酸化膜
上には多結晶シリコンからなるゲートＮ極６が設けられ
る。次に、ゲート電極６上を含めたａ化膜５上に番よ層
間絶縁ＨｔＡ７が形成され、酸化膜５および層間絶縁膜
７に形成された開孔部には、０１間４に接着してドレイ
ン電極８か設番プられる。グー１〜電極６は、インタレ
ース回路（図示せず）に接続され、ドレイン電極８は読
出用ＭＯＳトランジスタＴｒ ・０ （図示ゼず）に接
続される。ＰＤ部のｎ ＋ ［９３と、ｐ形つェル２と
、ｎ−形基板１とによって形成されるトランジスタは、
第１図において破線にて示すＴｒ−ｐで、過飽和の光に
よる過剰電流を引き抜くためのものである。
次に、第３図に示す従来のＭＯ８形ＳＩＳのセルの動作
について説明する。ｐ形つェル２およびｎ ＋ 層３か
ら形成されるＰＤ部に光が入ると、光電荷が生じて接合
容量に蓄積され、インクレース回路に接続されたゲート
電極６のオンによってＭＯ８Ｔｒ−ｓのソーステあるｎ
＋層３からＭ Ｏ８Ｔｒ−８のドレインであるｎ＋層４
に電流が流れ、この電流はさらにドレイン電極８を介し
て信号読出用ＭＯ８Ｔｒ ・０ （図示せず）に与えら
れ、Ｔｒ ・０のオンによって光信号量に対応したビデ
オ信号が出力される。
について説明する。ｐ形つェル２およびｎ ＋ 層３か
ら形成されるＰＤ部に光が入ると、光電荷が生じて接合
容量に蓄積され、インクレース回路に接続されたゲート
電極６のオンによってＭＯ８Ｔｒ−ｓのソーステあるｎ
＋層３からＭ Ｏ８Ｔｒ−８のドレインであるｎ＋層４
に電流が流れ、この電流はさらにドレイン電極８を介し
て信号読出用ＭＯ８Ｔｒ ・０ （図示せず）に与えら
れ、Ｔｒ ・０のオンによって光信号量に対応したビデ
オ信号が出力される。
ところで、前述のように光電変換電流を大きくするため
、すなわち光に対する感度を高めるためにはＰＤのカソ
ードであるｎ＋層３の面積を大きくする必要がある。
、すなわち光に対する感度を高めるためにはＰＤのカソ
ードであるｎ＋層３の面積を大きくする必要がある。
しかしながら、ＳＩＳへの光の入射面積は、レンズ等の
光学系で決まっているため、画素数を一定としたときの
セルの面積は自ずと制限されて、カソード面積を自由に
大きくすることは不可能である。また、感度向上のため
Ｔｒ−ｓのドレインからの出力を増幅することが考えら
れるが、クロックノイズや固定パターンノイズも増幅さ
れて結局感度を上げることはできない。
光学系で決まっているため、画素数を一定としたときの
セルの面積は自ずと制限されて、カソード面積を自由に
大きくすることは不可能である。また、感度向上のため
Ｔｒ−ｓのドレインからの出力を増幅することが考えら
れるが、クロックノイズや固定パターンノイズも増幅さ
れて結局感度を上げることはできない。
［発明の概要］
それゆえに、この発明の主たる目的は、上述の欠点を解
消し、従来並みの集積密度で、光に対する感度を向上さ
せたＳＩＳとその製造方法を提供することを目的として
いる。
消し、従来並みの集積密度で、光に対する感度を向上さ
せたＳＩＳとその製造方法を提供することを目的として
いる。
この発明は、要約すれば、光電変換用ダイオードＰＤと
、ＭＯＳスイッチングトランジスタ７−ｒ・Ｓとの間に
、光電変換後の信号を増幅するためのトランジスタを設
けることによって高い感度を得られるように構成したも
のである。
、ＭＯＳスイッチングトランジスタ７−ｒ・Ｓとの間に
、光電変換後の信号を増幅するためのトランジスタを設
けることによって高い感度を得られるように構成したも
のである。
この発明の上述の目的およびその他の目的と特徴は以下
に図面を参照して行なう詳細な説明から一層明らかとな
ろう。
に図面を参照して行なう詳細な説明から一層明らかとな
ろう。
［発明の実施例］
第４図は、この発明の一実施例であるＳＩＳのセルの原
理を示す等価回路図である。
理を示す等価回路図である。
次に、第４図に示す等価回路の構成に・ついて説明する
。第４図において光電変操用ダイオードＰＤのカソード
３は、ｐｎｐ形の信号増幅用トランジスタＴｒ−ａのベ
ース３１に接続され、Ｔｒ −ａのエミッタ２１はＭＯ
ＳスイッチングトランジスタＴｒ−ｓのソース４１に接
続され、Ｔｒ−ａのコレクタはＰＤのアノード２と共通
に接地される。
。第４図において光電変操用ダイオードＰＤのカソード
３は、ｐｎｐ形の信号増幅用トランジスタＴｒ−ａのベ
ース３１に接続され、Ｔｒ −ａのエミッタ２１はＭＯ
ＳスイッチングトランジスタＴｒ−ｓのソース４１に接
続され、Ｔｒ−ａのコレクタはＰＤのアノード２と共通
に接地される。
また、Ｔｒ−ｓのゲート６はインタレース回路（図示せ
ず）へ接続され、ドレイン４は続出用ＭｏＳトランジス
タ７’ｒ ・０ （図示せず）へ接続される。また、破
線で示すトランジスタＴｒ−１）は過飽和の光による過
剰電流を引き扱くためのものである。
ず）へ接続され、ドレイン４は続出用ＭｏＳトランジス
タ７’ｒ ・０ （図示せず）へ接続される。また、破
線で示すトランジスタＴｒ−１）は過飽和の光による過
剰電流を引き扱くためのものである。
次に、第４図に示す等価回路の動作について説明する。
光電変換用ダイオードＰＤに光が当たると、電子−正孔
対が発生し、接合容量に光信号量に比例した量の電荷が
蓄積され、この蓄積電荷が光電変換信号としてＴｒ−ａ
のベース３１に注入される。このとき、発生した正孔は
、ライフタイム、移動度の差から電子のようには注入さ
れず、途中でトラップされる。ここで１−ｒ−８がオン
づれば、Ｔｒ−ｓのソース４１に接続されたＴｒ ・ａ
のエミッタ２１から、上述のベース３１に注入された電
荷の電流増幅率β倍の電流が引き抜かれ、Ｔ ｒ ・Ｓ
のドレイン４にビデオ信号を出力するための電ｉｓとな
る。
対が発生し、接合容量に光信号量に比例した量の電荷が
蓄積され、この蓄積電荷が光電変換信号としてＴｒ−ａ
のベース３１に注入される。このとき、発生した正孔は
、ライフタイム、移動度の差から電子のようには注入さ
れず、途中でトラップされる。ここで１−ｒ−８がオン
づれば、Ｔｒ−ｓのソース４１に接続されたＴｒ ・ａ
のエミッタ２１から、上述のベース３１に注入された電
荷の電流増幅率β倍の電流が引き抜かれ、Ｔ ｒ ・Ｓ
のドレイン４にビデオ信号を出力するための電ｉｓとな
る。
＄５図は、この発明の一実施例であるＳＩＳのセルを示
す模式断面図である。次に、第５図に示す実施例の構成
について説明する。ｎ−形基板１上にＰＤのアノードの
働きもするｐ形つェル２が形成され、さらにｐ形つェル
２内には、ＰＤのカソードであるｎ＋１ｉ１３と、Ｔｒ
−ａのベースであ（ るｎ！１３１と、−「「 ・ａのエミッタであ−るｐ＋
層２１と、７’１”−ｓのソースであるｎ＋層４１と、
Ｔｒ−ｓのドレインであるｎ ＋ ｊｉ！４とが形成さ
れる。さらに、ｐ形つェル２上には酸化膜５が形成さ孔
、１−ｒ−ｓのチャネル形成領域上にはゲート電極６が
設けられる。また、ソース４１の開孔部上にポリシリコ
ン膜９１が、エミッタ２１の開孔部上にはアルミ配線８
１が、また、ドレイン４の開孔部上にはこれもアルミ配
線からなるトレイン電極８が設けられている。
す模式断面図である。次に、第５図に示す実施例の構成
について説明する。ｎ−形基板１上にＰＤのアノードの
働きもするｐ形つェル２が形成され、さらにｐ形つェル
２内には、ＰＤのカソードであるｎ＋１ｉ１３と、Ｔｒ
−ａのベースであ（ るｎ！１３１と、−「「 ・ａのエミッタであ−るｐ＋
層２１と、７’１”−ｓのソースであるｎ＋層４１と、
Ｔｒ−ｓのドレインであるｎ ＋ ｊｉ！４とが形成さ
れる。さらに、ｐ形つェル２上には酸化膜５が形成さ孔
、１−ｒ−ｓのチャネル形成領域上にはゲート電極６が
設けられる。また、ソース４１の開孔部上にポリシリコ
ン膜９１が、エミッタ２１の開孔部上にはアルミ配線８
１が、また、ドレイン４の開孔部上にはこれもアルミ配
線からなるトレイン電極８が設けられている。
ここで、ゲート電極６はインクレース回路（図示せず）
に接続され、ドレイン電極８は信号読出トランジスタＴ
ｒ ・０ 〈図示せず）に接続される。
に接続され、ドレイン電極８は信号読出トランジスタＴ
ｒ ・０ 〈図示せず）に接続される。
次に、第５図に示す実施例の動作について説明する。ｐ
形つェル２およびｎ”層３から構成されるＰＤ部に光が
入ると、電子−正孔対が発生り、て接合容■に蓄積され
、その電荷は０層３１（ベース）、ｐ＋層２１（エミッ
タ）、ｐ形つェル２（コレクタ）かうなる信号増幅用ト
ランジスタＴｒ−ａで電流増幅率β倍に増幅され、その
増幅された信号は、エミッタ２１からアルミ配線８１お
よび表面が絶縁性のポリシリコン膜９１を介してＭＯＳ
スイツヂングトランジスタｌｒ −ｓのソースであるＮ
”ｆｆ１４１に伝えられる。この信号電流は、ｎ＋層４
１とゲート電極６とトレインであるｎ＋層４とからなる
Ｔｒ−３がオンすることによって読出され、ドレイン電
極８を介し・て信号読出用ＭＯ８Ｔ’ｒ ・０ （図示
せず）に与えられ、Ｔｒ・０のオンによって、光信号量
に対応したビデオ信号が出力される。
形つェル２およびｎ”層３から構成されるＰＤ部に光が
入ると、電子−正孔対が発生り、て接合容■に蓄積され
、その電荷は０層３１（ベース）、ｐ＋層２１（エミッ
タ）、ｐ形つェル２（コレクタ）かうなる信号増幅用ト
ランジスタＴｒ−ａで電流増幅率β倍に増幅され、その
増幅された信号は、エミッタ２１からアルミ配線８１お
よび表面が絶縁性のポリシリコン膜９１を介してＭＯＳ
スイツヂングトランジスタｌｒ −ｓのソースであるＮ
”ｆｆ１４１に伝えられる。この信号電流は、ｎ＋層４
１とゲート電極６とトレインであるｎ＋層４とからなる
Ｔｒ−３がオンすることによって読出され、ドレイン電
極８を介し・て信号読出用ＭＯ８Ｔ’ｒ ・０ （図示
せず）に与えられ、Ｔｒ・０のオンによって、光信号量
に対応したビデオ信号が出力される。
ここで、信号増幅用Ｔｒ−ａとしてｐｎｐ トランジス
タを使用した理由は、ｐｎｐ ｔ−ランジスタの場合、
ＭＯＳスイッチング用トランジスタＴｒ ’−ｓがオン
しない限り、ベース３１に注入された電荷のみではＴｒ
−ａはオンしないのでＰＤの蓄積効果を生かすことがで
きるからである。つまり、Ｔｒ−ａとしてｎｐｎ トラ
ンジスタを使用すると、ベース（１） ＩＷ）へ注入さ
れた電荷が、エミッタ（ｎ層）とのバリア（０，６〜０
．８Ｖ）以上になったとき、Ｔｒ−ｓのオンオフに関係
なく、注入された電荷が漏れ出してしまうため、ＰＤで
光電変換によって発生した電荷は、ある景以上は蓄積が
できなくなるからである。
タを使用した理由は、ｐｎｐ ｔ−ランジスタの場合、
ＭＯＳスイッチング用トランジスタＴｒ ’−ｓがオン
しない限り、ベース３１に注入された電荷のみではＴｒ
−ａはオンしないのでＰＤの蓄積効果を生かすことがで
きるからである。つまり、Ｔｒ−ａとしてｎｐｎ トラ
ンジスタを使用すると、ベース（１） ＩＷ）へ注入さ
れた電荷が、エミッタ（ｎ層）とのバリア（０，６〜０
．８Ｖ）以上になったとき、Ｔｒ−ｓのオンオフに関係
なく、注入された電荷が漏れ出してしまうため、ＰＤで
光電変換によって発生した電荷は、ある景以上は蓄積が
できなくなるからである。
また、７ｒ−ａを縦形構造とした理由は、横形構造では
、電流増幅率βは２ないし５倍程度であり、それ以上に
することは難しく、また、写真製版精度によってベース
幅が変化しβが大きくばらつくからであり、縦形構造と
することによって高い電流増幅率βを精度よく１ひるこ
とができるからである。
、電流増幅率βは２ないし５倍程度であり、それ以上に
することは難しく、また、写真製版精度によってベース
幅が変化しβが大きくばらつくからであり、縦形構造と
することによって高い電流増幅率βを精度よく１ひるこ
とができるからである。
次に、第５図に示す実胞例の集積密度について説明する
。第６図１ま従来の製造方法であるアルミ配（−２を用
いた場合のセル平面図であり、第７図はこの発明の製造
方法によるポリシリコン膜を用いた場合のセル平面図で
ある。
。第６図１ま従来の製造方法であるアルミ配（−２を用
いた場合のセル平面図であり、第７図はこの発明の製造
方法によるポリシリコン膜を用いた場合のセル平面図で
ある。
第５図に承り実施例における、信号増幅用トランジスタ
Ｔｒ−ａのエミッタ２１と、Ｍ ＯＳスイッチングトラ
ンジスターｆｒ−３のソース４１との接続を従来用いら
れているアルミ配線８１で行なうと、ソース４１上をこ
れもアルミ配線であるトレイン電極８を通すにはアルミ
配線８１上に層間絶縁膜を設けな（プればならず、その
ために二層配線にするなど工程上無理があり、実現困難
なので第６図に示すようにドレイン４の配線が迂回しな
ければならなくなり、従来のＭＯ８形ＳＩＳに比較して
、ＰＤの面積が小さくなった分収上にＴｒ・ａの面積お
よび上述のアルミ配ｍ領域が増大するので、実現性にお
いて無意味である。
Ｔｒ−ａのエミッタ２１と、Ｍ ＯＳスイッチングトラ
ンジスターｆｒ−３のソース４１との接続を従来用いら
れているアルミ配線８１で行なうと、ソース４１上をこ
れもアルミ配線であるトレイン電極８を通すにはアルミ
配線８１上に層間絶縁膜を設けな（プればならず、その
ために二層配線にするなど工程上無理があり、実現困難
なので第６図に示すようにドレイン４の配線が迂回しな
ければならなくなり、従来のＭＯ８形ＳＩＳに比較して
、ＰＤの面積が小さくなった分収上にＴｒ・ａの面積お
よび上述のアルミ配ｍ領域が増大するので、実現性にお
いて無意味である。
そこで、第５図の断面図に示すように、ソース４１から
表面がＫｔＲ性のポリシリコン膜９１で電極取出しを行
ない、ソース４１領域から離れたＴｒ−ａのエミッタコ
ンタクト近くまで上述のポリシリコン膜９１で配線し、
その後アルミ電極８１でエミッタ２１に接続するように
ｉｕａすることによって、第７図に示すようｋ、ソース
４１上をドレイン４のアルミ配線８を通すことができ、
従来並みの集積密度を保つことができる。
表面がＫｔＲ性のポリシリコン膜９１で電極取出しを行
ない、ソース４１領域から離れたＴｒ−ａのエミッタコ
ンタクト近くまで上述のポリシリコン膜９１で配線し、
その後アルミ電極８１でエミッタ２１に接続するように
ｉｕａすることによって、第７図に示すようｋ、ソース
４１上をドレイン４のアルミ配線８を通すことができ、
従来並みの集積密度を保つことができる。
次に、この発明によるＳＩＳの製造方法について説明す
る。
る。
第８図は、この発明の一実施例であるＳＩＳを形成する
プロセスを工程順に示す図解的断面図である。
プロセスを工程順に示す図解的断面図である。
まず、第８図（Ａ＞のごとく、ｎ−形基板１内にｐ形つ
ェル２，２０を形成した後、下敷酸化膜１００を形成し
、さらにその上に窒化１２００を形成する。
ェル２，２０を形成した後、下敷酸化膜１００を形成し
、さらにその上に窒化１２００を形成する。
次に、第８図（Ｂ）に示すごとく、窒化膜２００をマス
クとして選択酸化を行ない、厚いフィールド醗イヒ膜１
０１を形成プる。その後、酸化膜２００を全面除去し、
レジスト膜（図示せず）を形成する。このレジスト膜を
マスクとして、ｎ形不純物（たとえば、砒累、リンなど
）をイオン注入した後、アニールを行なってｐｎｐ形信
号増幅用トランジスタ゛ｒｒ −ａのベースとなる１ｆ
ｆｉ）３１を形成する。
クとして選択酸化を行ない、厚いフィールド醗イヒ膜１
０１を形成プる。その後、酸化膜２００を全面除去し、
レジスト膜（図示せず）を形成する。このレジスト膜を
マスクとして、ｎ形不純物（たとえば、砒累、リンなど
）をイオン注入した後、アニールを行なってｐｎｐ形信
号増幅用トランジスタ゛ｒｒ −ａのベースとなる１ｆ
ｆｉ）３１を形成する。
次に、第８図（Ｃ）に示すごとく、下敷酸化膜１００を
全面除去した後、ゲート酸化膜１０２を形成し、さらに
その上にＭＯＳ ｌ〜ランジスタＴｒ・Ｓのゲート電極
となるｎ形ポリシリコン膜６゜６０を形成りる。
全面除去した後、ゲート酸化膜１０２を形成し、さらに
その上にＭＯＳ ｌ〜ランジスタＴｒ・Ｓのゲート電極
となるｎ形ポリシリコン膜６゜６０を形成りる。
次に、第８図（Ｄ＞に示すごとく、レジスト膜３００を
設置プてその部分のゲート酸化膜１０２を除去し、この
レジスト膜３００をマスクとしてｎ形不純物を注入し、
ＭＯＳ）−ランジスタのソース４１、ドレイン４および
カソード３のｎ＋ｌｉｌを形成する。また、同様にして
形成されたｎ＋層４４は基板取出しのための領域である
。
設置プてその部分のゲート酸化膜１０２を除去し、この
レジスト膜３００をマスクとしてｎ形不純物を注入し、
ＭＯＳ）−ランジスタのソース４１、ドレイン４および
カソード３のｎ＋ｌｉｌを形成する。また、同様にして
形成されたｎ＋層４４は基板取出しのための領域である
。
次に、第８図（Ｅ）に示すごとく、ソース４１およびド
ｊツイン４はポリシリコン１９ＪＩ６，６０をマスクと
してセルファライン的に形成される。次に、酸化膜１０
３を形成するが、これは上述のＭＳ８図（Ｄ）の１）＋
層形成のアニール時に形成しでもよい。また、グ・−ト
電極であるポリシリコン膜表面上にｂ１′３Ｊ詩に羽化
１１＊ １０４を形成丈る。次に、レジストｆｉｌ ３
０１を形成し、これをンスクとしてｐ形不粍物・と酸１
に逆１０２を葎しＣイオン注入し、Ｔｒ−ａのエミッタ
＠２１を形成する。このとき同時にウェル電位をとるた
めの領域２２にも１）形不純物を注入する。
ｊツイン４はポリシリコン１９ＪＩ６，６０をマスクと
してセルファライン的に形成される。次に、酸化膜１０
３を形成するが、これは上述のＭＳ８図（Ｄ）の１）＋
層形成のアニール時に形成しでもよい。また、グ・−ト
電極であるポリシリコン膜表面上にｂ１′３Ｊ詩に羽化
１１＊ １０４を形成丈る。次に、レジストｆｉｌ ３
０１を形成し、これをンスクとしてｐ形不粍物・と酸１
に逆１０２を葎しＣイオン注入し、Ｔｒ−ａのエミッタ
＠２１を形成する。このとき同時にウェル電位をとるた
めの領域２２にも１）形不純物を注入する。
次に、第８図（ｐ ＞に示すごとく、ソース１１１゜ｊ
！レイン４および基板電極取出部４４のコンタク１〜ｇ
間けのために、これらの領域上の酸化膜１０３を選択的
に除去し、全面にポリシリコン察６１をデポジションす
る。その後、さらに全面にリンデポジションをし−Ｃ上
述のポリシリコン！！６１をｎ＋形とする。そのとき、
基板表面にもり／デボジン３ンをしてリンゲッタリング
を行なう。これによって、上述のｎ＋形のポリシリコン
膜６１はｐ形つェル２内へ拡散され、ｎ＋層４００．４
１０．４２０，４３０および４４０が形成されて上述の
ｆＡ域のコンタクトをより十分なものとする。
！レイン４および基板電極取出部４４のコンタク１〜ｇ
間けのために、これらの領域上の酸化膜１０３を選択的
に除去し、全面にポリシリコン察６１をデポジションす
る。その後、さらに全面にリンデポジションをし−Ｃ上
述のポリシリコン！！６１をｎ＋形とする。そのとき、
基板表面にもり／デボジン３ンをしてリンゲッタリング
を行なう。これによって、上述のｎ＋形のポリシリコン
膜６１はｐ形つェル２内へ拡散され、ｎ＋層４００．４
１０．４２０，４３０および４４０が形成されて上述の
ｆＡ域のコンタクトをより十分なものとする。
次に、第８図（Ｇ）に示寸ごとく、ポリシリコン膜６′
１を選択エツチングし、パッシベーション［７を形成し
てエミッタ２１．ドレイン４．ウェル電位取出部２２お
よび基板電極取出部４／４上にコンタクト用の窓間けを
行なう。さらに、上述のコンタクト用窓に、低抵抗金属
（アルミ〉配線８゜８１．８２，８３，８４７３よび８
５を施す。ポリシリコン膜６２．６３は、ノーズ４１．
ドレイン４Ｊ３よび基板電極取出部４４上を覆い隠すよ
うに残され、ソース・コンタクト上のポリシリコン幌６
２はさらに−Ｆｒ −ａのエミッタ２１付近につながる
Ｊ：うに残される。また、エミッタのコンタクト窓５０
０は、第８図（Ｇ）および第１図に示すように、エミッ
タ２１および上述のようにエミッタ付近まで延ばされた
ソース４１につながるポリシリコン膜６２上の一部を窓
開けする。さらに、上述のアルミ８ｉ！線８１によって
、エミッタ２１とソース４１とは、ポリシリコン膜６２
を介して接続される。
１を選択エツチングし、パッシベーション［７を形成し
てエミッタ２１．ドレイン４．ウェル電位取出部２２お
よび基板電極取出部４／４上にコンタクト用の窓間けを
行なう。さらに、上述のコンタクト用窓に、低抵抗金属
（アルミ〉配線８゜８１．８２，８３，８４７３よび８
５を施す。ポリシリコン膜６２．６３は、ノーズ４１．
ドレイン４Ｊ３よび基板電極取出部４４上を覆い隠すよ
うに残され、ソース・コンタクト上のポリシリコン幌６
２はさらに−Ｆｒ −ａのエミッタ２１付近につながる
Ｊ：うに残される。また、エミッタのコンタクト窓５０
０は、第８図（Ｇ）および第１図に示すように、エミッ
タ２１および上述のようにエミッタ付近まで延ばされた
ソース４１につながるポリシリコン膜６２上の一部を窓
開けする。さらに、上述のアルミ８ｉ！線８１によって
、エミッタ２１とソース４１とは、ポリシリコン膜６２
を介して接続される。
上述のように、エミッタ２１とソース４１との配線の一
部をポリシリコン膜６２で行なうことによってソース４
１の領域上をドレイン４からのアルミ配線を通すことが
でき、第７図の１点鎖線で示すようにセルの面積を、ア
ルミ配線のみによる場合に比較して大幅に小さくするこ
とができる。
部をポリシリコン膜６２で行なうことによってソース４
１の領域上をドレイン４からのアルミ配線を通すことが
でき、第７図の１点鎖線で示すようにセルの面積を、ア
ルミ配線のみによる場合に比較して大幅に小さくするこ
とができる。
すなわち、この高集積化によって、この弁明による信号
増幅用トランジスタを組み入れることが可能となり、高
感度のＳＩＳを製造することができる。
増幅用トランジスタを組み入れることが可能となり、高
感度のＳＩＳを製造することができる。
なお、第８区１（Ｇ〉に示す１ミツタのコンタクトｆ１
５００において１．ポリシリコン＋！！６２はフィール
ド膜′１０１よりも活性領域上に出できており、残つ又
いる酸化！１０２によって、アルミ配線８１がフィール
ド酸化膜界面から異常拡散してベース３１およびコレク
タ２ヘシヨートするのを訪いでいる。但し、上述のよう
な異常拡散を防止すれば′（たとえば、Ｐｔ −８ｉ
／Ｔｉ Ｗのバリアメタルを下に敷り〉、ポリシリコン
膜６２はフィールド酸化股上まで延ばすに止め、エミッ
タコンタクト窓開けをウォールド・コンタクトとするこ
とも可能である。
５００において１．ポリシリコン＋！！６２はフィール
ド膜′１０１よりも活性領域上に出できており、残つ又
いる酸化！１０２によって、アルミ配線８１がフィール
ド酸化膜界面から異常拡散してベース３１およびコレク
タ２ヘシヨートするのを訪いでいる。但し、上述のよう
な異常拡散を防止すれば′（たとえば、Ｐｔ −８ｉ
／Ｔｉ Ｗのバリアメタルを下に敷り〉、ポリシリコン
膜６２はフィールド酸化股上まで延ばすに止め、エミッ
タコンタクト窓開けをウォールド・コンタクトとするこ
とも可能である。
また、パッシベーション膜７を形成する際に。
ソース領域上におけるアルミ配線８とポリシリコン膜６
２どの層間絶縁模としてポリシリコンＩｌ！６２の表面
を一部酸化してより絶縁性を強化したり、パッシベーシ
ョン膜をノンドープ膜とホスシリケートガラス（ＰＳＧ
）膜との多層構造とすることが行なわれる。
２どの層間絶縁模としてポリシリコンＩｌ！６２の表面
を一部酸化してより絶縁性を強化したり、パッシベーシ
ョン膜をノンドープ膜とホスシリケートガラス（ＰＳＧ
）膜との多層構造とすることが行なわれる。
また、ポリシリコン慢６２として、アモルファスシリコ
ン膜、またはエピタキシャル成長による結晶性および多
結晶性シリコン股を使用しても同様の効果が得られる。
ン膜、またはエピタキシャル成長による結晶性および多
結晶性シリコン股を使用しても同様の効果が得られる。
［発明の効果］
以上のように、この発明では、光電変挽用ダイオードと
ＭＯＳスイッチングトランジスタＴｒ ・Ｓとの間に信
号増幅用のトランジスタを設けるよ−うに組成したので
、従来の固体ｆ［１９，４％ Ｉｄ ｋｉ比ベマ、高い
感度が得られ、まｌ；、信丹増翰用トランジスタとＮ４
ＯＳスイッチングトランジスタとの配線の一部に表面が
絶縁性のＩｉ！線材料を用いるように構成したので高集
積化を寅現することがてきる。
ＭＯＳスイッチングトランジスタＴｒ ・Ｓとの間に信
号増幅用のトランジスタを設けるよ−うに組成したので
、従来の固体ｆ［１９，４％ Ｉｄ ｋｉ比ベマ、高い
感度が得られ、まｌ；、信丹増翰用トランジスタとＮ４
ＯＳスイッチングトランジスタとの配線の一部に表面が
絶縁性のＩｉ！線材料を用いるように構成したので高集
積化を寅現することがてきる。
”Ｓ １ 図１：ｉ従＞ｌの１ｖｌＯ８形３ ｉ Ｓの
’ａｌｉ［１ａｈｌｔ、’６９る。９ｉ ／）図（よ第
１ｒ］に示す従来のＳＩＳのビデ２−出ノＪ侶号の夕づ
ムグヤ−１・である。第３図は従来のＳＩＳの模式的断
面図である。第４図略よとの発明の原理を示ジ等価回路
図である。第５図はこの発明の一実施例の模式的断面図
である。第６図は従来のｔｊ造方法によるこの発明のセ
ル平面図である。第７図（よこの発明の製造り法にＪ、
るセル平面図であるＣ第８図はこの発明の一実施例であ
るＳＩＳを形成するプロセスを示す図解的１！７ｉ ＠
：図である。 図において、１はｎ形シリコン基板、２，２０はｐ形つ
ェル、３．４．４１，４２．４３．４４゜４５．４００
，４１０，４２０，４３０．４４０はｎ＋層、３１は０
層、２１．２２は１）＋層、１００．１０１１０２，１
０３，１０４は酸化膜、２００ ハ窒化ｍｌ、３００，
３０１はレジスト膜、６．６０，６１，６２，６３，６
４，６５．６６はポリシリコン膜８，８１，８２．８３
，８４゜８５はアルミ膜を示す。 代 理 人 大 岩 増 雄 第１ 図 第２図 ′Ｔ＋４ 第３図 第５図 第８凹
’ａｌｉ［１ａｈｌｔ、’６９る。９ｉ ／）図（よ第
１ｒ］に示す従来のＳＩＳのビデ２−出ノＪ侶号の夕づ
ムグヤ−１・である。第３図は従来のＳＩＳの模式的断
面図である。第４図略よとの発明の原理を示ジ等価回路
図である。第５図はこの発明の一実施例の模式的断面図
である。第６図は従来のｔｊ造方法によるこの発明のセ
ル平面図である。第７図（よこの発明の製造り法にＪ、
るセル平面図であるＣ第８図はこの発明の一実施例であ
るＳＩＳを形成するプロセスを示す図解的１！７ｉ ＠
：図である。 図において、１はｎ形シリコン基板、２，２０はｐ形つ
ェル、３．４．４１，４２．４３．４４゜４５．４００
，４１０，４２０，４３０．４４０はｎ＋層、３１は０
層、２１．２２は１）＋層、１００．１０１１０２，１
０３，１０４は酸化膜、２００ ハ窒化ｍｌ、３００，
３０１はレジスト膜、６．６０，６１，６２，６３，６
４，６５．６６はポリシリコン膜８，８１，８２．８３
，８４゜８５はアルミ膜を示す。 代 理 人 大 岩 増 雄 第１ 図 第２図 ′Ｔ＋４ 第３図 第５図 第８凹
Claims (1)
- 【特許請求の範囲】 （１） ｎ形半導体基板上に形成されたｐ形のアノード
とｐ形のカソードとからなる光電変換用ダイオードと、
光入射時に、前記光電変換用ダイオードに発生する信号
電流を選択的に出力するＭＯＳスイッチングトランシタ
とを備えた固体撮像装置であって、 前記光電変換用トランジスタと前記Ｍ ＯＳスイッチン
グトランジスタとの間に、前記信号電流を増幅するｐｏ
ｐ形トランジスタを設けたことを特徴とする、固体撮像
装Ｍ０ （２〉 前記ＭＯＳスイッチングトランジスタのソース
と前記ｐｎｐ形トランジスタのエミッタとの接続手段の
一部は表面が絶縁性の材料であり、前記ＭＯＳスイッチ
ングトランジスタのトレインからの出力は前記絶縁性材
料上に配線される、特許請求の範囲第１項記載の固体線
ＷＡ装置。 （３） 前記ＭＯＳスイッチングトランジスタのドレイ
ンからの出力は、前記絶縁性材料上を直交して配線され
る、特許請求の範囲第２項記載の固体撮像装置。 （４） 前記絶縁性材料は、ポリシリコン膜、アモルフ
ァスシリコン膜またはエピタキシャル成長による結晶性
および多結晶性シリコン膜である、特許請求の範囲多筒
２項または第３項記載の固体撮像装置。 （５） 低１Ｉｉｉ１度ｎ形半導体基板を準備するステ
ップと、 前記低濃度ｎ形半導体基板内にｐ形半導体領域を形成す
るステップと、 前記ｐ形半導体領域内に第１のｎ形層を選択的に形成す
るステップと、 前記ｐ形半導体領域上に第１の電極を形成するステップ
と、 前記ｐ形半導体領域内に高濃度の第２．第３および第４
のｎ形層を形成するステップと、前記第１のｎ形層内に
高濃度ｐ形層を形成するステップと、 前記第３および第４のｎ形層のコンタクト窓開けを行な
うステップと、 前記第３のｎ形層コンタクトから前記高濃度ｐ形層付近
まで表面が絶縁性の第１の接続手段で配線するステップ
と、 前記高濃度ｐ形層のコンタク１〜窓間けを行なうステッ
プと、 前記第１の接続手段から前記高潮度ｐ形層コンタクトま
で低抵抗金属の第２の接続手段で配線するステップとを
含む、固体撮像装置の製造方法。 （６） 前記第１の電極はポリシリコン膜である、特許
請求の範囲第５項記載の固体撮像装置の製造方法。 （７〉 前記第１の接続手段はポリシリコン膜、アモル
ファスシリコン膜またはエピタキシャル成長による結晶
性および多結晶性シリコン膜である、特許請求の範囲鎖
５項記載の固体搬像装置の製造方法。 （８） 前記第３および第４のｎ形層のコンタクト窓間
けを行なうステップは、前記第３および第４のｎ形層上
に−Ｈポリシリコン膜をデポジションし、さらにその上
にリン・デポジションして前記ポリシリコン膜をｎ形に
することによって行なう、特許請求の範囲第５項記載の
固体撮像装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151948A JPS6043857A (ja) | 1983-08-20 | 1983-08-20 | 固体撮像装置とその製造方法 |
| US06/627,469 US4665422A (en) | 1983-08-20 | 1984-07-03 | Solid state image sensing device |
| DE19843425908 DE3425908A1 (de) | 1983-08-20 | 1984-07-13 | Halbleiterbildsensoreinrichtung und herstellungsverfahren dafuer |
| US07/011,508 US4791070A (en) | 1983-08-20 | 1987-02-06 | Method of fabricating a solid state image sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151948A JPS6043857A (ja) | 1983-08-20 | 1983-08-20 | 固体撮像装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6043857A true JPS6043857A (ja) | 1985-03-08 |
Family
ID=15529699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58151948A Pending JPS6043857A (ja) | 1983-08-20 | 1983-08-20 | 固体撮像装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US4665422A (ja) |
| JP (1) | JPS6043857A (ja) |
| DE (1) | DE3425908A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01243462A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | 固体撮像素子 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4803375A (en) * | 1985-12-27 | 1989-02-07 | Kabushiki Kaisha Toshiba | Image sensors and methods of manufacturing same including semiconductor layer over entire substrate surface |
| JPS62154780A (ja) * | 1985-12-27 | 1987-07-09 | Toshiba Corp | イメ−ジセンサ |
| DE3706278A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung und herstellungsverfahren hierfuer |
| JPS6316659A (ja) * | 1986-07-09 | 1988-01-23 | Fuji Photo Film Co Ltd | 固体撮像装置 |
| JPS6472557A (en) * | 1987-09-11 | 1989-03-17 | Seiko Instr & Electronics | Image sensor |
| US5245203A (en) * | 1988-06-06 | 1993-09-14 | Canon Kabushiki Kaisha | Photoelectric converter with plural regions |
| US4901153A (en) * | 1988-08-10 | 1990-02-13 | Seiko Instruments Inc. | Image sensor with reduced surface reflection interference |
| JP2818214B2 (ja) * | 1989-08-31 | 1998-10-30 | 株式会社東芝 | 固体撮像装置 |
| ATE114390T1 (de) * | 1989-09-23 | 1994-12-15 | Vlsi Vision Ltd | I.c. sensor. |
| EP0433007B1 (en) * | 1989-12-14 | 1997-03-12 | Canon Kabushiki Kaisha | Photoelectric converting device with improved resetting transistor and information processing apparatus utilizing the same |
| KR940001429B1 (ko) * | 1990-12-11 | 1994-02-23 | 삼성전자 주식회사 | 고체영상 소자의 출력장치 |
| US5841176A (en) * | 1996-03-01 | 1998-11-24 | Foveonics, Inc. | Active pixel sensor cell that minimizes leakage current |
| KR100233832B1 (ko) * | 1996-12-14 | 1999-12-01 | 정선종 | 반도체 소자의 트랜지스터 및 그 제조방법 |
| US5854100A (en) * | 1997-11-17 | 1998-12-29 | Vanguard International Semiconductor Corporation | Method of forming a new bipolar/CMOS pixel for high resolution imagers |
| US6033232A (en) * | 1998-10-14 | 2000-03-07 | Powerchip Semiconductor Corp. | Process of fabricating photodiode integrated with MOS device |
| JP3457551B2 (ja) | 1998-11-09 | 2003-10-20 | 株式会社東芝 | 固体撮像装置 |
| US7737519B2 (en) * | 2004-05-06 | 2010-06-15 | Canon Kabushiki Kaisha | Photoelectric conversion device and manufacturing method thereof |
| TWI460851B (zh) * | 2005-10-17 | 2014-11-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545246B2 (ja) * | 1974-04-01 | 1980-11-17 | ||
| JPS5632467B2 (ja) * | 1973-08-07 | 1981-07-28 | ||
| JPS5793567A (en) * | 1980-12-03 | 1982-06-10 | Oki Electric Ind Co Ltd | Integrated photodetecting circuit device |
| JPS58107671A (ja) * | 1981-12-21 | 1983-06-27 | Fuji Electric Corp Res & Dev Ltd | イメ−ジセンサｉｃ |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226974B2 (ja) * | 1973-02-14 | 1977-07-18 | ||
| GB1595253A (en) * | 1977-01-24 | 1981-08-12 | Hitachi Ltd | Solid-state imaging devices |
| US4183034A (en) * | 1978-04-17 | 1980-01-08 | International Business Machines Corp. | Pin photodiode and integrated circuit including same |
| JPS5822900B2 (ja) * | 1978-09-25 | 1983-05-12 | 株式会社日立製作所 | 固体撮像装置 |
| JPS55105480A (en) * | 1979-02-07 | 1980-08-13 | Hitachi Ltd | Solid state pickup device |
| JPS6033340B2 (ja) * | 1979-02-19 | 1985-08-02 | 株式会社日立製作所 | 固体撮像装置 |
| JPS55112081A (en) * | 1979-02-21 | 1980-08-29 | Hitachi Ltd | Solid state pickup device |
| JPS5850030B2 (ja) * | 1979-03-08 | 1983-11-08 | 日本放送協会 | 光電変換装置およびそれを用いた固体撮像板 |
| FR2458146A1 (fr) * | 1979-05-29 | 1980-12-26 | Thomson Csf | Structure integree comportant un transistor et trois diodes antisaturation |
| JPS5651165A (en) * | 1979-10-03 | 1981-05-08 | Hitachi Ltd | Noise eliminating circuit |
| JPS5738073A (en) * | 1980-08-20 | 1982-03-02 | Hitachi Ltd | Solid-state image sensor |
| US4402003A (en) * | 1981-01-12 | 1983-08-30 | Supertex, Inc. | Composite MOS/bipolar power device |
| JPS5931056A (ja) * | 1982-08-13 | 1984-02-18 | Mitsubishi Electric Corp | 固体撮像素子 |
| JPS59108365A (ja) * | 1982-12-14 | 1984-06-22 | Olympus Optical Co Ltd | 半導体装置及びその製造方法 |
-
1983
- 1983-08-20 JP JP58151948A patent/JPS6043857A/ja active Pending
-
1984
- 1984-07-03 US US06/627,469 patent/US4665422A/en not_active Expired - Lifetime
- 1984-07-13 DE DE19843425908 patent/DE3425908A1/de active Granted
-
1987
- 1987-02-06 US US07/011,508 patent/US4791070A/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5632467B2 (ja) * | 1973-08-07 | 1981-07-28 | ||
| JPS5545246B2 (ja) * | 1974-04-01 | 1980-11-17 | ||
| JPS5793567A (en) * | 1980-12-03 | 1982-06-10 | Oki Electric Ind Co Ltd | Integrated photodetecting circuit device |
| JPS58107671A (ja) * | 1981-12-21 | 1983-06-27 | Fuji Electric Corp Res & Dev Ltd | イメ−ジセンサｉｃ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01243462A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | 固体撮像素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3425908C2 (ja) | 1989-10-19 |
| US4791070A (en) | 1988-12-13 |
| DE3425908A1 (de) | 1985-03-07 |
| US4665422A (en) | 1987-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6043857A (ja) | 固体撮像装置とその製造方法 | |
| JPH11274461A (ja) | 固体撮像装置とその製造方法 | |
| JPH0247912B2 (ja) | ||
| US6403994B1 (en) | Solid-state imaging device and method of fabricating the same | |
| JPH06244397A (ja) | 固体撮像素子 | |
| JP3218665B2 (ja) | 電荷転送装置の製造方法 | |
| JP3648518B2 (ja) | 固体撮像装置 | |
| JP2795241B2 (ja) | 固体撮像装置およびその製造方法 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JPH02105460A (ja) | 固体撮像装置の製造方法 | |
| JPH03266465A (ja) | 固体撮像装置 | |
| JP2603346B2 (ja) | 半導体装置および光電変換装置 | |
| JP3456830B2 (ja) | 赤外線イメージセンサおよびその製法 | |
| JP2936826B2 (ja) | 固体撮像装置 | |
| JPS62179760A (ja) | 光電変換装置の製造方法 | |
| JPS62269356A (ja) | 固体撮像装置 | |
| JP2906961B2 (ja) | 固体撮像装置 | |
| JPH04299862A (ja) | 固体撮像素子 | |
| JPH10116975A (ja) | 固体撮像装置及び固体撮像装置のオーバーフローバリア形成方法 | |
| JPH04158575A (ja) | 固体撮像装置 | |
| JPH023281A (ja) | 固体撮像装置及びその製造方法 | |
| JPH06151577A (ja) | 半導体装置およびその製造方法 | |
| JPS60174582A (ja) | 固体撮像装置 | |
| JPH0650771B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH0455346B2 (ja) |