JPH0247912B2 - - Google Patents
Info
- Publication number
- JPH0247912B2 JPH0247912B2 JP58139756A JP13975683A JPH0247912B2 JP H0247912 B2 JPH0247912 B2 JP H0247912B2 JP 58139756 A JP58139756 A JP 58139756A JP 13975683 A JP13975683 A JP 13975683A JP H0247912 B2 JPH0247912 B2 JP H0247912B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- transistor
- amplification transistor
- layer
- conversion section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 34
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 238000003384 imaging method Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 29
- 230000035945 sensitivity Effects 0.000 description 9
- 230000010354 integration Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14681—Bipolar transistor imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
この発明は、固体（半導体）撮像装置の構成の
改良に関する。
改良に関する。
従来、半導体撮像装置（Semiconductor
Image Sensor、以下「SIS」と略称する）は、
MOS型、CCD型に限られていた。現在、市販さ
れているMOS型SISの１絵素となる基本セル（以
下、「セル」と略称する）の等価回路図およびこ
れに接続される読出用のトランジスタ回路を第１
図に示す。第１図に示すように、フオトダイオー
ドPDとMOSスイツチングトランジスタTRsとか
らセル構成される。フオトダイオードPDに光が
当たることにより変換されて生じた電荷はTRsが
オンすることで、配線容量Cvに蓄えられ、次い
で、読出用MOSトランジスタTR0がオンして容
量CHへ移つて、その電圧がビデオ出力となる。
そのとき、容量Cvが容量CHの1/100以下と小さい
ため、信号電流は、第２図に示すビデオ出力の出
力電流のタイムチヤートのように、クロツクノイ
ズに重畳した微小電流となり、ビデオ出力のダイ
ナミツクレンジが大きく制限されるため、フオト
ダイオードPDの面積を大きくして、光電変換電
流を十分にとる必要がある。
Image Sensor、以下「SIS」と略称する）は、
MOS型、CCD型に限られていた。現在、市販さ
れているMOS型SISの１絵素となる基本セル（以
下、「セル」と略称する）の等価回路図およびこ
れに接続される読出用のトランジスタ回路を第１
図に示す。第１図に示すように、フオトダイオー
ドPDとMOSスイツチングトランジスタTRsとか
らセル構成される。フオトダイオードPDに光が
当たることにより変換されて生じた電荷はTRsが
オンすることで、配線容量Cvに蓄えられ、次い
で、読出用MOSトランジスタTR0がオンして容
量CHへ移つて、その電圧がビデオ出力となる。
そのとき、容量Cvが容量CHの1/100以下と小さい
ため、信号電流は、第２図に示すビデオ出力の出
力電流のタイムチヤートのように、クロツクノイ
ズに重畳した微小電流となり、ビデオ出力のダイ
ナミツクレンジが大きく制限されるため、フオト
ダイオードPDの面積を大きくして、光電変換電
流を十分にとる必要がある。
第３図はMOS型SISの１つのセルと、これの両
側に隣接するセルの一部とを示す断面図である。
図において、n-型基板１上には、フオトダイオ
ードPDのアノードの働きをもするｐ型ウエル２
が形成される。n+層３はｐ型ウエル２の表面部
に選択的に形成されフオトダイオードPDのカソ
ードとなるとともにMOSスイツチングトランジ
スタTRsのソースとなる。n+層４はｐ型ウエル２
内にn+層３との間にチヤネル形成領域を設ける
ように形成され、MOSスイツチングトランジス
タTRsのドレインとなる。また、酸化膜５がn+型
層３，４上を含めてｐ型ウエル２上に形成され
る。また、多結晶シリコンからなるゲート電極６
が酸化膜５のMOSスイツチングトランジスタ
TRsのチヤネル形成領域上の部分であるゲート酸
化膜上に設けられる。また、層間絶縁膜７がゲー
ト電極６上を含めて酸化膜５上に形成される。さ
らに、ドレイン電極８が酸化膜５および層間絶縁
膜７に形成された開口部を通じてn+層４に接着
される。ゲート電極６はインタレース回路（図示
せず）に接続され、ドレイン電極８は読出用
MOSトランジスタTR0に接続される。フオトダ
イオードPD部分のn+層３、ｐ型ウエル２、n-型
基板１によつて形成されるトランジスタTRP第１
図において点線で示すトランジスタ）は過飽和の
光による過剰電流を吸収するものである。
側に隣接するセルの一部とを示す断面図である。
図において、n-型基板１上には、フオトダイオ
ードPDのアノードの働きをもするｐ型ウエル２
が形成される。n+層３はｐ型ウエル２の表面部
に選択的に形成されフオトダイオードPDのカソ
ードとなるとともにMOSスイツチングトランジ
スタTRsのソースとなる。n+層４はｐ型ウエル２
内にn+層３との間にチヤネル形成領域を設ける
ように形成され、MOSスイツチングトランジス
タTRsのドレインとなる。また、酸化膜５がn+型
層３，４上を含めてｐ型ウエル２上に形成され
る。また、多結晶シリコンからなるゲート電極６
が酸化膜５のMOSスイツチングトランジスタ
TRsのチヤネル形成領域上の部分であるゲート酸
化膜上に設けられる。また、層間絶縁膜７がゲー
ト電極６上を含めて酸化膜５上に形成される。さ
らに、ドレイン電極８が酸化膜５および層間絶縁
膜７に形成された開口部を通じてn+層４に接着
される。ゲート電極６はインタレース回路（図示
せず）に接続され、ドレイン電極８は読出用
MOSトランジスタTR0に接続される。フオトダ
イオードPD部分のn+層３、ｐ型ウエル２、n-型
基板１によつて形成されるトランジスタTRP第１
図において点線で示すトランジスタ）は過飽和の
光による過剰電流を吸収するものである。
上述のようなMOS型SISを高感度とするために
は、フオトダイオードPDのカソードとなるn+拡
散層３の面積を大きくすることが考えられる。し
かしながら、SISへの光の入射面積がレンズ等の
光学系で決まつているため、画素数（セル）を一
定としたときのセル面積は自ずと制限され、カソ
ード面積を自由に大きくすることは不可能であ
る。そこで、フオトダイオードPDから読取つた
光電変換信号を増幅して感度を向上させる方法が
考えられる。しかしながら、この場合読出用クロ
ツクのクロツクノイズや固定パターンノイズも増
幅されてしまい、結局感度を上げることができな
い。
は、フオトダイオードPDのカソードとなるn+拡
散層３の面積を大きくすることが考えられる。し
かしながら、SISへの光の入射面積がレンズ等の
光学系で決まつているため、画素数（セル）を一
定としたときのセル面積は自ずと制限され、カソ
ード面積を自由に大きくすることは不可能であ
る。そこで、フオトダイオードPDから読取つた
光電変換信号を増幅して感度を向上させる方法が
考えられる。しかしながら、この場合読出用クロ
ツクのクロツクノイズや固定パターンノイズも増
幅されてしまい、結局感度を上げることができな
い。
それゆえに、この発明の主たる目的は、上述の
ような種々の問題を生じることなく感度を向上す
ることができる固体撮像装置を提供することであ
る。
ような種々の問題を生じることなく感度を向上す
ることができる固体撮像装置を提供することであ
る。
この発明は、要約すれば、光電変換部と信号読
出手段との間に増幅用トランジスタを介挿し、光
電変換部から読出される光電変換信号をこの増幅
用トランジスタで増幅した後信号読出手段に与え
るようにしたものである。そして、この発明で
は、増幅用トランジスタとして、縦型構造のpnp
トランジスタを用いている。
出手段との間に増幅用トランジスタを介挿し、光
電変換部から読出される光電変換信号をこの増幅
用トランジスタで増幅した後信号読出手段に与え
るようにしたものである。そして、この発明で
は、増幅用トランジスタとして、縦型構造のpnp
トランジスタを用いている。
この発明の上述の目的およびその他の目的と特
徴は、図面を参照して行なう以下の詳細な説明か
ら一層明らかとなろう。
徴は、図面を参照して行なう以下の詳細な説明か
ら一層明らかとなろう。
第４図はこの発明の一実施例の等価回路図であ
る。図において、この実施例は以下の点を除いて
第１図の回路と同様である。すなわち、この実施
例の特徴は、フオトダイオードPDとMOSスイツ
チングトランジスタTRsとの間に増幅用トランジ
スタTRAを設けたことである。この増幅用トラ
ンジスタTRAのベース３１はフオトダイオード
PDのカソード３に接続される。また、増幅用ト
ランジスタTRAのコレクタはフオトダイオード
PDのアノード２とともに接地される。さらに、
増幅用トランジスタTRAのエミツタ２１はMOS
スイツチングトランジスタTRsのソース４１に接
続される。なお、MOSスイツチングトランジス
タTRsのゲート６は第１図の回路と同様に図示し
ないインタレース回路へ接続される。また、その
ドレイン４は読出用MOSトランジスタTR0（第４
図では図示していない）に接続される。
る。図において、この実施例は以下の点を除いて
第１図の回路と同様である。すなわち、この実施
例の特徴は、フオトダイオードPDとMOSスイツ
チングトランジスタTRsとの間に増幅用トランジ
スタTRAを設けたことである。この増幅用トラ
ンジスタTRAのベース３１はフオトダイオード
PDのカソード３に接続される。また、増幅用ト
ランジスタTRAのコレクタはフオトダイオード
PDのアノード２とともに接地される。さらに、
増幅用トランジスタTRAのエミツタ２１はMOS
スイツチングトランジスタTRsのソース４１に接
続される。なお、MOSスイツチングトランジス
タTRsのゲート６は第１図の回路と同様に図示し
ないインタレース回路へ接続される。また、その
ドレイン４は読出用MOSトランジスタTR0（第４
図では図示していない）に接続される。
第５図は第４図の等価回路で表わされるこの発
明の一実施例の固体撮像装置の断面図である。図
中第３図と同様の部分には同じ参照番号を付して
いる。前述のように、この実施例の特徴は、フオ
トダイオードPDとMOSスイツチングトランジス
タTRsとの間に増幅用トランジスタTRAを設けた
ことである。この増幅用トランジスタTRAを形
成するために、フオトダイオードPDのアノード
となるｐ層２内に低濃度のｎ層３１が形成され
る。このｎ層３１はフオトダイオードPDのカソ
ード３となるn+層３に平面的に一部が接続する
ように形成される。また、このｎ層３１内に高濃
度のp+層２１が形成される。これらn+層２１、
ｎ層３１およびｎ層２でいわゆる縦型構造（バー
チカル構造）のpnpトランジスタ（増幅用トラン
ジスタTRA）が構成される。そして、p+層２１
はこのpnpトランジスタのエミツタとなり、ｎ層
３１はベースとなり、ｐ層２はコレクタとなる。
さらに、p+層２１とMOSスイツチングトランジ
スタTRsのソースとなるn+層４１とが低抵抗金属
８１で配線される。
明の一実施例の固体撮像装置の断面図である。図
中第３図と同様の部分には同じ参照番号を付して
いる。前述のように、この実施例の特徴は、フオ
トダイオードPDとMOSスイツチングトランジス
タTRsとの間に増幅用トランジスタTRAを設けた
ことである。この増幅用トランジスタTRAを形
成するために、フオトダイオードPDのアノード
となるｐ層２内に低濃度のｎ層３１が形成され
る。このｎ層３１はフオトダイオードPDのカソ
ード３となるn+層３に平面的に一部が接続する
ように形成される。また、このｎ層３１内に高濃
度のp+層２１が形成される。これらn+層２１、
ｎ層３１およびｎ層２でいわゆる縦型構造（バー
チカル構造）のpnpトランジスタ（増幅用トラン
ジスタTRA）が構成される。そして、p+層２１
はこのpnpトランジスタのエミツタとなり、ｎ層
３１はベースとなり、ｐ層２はコレクタとなる。
さらに、p+層２１とMOSスイツチングトランジ
スタTRsのソースとなるn+層４１とが低抵抗金属
８１で配線される。
上述のような構成において、フオトトランジス
タPDのカソード３に光信号が入ると、ホール／
電子のペアが発生し、空乏層内に光信号に比例し
て電子が蓄積される。この光電変換信号としての
蓄積電荷が増幅用トランジスタTRAのベース３
１に注入される。このとき、発生したホールはラ
イフタイム、移動度の差から電子のように注入さ
れず途中でトラツプされる。MOSスイツチング
トランジスタTRsがオンすれば、増幅用トランジ
スタTRAもオンする。今、増幅用トランジスタ
TRAの電流増幅率をβとすれば、増幅用トラン
ジスタTRAはそのベース３１に注入された電荷
のβ倍の電流をMOSスイツチングトランジスタ
TRsから吸込む。したがつて、MOSスイツチン
グトランジスタTRsのドレイン電極８にはフオト
ダイオードPDに蓄積された電荷のβ倍の光電変
換信号が流れることになる。
タPDのカソード３に光信号が入ると、ホール／
電子のペアが発生し、空乏層内に光信号に比例し
て電子が蓄積される。この光電変換信号としての
蓄積電荷が増幅用トランジスタTRAのベース３
１に注入される。このとき、発生したホールはラ
イフタイム、移動度の差から電子のように注入さ
れず途中でトラツプされる。MOSスイツチング
トランジスタTRsがオンすれば、増幅用トランジ
スタTRAもオンする。今、増幅用トランジスタ
TRAの電流増幅率をβとすれば、増幅用トラン
ジスタTRAはそのベース３１に注入された電荷
のβ倍の電流をMOSスイツチングトランジスタ
TRsから吸込む。したがつて、MOSスイツチン
グトランジスタTRsのドレイン電極８にはフオト
ダイオードPDに蓄積された電荷のβ倍の光電変
換信号が流れることになる。
以上のように上述の実施例ではフオトダイオー
ドPDから読出される光電変換信号がMOSスイツ
チングトランジタTRsに与えられる前に増幅用ト
ランジスタTRAで増幅するようにしたので、光
電変換信号のみを増幅することができる。したが
つて、Ｓ／Ｎ比を下げずに感度を向上することが
できる。
ドPDから読出される光電変換信号がMOSスイツ
チングトランジタTRsに与えられる前に増幅用ト
ランジスタTRAで増幅するようにしたので、光
電変換信号のみを増幅することができる。したが
つて、Ｓ／Ｎ比を下げずに感度を向上することが
できる。
また、上述の実施例では、増幅用トランジスタ
TRAとしてpnpトランジスタを使用しているの
で、フオトダイオードPDの電荷蓄積効果を増す
ことができる。もし、増幅用トランジスタTRA
としてnpnトランジスタを使用すると、ベース
（ｐ層）へ注入された電荷によつてエミツタ（ｎ
層）とのバリア（0.6〜0.8V）以上になつたとき、
MOSスイツチングトランジスタTRsのオンオフ
に関係なく注入電荷が漏れ出してしまう。すなわ
ち、フオトダイオードPDで光電変換された電荷
が或る量以上になると漏れ出してそれ以上電荷を
蓄積できなくなる。
TRAとしてpnpトランジスタを使用しているの
で、フオトダイオードPDの電荷蓄積効果を増す
ことができる。もし、増幅用トランジスタTRA
としてnpnトランジスタを使用すると、ベース
（ｐ層）へ注入された電荷によつてエミツタ（ｎ
層）とのバリア（0.6〜0.8V）以上になつたとき、
MOSスイツチングトランジスタTRsのオンオフ
に関係なく注入電荷が漏れ出してしまう。すなわ
ち、フオトダイオードPDで光電変換された電荷
が或る量以上になると漏れ出してそれ以上電荷を
蓄積できなくなる。
また、上述の実施例では、増幅用トランジスタ
TRAを縦型構造としたので、高い電流増幅率β
を有するトランジスタを容易にかつ精度良く実現
できる。周知のように、横型構造のトランジスタ
では、電流増幅率βを大きくすることが難しく
（βは２〜５程度）、かつ写真製版精度によつてベ
ース幅が変化しβが大きくばらつく。
TRAを縦型構造としたので、高い電流増幅率β
を有するトランジスタを容易にかつ精度良く実現
できる。周知のように、横型構造のトランジスタ
では、電流増幅率βを大きくすることが難しく
（βは２〜５程度）、かつ写真製版精度によつてベ
ース幅が変化しβが大きくばらつく。
さらに、集積密度について言えば、増幅用トラ
ンジスタTRAを形成するスペースが必要になる
が、電流増幅率βをたとえば10程度にすればフオ
トダイオードPDのn+層３を従来の1/5に縮小して
も感度は約２倍になるので、感度を犠性にせずに
かえつて集積密度を上げることができる。たとえ
ば、MOS型SISのセルが従来3000μm2で開口率30
％のフオトトランジスタではカソードとなるn+
層は約100μm2であつた。このようなセルにβ＝
10の増幅用トランジスタを形成すれば、フオトダ
イオードのn+層としては10μm2でよく、残りの
90μm2に増幅用トランジスタを入れることは縦型
構造とすることで容易に行なえる。
ンジスタTRAを形成するスペースが必要になる
が、電流増幅率βをたとえば10程度にすればフオ
トダイオードPDのn+層３を従来の1/5に縮小して
も感度は約２倍になるので、感度を犠性にせずに
かえつて集積密度を上げることができる。たとえ
ば、MOS型SISのセルが従来3000μm2で開口率30
％のフオトトランジスタではカソードとなるn+
層は約100μm2であつた。このようなセルにβ＝
10の増幅用トランジスタを形成すれば、フオトダ
イオードのn+層としては10μm2でよく、残りの
90μm2に増幅用トランジスタを入れることは縦型
構造とすることで容易に行なえる。
また、従来通り過飽和の光に対しては第４図の
点線で示すトランジスタTRPによつて過剰電流が
吸収され、ブルーミングを押えることができる。
点線で示すトランジスタTRPによつて過剰電流が
吸収され、ブルーミングを押えることができる。
なお、以上説明した実施例では、MOS型SISに
ついて説明したが、MOSスイツチングトランジ
スタTRsの代わりにCCD（Charge Coupled
Device）を使用したCCD型SISについても本願発
明を適用できることはもちろんである。
ついて説明したが、MOSスイツチングトランジ
スタTRsの代わりにCCD（Charge Coupled
Device）を使用したCCD型SISについても本願発
明を適用できることはもちろんである。
以上のように、この発明によれば、光電変換部
から導出される光電変換信号を直接受けて増幅す
る増幅トランジスタを設けるようにしたので、
Ｓ／Ｎ比を下げることなく光電変換信号を増幅で
き、感度を向上することができる。また、感度の
向上に応じて、光電変換部を縮小することがで
き、集積度を上げることができる。また、この発
明では、増幅用トランジスタとして縦型構造の
pnpトランジスタを用いているので、光電変換部
の電化蓄積効果を増すことができるとともに、高
い電流増幅率を有するトランジスタを小さな面積
に容易にかつ精度良く作り込むことができる。そ
の結果、さらに集積度を上げることができる。さ
らに、光電変換部と増幅用トランジスタとが隣接
して形成され、外部配線を用いずに光電変換部と
増幅用トランジスタとが不純物拡散層を介して直
接接続されるので、一層の集積度の向上が図れる
とともに、外部配線の浮遊容量に起因するノイズ
等の問題がなく、ノイズに強い固体撮像装置を得
ることができる。
から導出される光電変換信号を直接受けて増幅す
る増幅トランジスタを設けるようにしたので、
Ｓ／Ｎ比を下げることなく光電変換信号を増幅で
き、感度を向上することができる。また、感度の
向上に応じて、光電変換部を縮小することがで
き、集積度を上げることができる。また、この発
明では、増幅用トランジスタとして縦型構造の
pnpトランジスタを用いているので、光電変換部
の電化蓄積効果を増すことができるとともに、高
い電流増幅率を有するトランジスタを小さな面積
に容易にかつ精度良く作り込むことができる。そ
の結果、さらに集積度を上げることができる。さ
らに、光電変換部と増幅用トランジスタとが隣接
して形成され、外部配線を用いずに光電変換部と
増幅用トランジスタとが不純物拡散層を介して直
接接続されるので、一層の集積度の向上が図れる
とともに、外部配線の浮遊容量に起因するノイズ
等の問題がなく、ノイズに強い固体撮像装置を得
ることができる。
第１図は従来のMOS型SISの等価回路図であ
る。第２図は第１図の回路の出力電流のタイムチ
ヤートである。第３図は第１図の等価回路で表わ
される固体撮像素子の断面図である。第４図はこ
の発明の一実施例の等価回路図である。第５図は
第４図の等価回路で示される固体撮像素子の断面
図である。 図において、１はn-基板、２はｐウエル、３，
４および４１はn+層、５および７は酸化膜、６
はポリシリコン膜、８および８１は低抵抗配線、
２１はP+層、３１はＮ層ベース、PDはフオトダ
イオード、TRAは増幅用トランジスタ、TRsは
MOSスイツチングトランジスタ、TR0は読出用
MOSトランジスタを示す。
る。第２図は第１図の回路の出力電流のタイムチ
ヤートである。第３図は第１図の等価回路で表わ
される固体撮像素子の断面図である。第４図はこ
の発明の一実施例の等価回路図である。第５図は
第４図の等価回路で示される固体撮像素子の断面
図である。 図において、１はn-基板、２はｐウエル、３，
４および４１はn+層、５および７は酸化膜、６
はポリシリコン膜、８および８１は低抵抗配線、
２１はP+層、３１はＮ層ベース、PDはフオトダ
イオード、TRAは増幅用トランジスタ、TRsは
MOSスイツチングトランジスタ、TR0は読出用
MOSトランジスタを示す。
Claims (1)
- 【特許請求の範囲】 １ 入射した光に応じて電荷が蓄積される光電変
換部と、該光電変換部に蓄積された電荷を光電変
換信号として読出す信号読出手段とを含む固体撮
像装置において、 前記光電変換部と前記信号読出手段との間に介
挿され、前記光電変換部から前記信号読出手段に
読出される光電変換信号を増幅する増幅用トラン
ジスタを備え、 前記光電変換部としてn+−ｐダイオードを用
い、 前記増幅用トランジスタとして縦型構造のpnp
トランジスタを用い、 前記増幅用トランジスタのベース拡散層の一部
が前記n+−ｐダイオードのn+拡散層と重なり合
つて形成され、前記増幅用トランジスタのコレク
タ領域と前記n+−ｐダイオードのアノード領域
は同一のｐ型不純物領域を共用し、前記増幅用ト
ランジスタのエミツタが前記信号読出手段に接続
されていることを特徴とする、固体撮像装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139756A JPS6030282A (ja) | 1983-07-28 | 1983-07-28 | 固体撮像装置 |
| US06/620,704 US4651016A (en) | 1983-07-28 | 1984-06-14 | Solid-state image sensor provided with a bipolar transistor and an MOS transistor |
| GB08415681A GB2144265B (en) | 1983-07-28 | 1984-06-20 | Solid-state image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139756A JPS6030282A (ja) | 1983-07-28 | 1983-07-28 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6030282A JPS6030282A (ja) | 1985-02-15 |
| JPH0247912B2 true JPH0247912B2 (ja) | 1990-10-23 |
Family
ID=15252651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58139756A Granted JPS6030282A (ja) | 1983-07-28 | 1983-07-28 | 固体撮像装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4651016A (ja) |
| JP (1) | JPS6030282A (ja) |
| GB (1) | GB2144265B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161457A (ja) * | 1984-09-01 | 1986-03-29 | Canon Inc | 光センサおよびその製造方法 |
| US5268309A (en) * | 1984-09-01 | 1993-12-07 | Canon Kabushiki Kaisha | Method for manufacturing a photosensor |
| DE3706252A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleiterfotosensor |
| DE3706278A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung und herstellungsverfahren hierfuer |
| JP2505754B2 (ja) * | 1986-07-11 | 1996-06-12 | キヤノン株式会社 | 光電変換装置の製造方法 |
| JPH07120767B2 (ja) * | 1986-09-19 | 1995-12-20 | キヤノン株式会社 | 光電変換装置 |
| EP0272152B1 (en) * | 1986-12-18 | 1994-08-03 | Canon Kabushiki Kaisha | Signal reading out circuit |
| EP0277016B1 (en) * | 1987-01-29 | 1998-04-15 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| US5245203A (en) * | 1988-06-06 | 1993-09-14 | Canon Kabushiki Kaisha | Photoelectric converter with plural regions |
| EP0493455B1 (en) * | 1989-09-23 | 1994-11-23 | Vlsi Vision Limited | I.c. sensor |
| US20040115296A1 (en) * | 2002-04-05 | 2004-06-17 | Duffin Terry M. | Retractable overmolded insert retention apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50134393A (ja) * | 1974-04-10 | 1975-10-24 | ||
| JPS569020A (en) * | 1979-06-30 | 1981-01-29 | Fischer & Co Fico Masch | Method and device for punching and bending band material or wire rod |
| JPS5738073A (en) * | 1980-08-20 | 1982-03-02 | Hitachi Ltd | Solid-state image sensor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3465293A (en) * | 1966-03-11 | 1969-09-02 | Fairchild Camera Instr Co | Detector array controlling mos transistor matrix |
| US3453507A (en) * | 1967-04-04 | 1969-07-01 | Honeywell Inc | Photo-detector |
| GB1345698A (en) * | 1970-08-24 | 1974-01-30 | Integrated Photomatrix Ltd | Photosensitive detecotrs |
| US3721839A (en) * | 1971-03-24 | 1973-03-20 | Philips Corp | Solid state imaging device with fet sensor |
| NL7202906A (ja) * | 1972-03-04 | 1973-09-07 | ||
| JPS4922861U (ja) * | 1972-05-30 | 1974-02-26 | ||
| JPS5850030B2 (ja) * | 1979-03-08 | 1983-11-08 | 日本放送協会 | 光電変換装置およびそれを用いた固体撮像板 |
-
1983
- 1983-07-28 JP JP58139756A patent/JPS6030282A/ja active Granted
-
1984
- 1984-06-14 US US06/620,704 patent/US4651016A/en not_active Expired - Fee Related
- 1984-06-20 GB GB08415681A patent/GB2144265B/en not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50134393A (ja) * | 1974-04-10 | 1975-10-24 | ||
| JPS569020A (en) * | 1979-06-30 | 1981-01-29 | Fischer & Co Fico Masch | Method and device for punching and bending band material or wire rod |
| JPS5738073A (en) * | 1980-08-20 | 1982-03-02 | Hitachi Ltd | Solid-state image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6030282A (ja) | 1985-02-15 |
| GB2144265A (en) | 1985-02-27 |
| GB8415681D0 (en) | 1984-07-25 |
| GB2144265B (en) | 1987-01-21 |
| US4651016A (en) | 1987-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7235831B2 (en) | Light-receiving element and photoelectric conversion device | |
| KR101105617B1 (ko) | 고체 촬상 장치, 라인 센서, 광 센서 및 고체 촬상 장치의동작 방법 | |
| US8580595B2 (en) | Solid-state image sensing device and camera system the same | |
| US6649948B2 (en) | Solid-state image sensor of a MOS structure | |
| JP3219036B2 (ja) | 固体撮像装置 | |
| JP3125303B2 (ja) | 固体撮像素子 | |
| US4665422A (en) | Solid state image sensing device | |
| JP3311004B2 (ja) | 固体撮像装置 | |
| JPH0247912B2 (ja) | ||
| US5932873A (en) | Capacitor-coupled bipolar active pixel sensor with integrated electronic shutter | |
| JP3886297B2 (ja) | 光電変換装置およびその製造方法 | |
| JPH02100363A (ja) | 固体撮像素子 | |
| US6403994B1 (en) | Solid-state imaging device and method of fabricating the same | |
| JPH06252374A (ja) | 固体撮像装置 | |
| KR100188796B1 (ko) | 고체 촬상 소자 | |
| JPH06244397A (ja) | 固体撮像素子 | |
| JPH0657056B2 (ja) | 固体撮像素子 | |
| JPS6223156A (ja) | 固体撮像装置およびその製造方法 | |
| JPH11111960A (ja) | 固体撮像素子 | |
| WO2023108527A1 (en) | Soi-jfet pixel and method of fabricating the same | |
| JP4250857B2 (ja) | 固体撮像素子 | |
| JPS6042988A (ja) | 固体撮像装置 | |
| JPS6021680A (ja) | 固体撮像素子とその製造方法 | |
| JPH0424872B2 (ja) | ||
| JPS60174582A (ja) | 固体撮像装置 |