JPS6316659A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS6316659A JPS6316659A JP61159543A JP15954386A JPS6316659A JP S6316659 A JPS6316659 A JP S6316659A JP 61159543 A JP61159543 A JP 61159543A JP 15954386 A JP15954386 A JP 15954386A JP S6316659 A JPS6316659 A JP S6316659A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- region
- thin film
- photoconductor
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title 1
- 230000002093 peripheral effect Effects 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 238000003384 imaging method Methods 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 20
- 239000010408 film Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 239000011521 glass Substances 0.000 abstract description 6
- 239000011347 resin Substances 0.000 abstract description 4
- 229920005989 resin Polymers 0.000 abstract description 4
- 239000003086 colorant Substances 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 9
- 230000035945 sensitivity Effects 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は固体撮像装置に関し、特に相補型MO3集積回
路技術により製造した固体撮像装置に関する。
路技術により製造した固体撮像装置に関する。
(従来技術)
従来、電荷結合素子を用いた固体撮像装置(以下、CC
D固体撮像装置という)やMO3型固体撮像装置などの
各種固体撮像装置は、nチャンネルMO3(以下、nM
O3という)集積回路技術の製造プロセスにより設計さ
れるものが多い。
D固体撮像装置という)やMO3型固体撮像装置などの
各種固体撮像装置は、nチャンネルMO3(以下、nM
O3という)集積回路技術の製造プロセスにより設計さ
れるものが多い。
この理由は、飛曜的に進歩したnMO3集積回路技術を
有効利用したことや、この技術によれば高解度及び高感
度の画素を比較的容易に設計できることによる。
有効利用したことや、この技術によれば高解度及び高感
度の画素を比較的容易に設計できることによる。
しかしながら、かかる固体撮像装置にあっては、各画素
を構成するフォトダイオード等の光電変換素子が配列さ
れた感光領域と、各光電変換素子に発生した映像信号を
外部に読み出すための水平及び垂直走査用シフトレジス
タ等が同一の半導体チップ内に一体形成されるものの、
周辺回路即ち該シフトレジスタのクロック信号を発生す
る発振回路や、読み出された映像信号に基づいて補正処
理や色信号分離等を行なう処理回路等を感光領域と共に
一体形成することが困難であった。
を構成するフォトダイオード等の光電変換素子が配列さ
れた感光領域と、各光電変換素子に発生した映像信号を
外部に読み出すための水平及び垂直走査用シフトレジス
タ等が同一の半導体チップ内に一体形成されるものの、
周辺回路即ち該シフトレジスタのクロック信号を発生す
る発振回路や、読み出された映像信号に基づいて補正処
理や色信号分離等を行なう処理回路等を感光領域と共に
一体形成することが困難であった。
この理由は、光電変換素子の光電変換特性を最適とする
ための製造パラメータ例えば半導体基板の不純物濃度や
光電変換素子のPN接合の深さ等が、特性の良い論理回
路を形成するのには適さないからである。即ち、光電変
換特性の向上を図っても、その製造パラメータで周辺回
路を設計すると、ノイズマージンが低かったり、消費電
力が多くなる等の問題を生ずる。
ための製造パラメータ例えば半導体基板の不純物濃度や
光電変換素子のPN接合の深さ等が、特性の良い論理回
路を形成するのには適さないからである。即ち、光電変
換特性の向上を図っても、その製造パラメータで周辺回
路を設計すると、ノイズマージンが低かったり、消費電
力が多くなる等の問題を生ずる。
したがって、感光領域を備える固体撮像装置と周辺回路
とは別個の製造パラメータによる個々の集積回路装置と
して製造して、電気回路基板上で相互配線する必要があ
るため、カメラ等の電気機器の小形化を妨げていた。
とは別個の製造パラメータによる個々の集積回路装置と
して製造して、電気回路基板上で相互配線する必要があ
るため、カメラ等の電気機器の小形化を妨げていた。
更に、感光領域を備えた固体撮像装置がnM。
S集積回路技術によって製造されるのに対し、周辺回路
は、低消費電力で広い動作電圧範囲を有し且つ高いノイ
ズマージン等を得ることができる相補型MO3(以下、
CuO2という)集積回路技術で製造される場合が多く
、このため、固体撮像装置と周辺回路との相互間の整合
をとる必要があり不便であった。
は、低消費電力で広い動作電圧範囲を有し且つ高いノイ
ズマージン等を得ることができる相補型MO3(以下、
CuO2という)集積回路技術で製造される場合が多く
、このため、固体撮像装置と周辺回路との相互間の整合
をとる必要があり不便であった。
そこで、CMO3集積回路技術により、感光領域と周辺
回路を同一半導体チップに一体形成した固体撮像装置の
提案がなされている。
回路を同一半導体チップに一体形成した固体撮像装置の
提案がなされている。
(発明が解決しようとする問題点)
しかしながら、CMO3集積回路技術による従来の固体
逼像g Mにあっては次のような問題点がある。
逼像g Mにあっては次のような問題点がある。
前記したように、光電変換特性の良否は半導体基板の不
純物濃度や画素を構成するフォトダイオード等の光電変
換素子のPN接合の深さ等の製造パラメータによって決
まるが、CMO3集積回路技術により製造される固体撮
像装置であっても、最適な光電変換特性を得るためには
、半導体基板の不純物濃度を通常のCMO3集積回路技
術で利用される場合より約1桁低くする必要がある。周
知のように、通常のCMO3集積回路技術では、寄生の
サイリスク構造によるラッチアップ現象の発生を防止す
るため、半導体基板の不純物濃度を高くしているが、上
記のように光電変換特性の向上を図ると、ラッチアップ
現象を容易に発生させて内部素子の破壊を招来すること
となる。
純物濃度や画素を構成するフォトダイオード等の光電変
換素子のPN接合の深さ等の製造パラメータによって決
まるが、CMO3集積回路技術により製造される固体撮
像装置であっても、最適な光電変換特性を得るためには
、半導体基板の不純物濃度を通常のCMO3集積回路技
術で利用される場合より約1桁低くする必要がある。周
知のように、通常のCMO3集積回路技術では、寄生の
サイリスク構造によるラッチアップ現象の発生を防止す
るため、半導体基板の不純物濃度を高くしているが、上
記のように光電変換特性の向上を図ると、ラッチアップ
現象を容易に発生させて内部素子の破壊を招来すること
となる。
又、光電変換素子のPN接合の深さは、色感度例えば青
色に対する感度等を考慮するために、通常のCMO3集
積回路の場合より浅くしてあり、周辺回路を構成するた
めの論理回路の設計には適さない。
色に対する感度等を考慮するために、通常のCMO3集
積回路の場合より浅くしてあり、周辺回路を構成するた
めの論理回路の設計には適さない。
このように、光電変換特性に適した製造パラメータと、
周辺回路に適した製造パラメータとが相反する関係にあ
ることから、CMO3集積回路技術による特性の良い固
体撮像装置の製造が困難であった。
周辺回路に適した製造パラメータとが相反する関係にあ
ることから、CMO3集積回路技術による特性の良い固
体撮像装置の製造が困難であった。
(問題点を解決するための手段)
本発明はこのような問題点に鑑みてなされたものであり
、適宜の製造パラメータに基づ< CMO3集積回路技
術(例えば通常のCMO3論理回路等を設計するのに用
いられているCMO3集積回路技術を含む)により、感
光領域と周辺回路を同一半導体チップに一体形成するこ
とのできる固体撮像装置を提供することを目的とする。
、適宜の製造パラメータに基づ< CMO3集積回路技
術(例えば通常のCMO3論理回路等を設計するのに用
いられているCMO3集積回路技術を含む)により、感
光領域と周辺回路を同一半導体チップに一体形成するこ
とのできる固体撮像装置を提供することを目的とする。
この目的を達成するため本発明は、適宜の製造パラメー
タに基づくCMOS集積回路技術により、画素毎に対応
した複数の電荷蓄積部及び該を荷蓄積部に蓄積された信
号を外部へ転送する転送部を有する感光領域と、周辺回
路とを同一半導体基板に一体形成すると共に、該感光領
域の表面には各電荷蓄積部に電気的に接続する光導電体
薄膜を形成し、該光導電体薄膜の光電変換作用で発生し
た映像信号を各電荷蓄積部で受けることより、従来のよ
うな半導体基板内に形成された光電変換素子による光を
変換を行なわせないようにしてCMO8集積回路技術を
用いた感光領域と周辺回路との一体化を可能にしたこと
を技術的要点とする。
タに基づくCMOS集積回路技術により、画素毎に対応
した複数の電荷蓄積部及び該を荷蓄積部に蓄積された信
号を外部へ転送する転送部を有する感光領域と、周辺回
路とを同一半導体基板に一体形成すると共に、該感光領
域の表面には各電荷蓄積部に電気的に接続する光導電体
薄膜を形成し、該光導電体薄膜の光電変換作用で発生し
た映像信号を各電荷蓄積部で受けることより、従来のよ
うな半導体基板内に形成された光電変換素子による光を
変換を行なわせないようにしてCMO8集積回路技術を
用いた感光領域と周辺回路との一体化を可能にしたこと
を技術的要点とする。
(実施例)
以下、本発明による固体撮像装置の一実施例を図面と共
に説明する。第1図は半導体チップに形成される回路等
の配置を示す構成図、第2図は第1図のx−X線におけ
る断面構造を概略的に示す断面図である。
に説明する。第1図は半導体チップに形成される回路等
の配置を示す構成図、第2図は第1図のx−X線におけ
る断面構造を概略的に示す断面図である。
半導体チップ1の周側端には複数のボンディングパソド
2が形成され、その内側には周辺回路3、水平走査用シ
フトレジスタ4及び垂直走査用シフトレジスタ5、更に
中央部分には複数の画素を有する感光領域6が形成され
ている。
2が形成され、その内側には周辺回路3、水平走査用シ
フトレジスタ4及び垂直走査用シフトレジスタ5、更に
中央部分には複数の画素を有する感光領域6が形成され
ている。
第2図に示すように、n形半導体基板7に形成されたP
膨拡散層(P−well)8の表面部9に、画素を構成
するnチャ、ンネルMO3)ランジスタがマトリックス
状に形成され、このP膨拡散層8の範囲が感光領域6に
相当する。
膨拡散層(P−well)8の表面部9に、画素を構成
するnチャ、ンネルMO3)ランジスタがマトリックス
状に形成され、このP膨拡散層8の範囲が感光領域6に
相当する。
P膨拡散層8の周囲にも、水平及び垂直走査用シフトレ
ジスタ4,5と周辺回路3の論理回路等を形成するため
のP膨拡散層10.11が形成されている。即ち、該P
膨拡散層10.11には相補構成をしたCMOS )ラ
ンジスタのうちのnチャンネルMO3I−ランジスタ等
が形成され、他方のpチャンネルMO3)ランジスタは
n形半導体基板7の適宜の部分に形成されている。
ジスタ4,5と周辺回路3の論理回路等を形成するため
のP膨拡散層10.11が形成されている。即ち、該P
膨拡散層10.11には相補構成をしたCMOS )ラ
ンジスタのうちのnチャンネルMO3I−ランジスタ等
が形成され、他方のpチャンネルMO3)ランジスタは
n形半導体基板7の適宜の部分に形成されている。
n形半導体基板7及びP形拡散Ji9,10.11の上
面には、アモルファスシリコン等より成る光導電体薄膜
14、透明電極層15、カラーフィルタ6、アルミニウ
ム膜から成る遮光層17と透明なガラス層18が積層さ
れている。遮光Fi17は感光領域6を除く周辺の回路
への光の入射を阻止するために設けられている。
面には、アモルファスシリコン等より成る光導電体薄膜
14、透明電極層15、カラーフィルタ6、アルミニウ
ム膜から成る遮光層17と透明なガラス層18が積層さ
れている。遮光Fi17は感光領域6を除く周辺の回路
への光の入射を阻止するために設けられている。
次に、感光領域6の断面構造を第3図と共に更に詳しく
説明する。尚、第2図と同一部分については同一符号を
用いて説明する。n形半導体基板7に形成されたP膨拡
散層(P−well)8の表面部には、各画素に対応す
るnチャンネルMOSトランジスタ19が形成されてい
る。即ち、単画素毎に1対のn゛形領領域2021と、
該n゛形領領域0、21間にチャンネルを形成するため
のゲート電極22が設けられ、更に一方のn゛形領領域
20深部にP゛形領領域23設けられ蓄積ダイオードを
形成している n +影領域20が後述する映像信号を
蓄積するためのソース、n゛形領領域21出力側のドレ
インに相当し、それぞれのn°形領領域21接続された
信号続出線24を介して感光領域6の外に映像信号を出
力する。それぞれのゲート電極22は水平走査用シフト
レジスタ4の各出力端子に接続されている。
説明する。尚、第2図と同一部分については同一符号を
用いて説明する。n形半導体基板7に形成されたP膨拡
散層(P−well)8の表面部には、各画素に対応す
るnチャンネルMOSトランジスタ19が形成されてい
る。即ち、単画素毎に1対のn゛形領領域2021と、
該n゛形領領域0、21間にチャンネルを形成するため
のゲート電極22が設けられ、更に一方のn゛形領領域
20深部にP゛形領領域23設けられ蓄積ダイオードを
形成している n +影領域20が後述する映像信号を
蓄積するためのソース、n゛形領領域21出力側のドレ
インに相当し、それぞれのn°形領領域21接続された
信号続出線24を介して感光領域6の外に映像信号を出
力する。それぞれのゲート電極22は水平走査用シフト
レジスタ4の各出力端子に接続されている。
P゛形領領域20、各画素毎に一定の面積を有し且つ隣
りとは接触しないアルミニウムの金属電極膜25が導電
端子26を介して接続されている。
りとは接触しないアルミニウムの金属電極膜25が導電
端子26を介して接続されている。
金属電極膜25の上面にはアモルファスシリコン等の光
導電体薄膜14が設けられ、更に、透明電極層15、レ
ジン27、カラーフィルタ16及びガラス層18が積層
されている。
導電体薄膜14が設けられ、更に、透明電極層15、レ
ジン27、カラーフィルタ16及びガラス層18が積層
されている。
カラーフィルタ16は例えば3原色又は補色のモザイク
状カラーフィルタが用いられ、各カラーピクセル16a
、16b等は金属電極膜25と相互に整合するようにほ
ぼ同一面積が形成されている。
状カラーフィルタが用いられ、各カラーピクセル16a
、16b等は金属電極膜25と相互に整合するようにほ
ぼ同一面積が形成されている。
かかる構造の固体撮像装置はいわゆるCMOS論理回路
等の設計に用いられる通常のCMOS集積回路技術によ
る製造パラメータが適用されるので、周辺回路3及び水
平、垂直用シフトレジスタ4.5には特性の良好な素子
が形成される。また、感光領域6の画素に相当するnチ
ャンネルMOSトランジスタ19も同じ製造パラメータ
が適用されることは言うまでもない。
等の設計に用いられる通常のCMOS集積回路技術によ
る製造パラメータが適用されるので、周辺回路3及び水
平、垂直用シフトレジスタ4.5には特性の良好な素子
が形成される。また、感光領域6の画素に相当するnチ
ャンネルMOSトランジスタ19も同じ製造パラメータ
が適用されることは言うまでもない。
次に、かかる固体撮像装置の作動を説明する。
被写体からの入射光がガラス1J18、カラーフィルタ
16、レジン27、透明電極15を介して光導電体薄膜
14に照射されると、カラーフィルタ16の各色に対応
した電流が発生し、特定の金属電極膜25と導電端子2
6を介して特定のnチャンネルMOS)ランジスタのn
0形領域20に流入する。
16、レジン27、透明電極15を介して光導電体薄膜
14に照射されると、カラーフィルタ16の各色に対応
した電流が発生し、特定の金属電極膜25と導電端子2
6を介して特定のnチャンネルMOS)ランジスタのn
0形領域20に流入する。
該n′″形領域20の各画素に対応する信号は、水平走
査用シフトレジスタ4からの走査信号によりゲート電極
19の下に形成されるチャンネルを介して他方のn°形
領領域21移動され、信号読出124により周辺回路3
へ転送される。
査用シフトレジスタ4からの走査信号によりゲート電極
19の下に形成されるチャンネルを介して他方のn°形
領領域21移動され、信号読出124により周辺回路3
へ転送される。
このように、この実施例によれば、感光領域に設けた光
導電体薄膜により光電変換を行なわせるので、強照度の
入射光があっても半導体基板への大電流の流入はなく、
ラッチアップ現象の発生を防止することができる。また
、感光領域内に形成される画素に対応するMOS)ラン
ジスタは光電変換を行なわないので、PN接合の深さを
色感度に合わせる必要がないことから通常の製造パラメ
−夕に基づくCMOS集積回路技術による設計を行なう
ことができる。更に、光導電体薄膜は優れた色感度特性
を有しているので、良好な色感度を得ることができる。
導電体薄膜により光電変換を行なわせるので、強照度の
入射光があっても半導体基板への大電流の流入はなく、
ラッチアップ現象の発生を防止することができる。また
、感光領域内に形成される画素に対応するMOS)ラン
ジスタは光電変換を行なわないので、PN接合の深さを
色感度に合わせる必要がないことから通常の製造パラメ
−夕に基づくCMOS集積回路技術による設計を行なう
ことができる。更に、光導電体薄膜は優れた色感度特性
を有しているので、良好な色感度を得ることができる。
更に又、感光領域を除く部分には遮光層が形成されてい
るので、外部からの入射光による周辺回路等の誤動作や
ランチアップ現象の発生を阻止することができる。
るので、外部からの入射光による周辺回路等の誤動作や
ランチアップ現象の発生を阻止することができる。
次に、他の実施例を第4図に基づいて説明する。
これは、CMO3集積回路技術に基づいて電荷結合形素
子(COD)を形成したものである。
子(COD)を形成したものである。
即ち、n形半導体基板28に形成されたP膨拡散層(P
−well)29の表面部には、各画素に対応する蓄積
ダイオード30を形成するためのn゛・影領域31が形
成されると共に、電荷転送を行なうための垂直CODを
構成するn゛形領領域32形成され、n゛°形領域31
に結合するn゛形領領域33n゛形領領域32の間に設
けられた転送ゲート電極34゜35によって転送ゲート
36が形成されている。更に、n゛形領領域32n″0
形領域31の外側には隣りの画素との間での電荷の洩れ
を防止するためのストッパーとなるP°形領領域形成さ
れている。
−well)29の表面部には、各画素に対応する蓄積
ダイオード30を形成するためのn゛・影領域31が形
成されると共に、電荷転送を行なうための垂直CODを
構成するn゛形領領域32形成され、n゛°形領域31
に結合するn゛形領領域33n゛形領領域32の間に設
けられた転送ゲート電極34゜35によって転送ゲート
36が形成されている。更に、n゛形領領域32n″0
形領域31の外側には隣りの画素との間での電荷の洩れ
を防止するためのストッパーとなるP°形領領域形成さ
れている。
蓄積ダイオード30は、各画素毎に一定の面積を有し且
つ隣りとは接触しないアルミニウムの金属電極膜36が
導電端子37を介して接続され、金属電極膜36の上面
には、アモルファスシリコン等の光導電体薄膜38、透
明電極層39、レジン40、カラーフィルタ41及び透
明のガラス層42が順次に積層されている。
つ隣りとは接触しないアルミニウムの金属電極膜36が
導電端子37を介して接続され、金属電極膜36の上面
には、アモルファスシリコン等の光導電体薄膜38、透
明電極層39、レジン40、カラーフィルタ41及び透
明のガラス層42が順次に積層されている。
カラーフィルタ41はモザイクフィルタ等が用いられ、
各カラーピクセルは金属電極膜36と相互に整合するよ
うにほぼ同一面積で形成されている。
各カラーピクセルは金属電極膜36と相互に整合するよ
うにほぼ同一面積で形成されている。
次にかかる固体撮像装置の作動を説明する。
被写体からの入射光は光導電体薄膜3Bで光電変換され
、導電端子37を介して蓄積ダイオード30に流入する
。蓄積ダイオード30に蓄積された信号は、転送ゲート
電極34.35に印加される転送りロック信号により形
成される転送チャンネルを通ってCCDシフトレジスタ
側のn0形領域32へ移され、感光領域の外部へ転送さ
れる。この実施例においても、感光領域の他にCMO3
集積回路技術によって形成される周辺回路が一体形成゛
されている。
、導電端子37を介して蓄積ダイオード30に流入する
。蓄積ダイオード30に蓄積された信号は、転送ゲート
電極34.35に印加される転送りロック信号により形
成される転送チャンネルを通ってCCDシフトレジスタ
側のn0形領域32へ移され、感光領域の外部へ転送さ
れる。この実施例においても、感光領域の他にCMO3
集積回路技術によって形成される周辺回路が一体形成゛
されている。
尚、上記2実施例では、n形半導体基板を用いているが
、本発明はP形半導体基板を用いる場合について適用す
ることができることは言うまでもない。
、本発明はP形半導体基板を用いる場合について適用す
ることができることは言うまでもない。
、(発明の効果)
以上説明したように、本発明の固体撮像装置によれば、
感光領域における光電変換作用を光導電体薄膜にて行な
わせ、該光導電体薄膜で発生された各画素に対応した信
号をCMO3集積回路技術により設計されたMO3I−
ランジスタやCODシフトレジスタ等の読出し手段にて
読み出すようにしたので、適宜の製造パラメータに基づ
< CMO8集積回路技術によってもラッチアンプ現象
や光電変換特性の低下等を防止して感光領域と周辺回路
とを同一の半導体チップ内に一体形成することができて
固体撮像装置のワンチップ化が可能となる。
感光領域における光電変換作用を光導電体薄膜にて行な
わせ、該光導電体薄膜で発生された各画素に対応した信
号をCMO3集積回路技術により設計されたMO3I−
ランジスタやCODシフトレジスタ等の読出し手段にて
読み出すようにしたので、適宜の製造パラメータに基づ
< CMO8集積回路技術によってもラッチアンプ現象
や光電変換特性の低下等を防止して感光領域と周辺回路
とを同一の半導体チップ内に一体形成することができて
固体撮像装置のワンチップ化が可能となる。
また、該一体形成が可能となることにより、各回路間で
の整合性が良好となるので、特性の向上を図ることがで
きる。更に、CMO3集積回路技術の長所を生かして省
電力、高ノイスマージンの固体撮像装置を提供すること
ができる。
の整合性が良好となるので、特性の向上を図ることがで
きる。更に、CMO3集積回路技術の長所を生かして省
電力、高ノイスマージンの固体撮像装置を提供すること
ができる。
第1図は本発明による固体撮像装置の一実施例における
各回路の配置を示す構成図、第2図は第1図のX−X線
断面の構造を概略的に示した断面構造図、第3図は第2
図の断面構造をより拡大して示1した要部断面構造図、
第4図は他の実施例における感光領域の要部を拡大して
示した要部断面構造図である。 1:半導体チップ 2:ボンディングパッド 3:周辺回路 4:水平走査用シフトレジスタ 5:垂直走査用シフトレジスタ 6:感光領域 1.28:n形半導体基板 8 t’ to、 tt、 29 : P膨拡散層9、
12.13:表面部 14.38:光導電体薄膜 15.39:透明電極層 1s、4t:カラーフィルタ 17:遮光層 1B、42ニガラス層 19:nチャンネルMO3)ランジスタ20、21.3
2.33 : n”影領域22、34.35 :転送ゲ
ート電極 23:P”影領域 24.267導電端子 25.36:金属電極膜 30:蓄積ダイオード 第 3 図
各回路の配置を示す構成図、第2図は第1図のX−X線
断面の構造を概略的に示した断面構造図、第3図は第2
図の断面構造をより拡大して示1した要部断面構造図、
第4図は他の実施例における感光領域の要部を拡大して
示した要部断面構造図である。 1:半導体チップ 2:ボンディングパッド 3:周辺回路 4:水平走査用シフトレジスタ 5:垂直走査用シフトレジスタ 6:感光領域 1.28:n形半導体基板 8 t’ to、 tt、 29 : P膨拡散層9、
12.13:表面部 14.38:光導電体薄膜 15.39:透明電極層 1s、4t:カラーフィルタ 17:遮光層 1B、42ニガラス層 19:nチャンネルMO3)ランジスタ20、21.3
2.33 : n”影領域22、34.35 :転送ゲ
ート電極 23:P”影領域 24.267導電端子 25.36:金属電極膜 30:蓄積ダイオード 第 3 図
Claims (1)
- 適宜の製造パラメータに基づくCMOS集積回路技術に
より、画素毎に対応した複数の電荷蓄積部及び該電荷蓄
積部に蓄積された信号を外部へ転送する転送部を有する
感光領域と、該感光領域より読出された信号を処理する
周辺回路とを同一半導体基板に一体形成すると共に、該
感光領域の表面に各電荷蓄積部に電気的に接続する光導
電体薄膜を形成したことを特徴とする固体撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61159543A JPS6316659A (ja) | 1986-07-09 | 1986-07-09 | 固体撮像装置 |
US07/071,684 US4841348A (en) | 1986-07-09 | 1987-07-09 | Solid state image pickup device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61159543A JPS6316659A (ja) | 1986-07-09 | 1986-07-09 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6316659A true JPS6316659A (ja) | 1988-01-23 |
Family
ID=15696054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61159543A Pending JPS6316659A (ja) | 1986-07-09 | 1986-07-09 | 固体撮像装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4841348A (ja) |
JP (1) | JPS6316659A (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7253437B2 (en) * | 1990-12-25 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a thin film transistor |
US5821563A (en) * | 1990-12-25 | 1998-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device free from reverse leakage and throw leakage |
JPH06232379A (ja) * | 1993-02-01 | 1994-08-19 | Sharp Corp | 固体撮像素子 |
US6822563B2 (en) | 1997-09-22 | 2004-11-23 | Donnelly Corporation | Vehicle imaging system with accessory control |
USRE42918E1 (en) | 1994-01-28 | 2011-11-15 | California Institute Of Technology | Single substrate camera device with CMOS image sensor |
US6570617B2 (en) | 1994-01-28 | 2003-05-27 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
US5528043A (en) * | 1995-04-21 | 1996-06-18 | Thermotrex Corporation | X-ray image sensor |
US5886353A (en) * | 1995-04-21 | 1999-03-23 | Thermotrex Corporation | Imaging device |
KR100192576B1 (ko) * | 1995-11-17 | 1999-06-15 | 윤종용 | 콘택 이미지 센서 |
US7655894B2 (en) | 1996-03-25 | 2010-02-02 | Donnelly Corporation | Vehicular image sensing system |
JPH1174494A (ja) * | 1997-08-28 | 1999-03-16 | Toshiba Corp | 光集積回路装置 |
US6043115A (en) * | 1999-03-25 | 2000-03-28 | United Microelectronics Corp. | Method for avoiding interference in a CMOS sensor |
JP3434740B2 (ja) * | 1999-06-30 | 2003-08-11 | Necエレクトロニクス株式会社 | 固体撮像装置 |
FR2829875B1 (fr) * | 2001-09-14 | 2004-01-02 | Atmel Grenoble Sa | Capteur d'image avec creusement des couches de planarisation et procede de fabrication |
WO2003093857A2 (en) | 2002-05-03 | 2003-11-13 | Donnelly Corporation | Object detection system for vehicle |
JP2005536792A (ja) * | 2002-08-21 | 2005-12-02 | セキユジエン・コーポレイシヨン | 改良された撮像表面を有するtft検出装置 |
US7595883B1 (en) * | 2002-09-16 | 2009-09-29 | The Board Of Trustees Of The Leland Stanford Junior University | Biological analysis arrangement and approach therefor |
JP3658401B2 (ja) * | 2002-09-20 | 2005-06-08 | キヤノン株式会社 | 固体撮像装置及びそれを用いたカメラ |
US7526103B2 (en) | 2004-04-15 | 2009-04-28 | Donnelly Corporation | Imaging system for vehicle |
JP2005347599A (ja) * | 2004-06-04 | 2005-12-15 | Fuji Photo Film Co Ltd | カラー受光素子、及び撮像素子 |
US8053816B2 (en) | 2006-03-10 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7972045B2 (en) | 2006-08-11 | 2011-07-05 | Donnelly Corporation | Automatic headlamp control system |
US8174480B2 (en) * | 2008-06-12 | 2012-05-08 | Himax Technologies Limited | Gate driver and display panel utilizing the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1602834A (ja) * | 1968-12-31 | 1971-02-01 | ||
US4286278A (en) * | 1977-09-01 | 1981-08-25 | Honeywell Inc. | Hybrid mosaic IR/CCD focal plane |
JPS5846070B2 (ja) * | 1979-02-13 | 1983-10-14 | 松下電器産業株式会社 | 固体撮像装置 |
JPS55163951A (en) * | 1979-06-08 | 1980-12-20 | Toshiba Corp | Solid-state pickup unit |
JPS6033345B2 (ja) * | 1979-06-08 | 1985-08-02 | 日本電気株式会社 | 電荷転送撮像装置とその駆動方法 |
JPS56157075A (en) * | 1980-05-09 | 1981-12-04 | Hitachi Ltd | Photoelectric transducing device |
JPS583273A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | 複合形固体撮像素子とその製造方法 |
US4499590A (en) * | 1981-12-03 | 1985-02-12 | Westinghouse Electric Corp. | Semiconductor circuit for compressing the dynamic range of a signal |
JPS6043857A (ja) * | 1983-08-20 | 1985-03-08 | Mitsubishi Electric Corp | 固体撮像装置とその製造方法 |
US4665325A (en) * | 1984-01-30 | 1987-05-12 | Matsushita Electric Industrial Co., Ltd. | Solid state image sensor with signal amplification |
JPS6118183A (ja) * | 1984-07-04 | 1986-01-27 | Fuji Photo Film Co Ltd | 固体光検出デバイス |
-
1986
- 1986-07-09 JP JP61159543A patent/JPS6316659A/ja active Pending
-
1987
- 1987-07-09 US US07/071,684 patent/US4841348A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4841348A (en) | 1989-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11817473B2 (en) | Solid-state imaging device, drive method thereof and electronic apparatus | |
JPS6316659A (ja) | 固体撮像装置 | |
KR101683296B1 (ko) | 고체 촬상 장치와 그 제조 방법, 및 전자기기 | |
US6552320B1 (en) | Image sensor structure | |
TWI381521B (zh) | 固態成像裝置及攝影機 | |
US10103190B2 (en) | Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate | |
KR101125966B1 (ko) | 고체 촬상 소자, 카메라 모듈 및 전자 기기 모듈 | |
US7355158B2 (en) | Solid-state imaging device | |
JP4788742B2 (ja) | 固体撮像装置及び電子機器 | |
JP2006261411A (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
JPH11284169A (ja) | 増幅型固体撮像装置 | |
US20080227248A1 (en) | Cmos image sensor and method for manufacturing the same | |
JP2006261594A (ja) | 固体撮像装置及びカメラ | |
JP2000312024A (ja) | 受光素子及びそれを有する光電変換装置 | |
US9966399B2 (en) | Pixel having a plurality of pinned photodiodes | |
JP2003234496A (ja) | 固体撮像装置およびその製造方法 | |
JP2001326343A (ja) | 固体撮像装置 | |
JP2005268644A (ja) | 裏面照射型固体撮像素子、電子機器モジュール及びカメラモジュール | |
JP4915127B2 (ja) | 固体撮像装置 | |
JPH0964329A (ja) | 固体撮像素子 | |
JP2917361B2 (ja) | 固体撮像素子 | |
JPH05235317A (ja) | 固体撮像素子 | |
US7405097B2 (en) | CMOS image sensor and method for manufacturing the same | |
JPH1074926A (ja) | 固体撮像素子 | |
US7344911B2 (en) | CMOS image sensor and method for fabricating the same |