JP3648518B2 - 固体撮像装置 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は固体撮像装置の小型化に際し高感度な信号出力を得るための固体撮像装置に関する。
【０００２】
【従来の技術】
従来、固体撮像素子は、図５に示すインターライン転送方式のＣＣＤ型固体撮像素子が広く用いられている。図５中、１０３はホトダイオード、１０４は読み出しゲート、１０５は垂直電荷転送素子、１０２は水平電荷転送素子、１０１は出力回路である。ホトダイオード１０３で光電変換された信号電荷は所定の期間蓄積された後、読み出しゲート１０４をオンして、全画素同時に垂直電荷転送素子１０５に読み出される。ついで垂直電荷転送素子１０５と、水平電荷転送素子１０２の中を転送され、出力回路１０１により電圧に変換されて読み出される。
【０００３】
一般にこのようなＣＣＤ型固体撮像装置の出力回路は、水平電荷転送素子から送られてくる信号電荷を浮遊拡散層に入力してその電圧変化を検出する、いわゆる、浮遊拡散層型出力回路が広く用いられている。このような浮遊拡散層型出力回路の一従来例を図６，図７に示す。図６は平面図、図７は図６中の線Ｃ−Ｃ′の断面図である。図７中の１は低濃度ｎ型シリコン基板、２は低濃度ｐ型ウエル、３は垂直電荷転送素子に混入するスメアを低減するためのｐ型第二ウエル、４は電荷転送素子の埋め込みチャネルとなるｎ型層、５は高濃度ｎ型浮遊拡散層、６はチャネルストッパ、７は絶縁膜、８は局所酸化膜、９はフィールドプレート電極、１０は出力障壁電極、１１は転送電極、１２は出力トランジスタのゲート電極も兼ねるポリシリコン配線、１３はＡｌ配線、１４は高濃度ｎ型浮遊拡散層５とＡｌ配線１３を接続するコンタクト、１５はポリシリコン配線１２とＡｌ配線１３を接続するコンタクトである。また、図６中の１６は信号電荷の排出のための高濃度ｎ型拡散層からなるリセットドレイン拡散層、１７はリセット電極である。
【０００４】
この浮遊拡散層型出力回路は以下の動作により信号電荷を検出する。まず、リセット電極１７にリセットパルスを印加し浮遊拡散層５の電圧をリセットドレイン拡散層１６に印加されている所定の直流電圧（リセット電圧）と等しい値に設定する。続いて転送電極１１にクロックパルスを印加すると水平電荷転送素子 １０２内を順次転送された信号電荷は、所定の直流電圧が印加された出力障壁電極１０を越えて浮遊拡散層５内に流れ込む。この結果、浮遊拡散層５の電圧は信号電荷の流入によって先の基準電圧よりも△Ｖだけ低下する。この信号電荷による電圧変化はＡｌ配線１３を介して接続された出力トランジスタのゲート電極も兼ねるポリシリコン配線１２の電圧変化として検出される。なお、通例、ホトダイオードで発生する過剰電荷を基板に逃がすために、ｎ型シリコン基板１にはｐ型ウエル２に対して逆バイアスが印加される。
【０００５】
さて、このような浮遊拡散層型出力回路における検出感度ηはη＝δＶ_S ／ δＱ_S＝１／Ｃ_Dで表せる。ここで、δＶ_Sは出力電圧の変化量、δＱ_Sは信号電荷の変化量、Ｃ_D は検出容量である。従って、検出感度ηを大きくするには検出容量Ｃ_D を小さくしなければならない。図６及び図７に示す浮遊拡散層型出力回路の検出容量Ｃ_D は構成要素に分別すると、図８の等価回路で表せる。図８中の Ｃ_J は浮遊拡散層５とｐ型第二ウエル３間の接合容量、Ｃ_OGは浮遊拡散層５と出力障壁電極１０間の静電容量、Ｃ_RSは浮遊拡散層５とリセット電極１７間の静電容量、Ｃ_L はＡｌ配線１３とフィールドプレート電極９間、或いはｐ型第二ウエル３間の静電容量、およびポリシリコン配線１２とフィールドプレート電極９との静電容量、Ｃ_DGは出力回路部１０１におけるポリシリコン配線１２とｐ型第二ウエル３との静電容量でる。これらの成分のうちＣ_OGとＣ_RSの低減法については、特公昭61−25224 号公報に高濃度ｎ型浮遊拡散層５を出力障壁電極１０，リセット電極１７より隔てて配置する方法が述べられている。一方、Ｃ_J の低減法については、特開昭59−65470号，特開昭62−33463号公報に浮遊拡散層５直下のｐ型ウエル２を完全に空乏化する方法が述べられている。
【０００６】
【発明が解決しようとする課題】
しかし、以下の理由により従来の浮遊拡散層型出力回路の検出容量Ｃ_Dの低減はいまだに不十分である。
【０００７】
従来技術では、浮遊拡散層５周辺で生じる接合容量についての考慮がなされていない。すなわち、図７に示すように浮遊拡散層５とその周りに設けられたｎ型層４の周辺には、ｐ型第二ウエル３がｎ型層４を覆うように広く設けられているため、空乏層が伸びにくく寄生容量となっている。従って、本発明の目的は浮遊拡散層５周辺の接合容量を低減することにある。
【０００８】
【課題を解決するための手段】
本発明では目的を達成するために、ｐ型第二ウエル３とｎ型層４を自己整合で形成した。
【００１０】
【作用】
目的を達成するための手段によりｐ型第二ウエル３をｎ型層４の周辺で完全に空乏化することができるので接合周辺部分の寄生容量を減少することができる。
【００１２】
【実施例】
＜実施例１＞
以下、本発明の第一の実施例を図１から図４により説明する。図１は本発明の第一の実施例の電荷検出部周辺の平面図、図２は図１中のＡ−Ａ′の断面図、図３は図１中のＢ−Ｂ′の断面図である。図１中、２３は垂直電荷転送素子に混入するスメアを低減するためのｐ型第二ウエル、２４はｐ型第二ウエル２３内に設けられた電荷転送素子の埋め込みチャネルとなるｎ型層、２５はポリシリコン配線１２とＡｌ配線１３を接続するコンタクトである。図３中の２６は動作時には空乏化するチャネルストッパ層である。
【００１３】
本浮遊拡散層型出力回路は従来例と同様の動作によって信号電荷を検出する。
【００１４】
本実施例の構造は以下の製造方法により作成される。すなわち、低濃度ｎ型シリコン基板１上に低濃度ｐ型ウエル２をイオン打ち込みと熱拡散により形成する。次に、局所酸化膜形成領域以外を窒化膜Ａで覆い、ボロンイオン打ち込みによりチャネルストッパ２６を形成し、表面酸化により局所酸化膜８を形成する。先の窒化膜Ａを除去した後、新たな窒化膜Ｂをｐ型第二ウエル２３形成領域以外の部分に形成しイオン打ち込みによりｐ型第二ウエル２３を形成する。このとき、局所酸化膜８が在る領域にはイオン打ち込みはなされない。ついで、先の窒化膜Ｂを残したまま、出力トランジスタ等のｐ型第二ウェル２３が形成されるがｎ型層２４は形成されない領域を新たなホトレジストで覆いｎ型層２４をイオン打ち込みにより形成する。この時浮遊拡散形成領域では、ｐ型第二ウエル２３とｎ型層２４は、窒化膜Ｂもしくは局所酸化膜をマスクとして自己整合的に形成される。
【００１５】
次に、全領域をゲート酸化して絶縁膜７を形成した後第一層目のポリシコンを堆積し、パターニングを行って出力障壁電極１０，ポリシリコン配線１２を形成する。ついで、第二層のポリシコンを堆積とパターニングにより転送電極１１を形成する。この後、浮遊拡散層５を設ける領域外をホトレジストで覆いイオン打ち込みにより浮遊拡散層５を形成する。さらに、りんガラス膜を堆積した後、浮遊拡散層５とＡｌ配線１３を接続するコンタクト１４と、ポリシリコン配線１２とＡｌ配線１３を接続するコンタクト２５を設ける領域外をホトレジストで覆いエッチングにより形成する。次に、Ａｌを堆積してＡｌ配線１３を形成する。
【００１６】
本実施例によれば以下の効果がある。第一に、図２に示すようにｐ型第二ウエル２３とｎ型層２４は自己整合で形成される。これにより、ｐ型第二ウエル２３はｎ型浮遊拡散層５に印加されるリセット電圧により拡散層２４の周辺で完全に空乏化し、接合周辺部分の寄生容量をなくすことができる。
【００１７】
第二に、図３に示すようにポリシリコン配線１２とＡｌ配線１３を接続するコンタクト２５をｎ型層２４上に形成した。これにより、フィールドプレート電極９上のポリシリコン配線１２の面積を低減しＡｌ配線１３とフィールドプレート電極９間、或いはｐ型第二ウエル２３間の静電容量をなくすことができるので Ｃ_L を減少できる。一方、本発明の構造によれば浮遊拡散層５と同電位のｎ型層２４の面積は増加するが、ｎ型層２４直下のｐ型第二ウエル２３とｐ型ウエル２を完全に空乏化することにより容量の増加はわずかにできる。従って、検出容量Ｃ_D を低減できる。
【００１８】
なお、ｎ型層２４直下のｐ型第二ウエル２３，ｐ型ウエル２は特開平3−289173号公報に述べられているような方法でｐ型第二ウエル２３を０.８μｍ 程度の深さまで浅くすれば、ｎ型基板１に印加される電圧とｎ型浮遊拡散層５に印加されるリセット電圧により容易に空乏化が可能である。
【００１９】
第三に、従来構造のフィールドプレート電極９を取り去って、かつ、局所酸化膜８直下のチャネルストッパ２６とｐ型ウエル２を空乏化した。図４を用いこの点について更に詳しく説明する。図４は図３中に示す局所酸化膜８直下のｐ型ウエル２内部最低電位の局所酸化膜８の幅依存性のシミュレーション結果の一例である。図に示すように、例えば、局所酸化膜８の幅を１.８μｍ 以下とすれば、浮遊拡散層５とポリシリコン配線１２に印加されるリセット電圧とｎ型基板１に印加される逆バイアス電圧により、局所酸化膜８直下のｐ型ウエル２内部電位は０Ｖより大きくなり空乏化することが分かる。従って、ポリシリコン配線１２とｐ型ウエル２間の静電容量をなくすことができる。なお、ポリシリコン配線１２をゲートとして持つトランジスタのチャネルと拡散層２４間の耐圧劣化が生じないようにするためには、素子分離部の最低電位が上記トランジスタのチャネル電圧より低くなるように設定すればよい。
【００２０】
＜実施例２＞
本発明の第二の実施例を図９ないし図１１を参照して説明する。図９は本発明の第二の実施例の電荷検出部周辺の平面図、図１０は図９中のＥ−Ｅ′の断面図、図１１は図９中のＦ−Ｆ′の断面図である。図９，図１０の中で９１はフィールドプレート電極、９２は水平電荷転送素子のｐ型ウエル２の空乏化を容易にするｎ型ウエルである。
【００２１】
本実施例は第一の実施例に水平電荷転送素子の空乏化を容易とし転送効率を上げるためのｎ型ウエル９２を設けたものである。しかし、この結果、ｎ型層２４とｎ型シリコン基板１間のパンチスルー耐圧がｎ型層の周辺で劣化するという弊害が生じる。そこで、フィールドプレート電極９１をｎ型層２４の周辺に設けてアイソレーション性能の向上を図った。なお、ｎ型層２４から所定の距離を隔ててフィールドプレート電極９１を配置すればｎ型層２４から伸びる空乏層を十分に伸ばすことができるためｎ型層２４周辺の寄生容量は生じない。従って、本実施例によれば検出容量Ｃ_D の低減効果は第一の実施例とほぼ同程度にでき、水平電荷転送素子の転送効率向上との両立ができる。
【００２２】
＜実施例３＞
本発明の第三の実施例を図１２により説明する。本図は第一の実施例の図１のＢ−Ｂ′に対応する部分の断面図である。１２６は素子分離のためのｐ型拡散層、その他の符号は第一の実施例と同様である。本実施例では第一の実施例の局所酸化膜８を取り去り、かつ、ｐ型第二ウエル２３より濃度の濃いｐ型拡散層126 だけで素子分離を行うものである。従って、本実施例の動作は第一の実施例と同じである。本実施例によれば局所酸化膜の形成工程をなくすことができる。
【００２３】
さて、以上の実施例ではＣＣＤ型撮像素子の浮遊拡散層型出力回路の検出感度向上のために、寄生容量を低減する三つの方法について述べた。一方、寄生容量は、全ての集積回路で動作速度や検出感度を制限する原因である。既述した三つの方法は、全ての集積回路の寄生容量低減効果があることは言うまでもない。
【００３４】
【発明の効果】
本発明によれば、浮遊拡散層型出力回路におけるｐ型第二ウエル２３とｎ型層２４を自己整合で形成することによって、ｐ型第二ウエル２３をｎ型層２４の周辺で完全に空乏化することができ、接合周辺部分の寄生容量をなくすことができる。この結果、検出容量Ｃ_D を大幅に減少させ検出感度の向上が可能となる。
【図面の簡単な説明】
【図１】本発明の第一の実施例を示す固体撮像装置における電荷検出部周辺の平面図。
【図２】図１中のＡ−Ａ′の断面図。
【図３】図１中のＢ−Ｂ′の断面図。
【図４】局所酸化膜直下のｐ型ウエル内部電位の局所酸化膜の幅Ｗ依存性の電位解析の一例の説明図。
【図５】インターライン転送方式のＣＣＤ型固体撮像装置のブロック図。
【図６】従来の固体撮像装置における電荷検出部周辺の平面図。
【図７】図６中のＣ−Ｃ′の断面図。
【図８】電荷検出部の対地静電容量を示す等価回路図。
【図９】本発明の第二の実施例を示す固体撮像装置における電荷検出部周辺の平面図。
【図１０】図９のＥ−Ｅ′の断面図。
【図１１】図９のＦ−Ｆ′の断面図。
【図１２】本発明の第三の実施例を示す固体撮像装置における電荷検出部周辺の断面図。
【符号の説明】
５…高濃度ｎ型浮遊拡散層、８…局所酸化膜、１０…出力障壁電極、１２…ポリシリコン配線、１３…Ａｌ配線、１４…コンタクト、１６…高濃度ｎ型リセットドレイン拡散層、１７…リセット電極、２３…ｐ型第二ウエル、２４…ｎ型層、２５…コンタクト。

Claims (1)

1. 第一導電型の半導体基板上に設けられた第二導電型の半導体領域内に、信号電荷を転送するための電荷転送部、前記電荷転送部からの信号電荷を一定期間保持するための第一導電型の浮遊拡散層と前記第一導電型の浮遊拡散層より平面的に広い第一導電型の拡散層および前記第一導電型の拡散層を取り囲む前記第二導電型の半導体領域より高濃度の第二導電型の拡散層、信号電荷による前記第一導電型の浮遊拡散層の電位変化を検知増幅するための検出回路を具備した固体撮像装置において、前記第二導電型の半導体領域より高濃度の第二導電型の拡散層が前記第一導電型の拡散層と同一マスクによりイオン打ち込みされる事により自己整合で形成され、前記第二導電型の半導体領域より高濃度の第二導電型の拡散層が前記第一導電型の拡散層の周辺部で完全に空乏化することを特徴とする固体撮像装置。

Images