JPS6043827A - 微細パタ−ンの形成方法 - Google Patents
微細パタ−ンの形成方法Info
- Publication number
- JPS6043827A JPS6043827A JP58151947A JP15194783A JPS6043827A JP S6043827 A JPS6043827 A JP S6043827A JP 58151947 A JP58151947 A JP 58151947A JP 15194783 A JP15194783 A JP 15194783A JP S6043827 A JPS6043827 A JP S6043827A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etched
- etching
- resist film
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は光線、電子ビームなどに感応する感応性レジ
スト膜を用いて微細パターンを形成する方法に関するも
のである。
スト膜を用いて微細パターンを形成する方法に関するも
のである。
半導体集積回路装置などの製造工程においては、半導体
基板の主面上にエツチングによって微細パターンを形成
すべきポリシリコン膜などの被エツチング膜を形成し、
この被エツチング膜の表面上に、光線、Ｘ線、電子ビー
ムまたはイオンビームに感応する感応性レジストをスピ
ンナ法などで塗布しベーキングして感応性レジスト膜を
成膜したのちに、この感応性レジスト膜の被エツチング
膜の微細パターンを形成すべき部分上の部分が残るよう
に、この感応性レジスト膜に光線、Ｘ線、電子ビーム筐
たはイオンビームを照射し現像してエツチングマスク用
レジスト膜を形成し、このレジスト膜をマスクとして被
エツチング膜にエツチングを施して被エツチング膜の微
細パターンを形成する工程がある。
基板の主面上にエツチングによって微細パターンを形成
すべきポリシリコン膜などの被エツチング膜を形成し、
この被エツチング膜の表面上に、光線、Ｘ線、電子ビー
ムまたはイオンビームに感応する感応性レジストをスピ
ンナ法などで塗布しベーキングして感応性レジスト膜を
成膜したのちに、この感応性レジスト膜の被エツチング
膜の微細パターンを形成すべき部分上の部分が残るよう
に、この感応性レジスト膜に光線、Ｘ線、電子ビーム筐
たはイオンビームを照射し現像してエツチングマスク用
レジスト膜を形成し、このレジスト膜をマスクとして被
エツチング膜にエツチングを施して被エツチング膜の微
細パターンを形成する工程がある。
ところで、このような方法では、半導体基板の主面部に
段差かある場合には、この半導体基板の主面上に形成さ
れる被エツチング膜の表面部にも半導体基板の工面部に
おける段差と同様の段差ができる。しかし、この段差の
ある被エツチング膜の表面上にスピンナ法などで形成さ
れる感応性レジスト膜の表面は平坦になるので、この感
応性レジスト膜の被エツチング膜の段差の上面側の部分
の膜厚は段差の下面側の部分の膜厚より薄くなる。
段差かある場合には、この半導体基板の主面上に形成さ
れる被エツチング膜の表面部にも半導体基板の工面部に
おける段差と同様の段差ができる。しかし、この段差の
ある被エツチング膜の表面上にスピンナ法などで形成さ
れる感応性レジスト膜の表面は平坦になるので、この感
応性レジスト膜の被エツチング膜の段差の上面側の部分
の膜厚は段差の下面側の部分の膜厚より薄くなる。
従って、膜厚の薄い部分と膜厚の厚い部分とがある感応
性レジメ）ＪＩｋによって微細パターンのエツチングマ
スク用レジスト膜を精度よく形成することは容易ではな
いという問題があった。
性レジメ）ＪＩｋによって微細パターンのエツチングマ
スク用レジスト膜を精度よく形成することは容易ではな
いという問題があった。
このような問題を解決するために、三層レジストプロセ
スと呼ばれる方法が提案されている。
スと呼ばれる方法が提案されている。
第１図（Ａ）〜（Ｆ）は従来の三層レジストプロセスの
一例の主要段階の状態を示す断面図である。
一例の主要段階の状態を示す断面図である。
まず、第１図（Ａ）に示すように、半導体基板［＋＋の
主面上に被エツチング膜（２）を形成したのちに、被エ
ツチング膜（２）の表面上にフォトレジストなどの有機
物の塗布液をスピンナ法などで塗布しベーキングして有
機膜（３）を成膜する。次いで、有機膜（３）の表面上
に酸化シリコン膜などの中間膜（４）をＣＶＤ法などで
形成し、更に、中間膜（４）の表面上に光線。
主面上に被エツチング膜（２）を形成したのちに、被エ
ツチング膜（２）の表面上にフォトレジストなどの有機
物の塗布液をスピンナ法などで塗布しベーキングして有
機膜（３）を成膜する。次いで、有機膜（３）の表面上
に酸化シリコン膜などの中間膜（４）をＣＶＤ法などで
形成し、更に、中間膜（４）の表面上に光線。
Ｘ線、電子ビームまたはイオンビームに感応する感応性
レジストをスピンナ法などで塗布リベーキングして感応
性レジスト膜（５）を成膜する。
レジストをスピンナ法などで塗布リベーキングして感応
性レジスト膜（５）を成膜する。
次に、第１図（Ｂ）に示すように、感応性レジスト膜（
５）の被エツチング膜（２）の微細パターンを形成すべ
き部分に対応する部分が残るように、感応性レジスト膜
（５）に光ＫＱ ＋ ””Ｘ Ｋ９ ＋電子ビーム甘た
はイオンビームを照射し現像して中間膜（４）の表面上
にエツチングマスク用しジス） Ｍｋ （５ａ）を形成
する。
５）の被エツチング膜（２）の微細パターンを形成すべ
き部分に対応する部分が残るように、感応性レジスト膜
（５）に光ＫＱ ＋ ””Ｘ Ｋ９ ＋電子ビーム甘た
はイオンビームを照射し現像して中間膜（４）の表面上
にエツチングマスク用しジス） Ｍｋ （５ａ）を形成
する。
次に、第１図（Ｃ）に示すように、レジスト膜（５ａ）
をエツチングマスクとして中間膜（４）にエツチングを
施してレジストＩｌｕ （５ａ）の下に中間１１Ｍ （
４ａ）を残す。
をエツチングマスクとして中間膜（４）にエツチングを
施してレジストＩｌｕ （５ａ）の下に中間１１Ｍ （
４ａ）を残す。
次に、第１図（Ｄ）に示すように、レジスト膜（５ａ）
および中間膜（４ａ）をエツチングマスクとして、有機
膜（３）にロタ素（０２）のプラズマによる異方性エツ
チングを施して中間膜（４ａ）の下に有機膜（３ａ）を
残す。
および中間膜（４ａ）をエツチングマスクとして、有機
膜（３）にロタ素（０２）のプラズマによる異方性エツ
チングを施して中間膜（４ａ）の下に有機膜（３ａ）を
残す。
体に、第１図（Ｅ）に示すように、レジスト膜（５ａ）
＋中間膜（４ａ）および有機膜（３ａ）をエツチングマ
スクとして被エツチング膜（２）にエツチングを施して
有機膜（３ａ、）の下に被エツチング膜（２ａ）を残す
。
＋中間膜（４ａ）および有機膜（３ａ）をエツチングマ
スクとして被エツチング膜（２）にエツチングを施して
有機膜（３ａ、）の下に被エツチング膜（２ａ）を残す
。
最後に、第１図（Ｆ）に示すように、レジスト膜（５ａ
）、中間膜（４ａ）および有機膜（３ａ）を順次エツチ
ング除去する゛と、この従来例の三層レジストプロセス
の作業が完了する。
）、中間膜（４ａ）および有機膜（３ａ）を順次エツチ
ング除去する゛と、この従来例の三層レジストプロセス
の作業が完了する。
この従来例の三層レジストプロセスでは、半導体基板＋
１＋の工面部に段差があり、被エツチング膜（２）の表
面部に段差がある場合でも、有機膜（３）が被エツチン
グ膜（２）の表面上にスピンナ法などで成膜されるので
、有機膜（３）の表面は平坦になる。従って、有機膜（
３）の平坦な表面上に順次形成される中間膜（４）およ
び感応性レジスト眸（５）の表面も平坦になり、感応性
レジスト膜（５）の膜厚は均一になるので、感応性レジ
スト膜（５）によって微細ノくターンのエツチングマス
ク用レジスト膜（５ａ）を精度よく形成することができ
る。そして、レジストＩｌｋ −（５ａ）の下に順次形
成される中間膜（４ａ）、有機膜（３ａ）および被エツ
チング膜（２ａ）のノくターンがレジスト膜（５ａ）の
パターンに対応するノくターンになるので、被エツチン
グ膜（２ａ）のノ（ターンの微細化を図ることができる
。
１＋の工面部に段差があり、被エツチング膜（２）の表
面部に段差がある場合でも、有機膜（３）が被エツチン
グ膜（２）の表面上にスピンナ法などで成膜されるので
、有機膜（３）の表面は平坦になる。従って、有機膜（
３）の平坦な表面上に順次形成される中間膜（４）およ
び感応性レジスト眸（５）の表面も平坦になり、感応性
レジスト膜（５）の膜厚は均一になるので、感応性レジ
スト膜（５）によって微細ノくターンのエツチングマス
ク用レジスト膜（５ａ）を精度よく形成することができ
る。そして、レジストＩｌｋ −（５ａ）の下に順次形
成される中間膜（４ａ）、有機膜（３ａ）および被エツ
チング膜（２ａ）のノくターンがレジスト膜（５ａ）の
パターンに対応するノくターンになるので、被エツチン
グ膜（２ａ）のノ（ターンの微細化を図ることができる
。
しかしながら、この従来例のプロセスでは、工程数が非
常に多いという欠点がある上に、中間膜（４ａ）の除去
が非常に困難であるという欠点もあった。すなわち、中
間膜（４ａ）が酸化シリコン（Ｓ１０２）＃捷たけアル
ミニウム（ＡＬ）膜である場合が多く、この場合には、
中間１反（ａａ）の除去時のエツチングによって半導体
基板（１）が損傷されたり、被エツチングＪ［Ｋ（２ａ
）のパターンが劣化したりする。
常に多いという欠点がある上に、中間膜（４ａ）の除去
が非常に困難であるという欠点もあった。すなわち、中
間膜（４ａ）が酸化シリコン（Ｓ１０２）＃捷たけアル
ミニウム（ＡＬ）膜である場合が多く、この場合には、
中間１反（ａａ）の除去時のエツチングによって半導体
基板（１）が損傷されたり、被エツチングＪ［Ｋ（２ａ
）のパターンが劣化したりする。
この発明は、かかる欠点を除去する目的でなされたもの
で、半導体基板の主面上に形成された被エツチング膜の
表面上に有機膜、中間膜および感応性レジスト膜の三層
膜を形成し、この三層膜を用いて被エツチング膜の微細
パターンを形成する方法において、中間膜を被エツチン
グ膜のエツチング時にエツチング除去可能な材質および
膜厚に設定することによって、被エツチング膜のパター
ンの微細化を図ることができ、しかも半導体基板の損傷
や被エツチング膜のパターンの劣化のおそれのない、工
程数の少ない微細パターンの形成方法を提供するもので
ある。
で、半導体基板の主面上に形成された被エツチング膜の
表面上に有機膜、中間膜および感応性レジスト膜の三層
膜を形成し、この三層膜を用いて被エツチング膜の微細
パターンを形成する方法において、中間膜を被エツチン
グ膜のエツチング時にエツチング除去可能な材質および
膜厚に設定することによって、被エツチング膜のパター
ンの微細化を図ることができ、しかも半導体基板の損傷
や被エツチング膜のパターンの劣化のおそれのない、工
程数の少ない微細パターンの形成方法を提供するもので
ある。
第２図（Ａ）〜（Ｆ）はこの発明の一実施例の微細パタ
ーンの形成方法の主要段階の状態を示す断面図である。
ーンの形成方法の主要段階の状態を示す断面図である。
まず、第２図（Ａ）に示すように、半導体基板＋ｌｌの
主面上に帆３〜コμｍ程度の厚さの祈エツチング膜（２
）を形成したのちに、被エツチング膜（２）の表面上に
感応性レジストとほぼ同一のエツチング速度で除去可能
なポリイミド樹脂などの有機物の塗布液をスピンナ法な
どで塗布しベーキングして１〜３μｍ程度の厚さの有機
膜（３）を成膜する。次いで、有機膜（３）の表面上に
中間膜（４）をプラズマ０ＶＪ）法捷たは光ＯＶＤ、法
で成膜する。この中間膜（４）としては、被エツチング
Ｊｌｑ（２＋をエツチングする際にエツチング除去でき
るようにするために、例えば枦エツチング膜（２）がポ
リシリコン膜である場合には、ポリシリコンＢ餡オたけ
ポリシリコン月にとほぼ同一のエツチング速度で除去可
能なアモルファスシリコン膜にし、その膜厚は被エツチ
ング月莫（２）の膜厚より薄くなるように設定する。し
かるのち、中間膜（４）の表面上に光線、Ｘ線、電子ビ
ームまたはイオンビームに感応する感応性レジストをス
ピンナ法などで塗布しベーキングして有機膜（３）の厚
さより薄い０．２・−０，４μｍ程度の厚さの感応性レ
ジスト膜（５）を成膜する。
主面上に帆３〜コμｍ程度の厚さの祈エツチング膜（２
）を形成したのちに、被エツチング膜（２）の表面上に
感応性レジストとほぼ同一のエツチング速度で除去可能
なポリイミド樹脂などの有機物の塗布液をスピンナ法な
どで塗布しベーキングして１〜３μｍ程度の厚さの有機
膜（３）を成膜する。次いで、有機膜（３）の表面上に
中間膜（４）をプラズマ０ＶＪ）法捷たは光ＯＶＤ、法
で成膜する。この中間膜（４）としては、被エツチング
Ｊｌｑ（２＋をエツチングする際にエツチング除去でき
るようにするために、例えば枦エツチング膜（２）がポ
リシリコン膜である場合には、ポリシリコンＢ餡オたけ
ポリシリコン月にとほぼ同一のエツチング速度で除去可
能なアモルファスシリコン膜にし、その膜厚は被エツチ
ング月莫（２）の膜厚より薄くなるように設定する。し
かるのち、中間膜（４）の表面上に光線、Ｘ線、電子ビ
ームまたはイオンビームに感応する感応性レジストをス
ピンナ法などで塗布しベーキングして有機膜（３）の厚
さより薄い０．２・−０，４μｍ程度の厚さの感応性レ
ジスト膜（５）を成膜する。
次に、ゐ５２図（Ｂ）に示すように、感応性レジスト族
（５）の被エツチングＪｌｉ＋ｉ［２ｉの微細パターン
を形成スべき部分に対応する部分が残るように、感応性
レジスト月晃［５ｉにブ０糸ハＸか呆、電子ビーム廿た
はイオンビーム奈照射し現像して中間膜（４）の表面上
にエツチングマスク用レジスト膜（５８、）を形成する
。
（５）の被エツチングＪｌｉ＋ｉ［２ｉの微細パターン
を形成スべき部分に対応する部分が残るように、感応性
レジスト月晃［５ｉにブ０糸ハＸか呆、電子ビーム廿た
はイオンビーム奈照射し現像して中間膜（４）の表面上
にエツチングマスク用レジスト膜（５８、）を形成する
。
次に、第２図（０）に示すように、レジスト膜（５ａ）
をエツチングマスクとして、フレオン１１５ （Ｃ２Ｇ
ｔＦ５）のプラズマによる異方性エツチングを中間膜（
４）に施してレジスト膜（５ａ）の下に中間膜（４ａ）
を残す。
をエツチングマスクとして、フレオン１１５ （Ｃ２Ｇ
ｔＦ５）のプラズマによる異方性エツチングを中間膜（
４）に施してレジスト膜（５ａ）の下に中間膜（４ａ）
を残す。
次に、第２図（Ｄ）に示すように、中間膜（４ａ）をエ
ツチングマスクとして、有機膜（３）に０２のプラズマ
による異方性エツチングを施して中間Ｊｌｉ（ａａ）の
下に有機膜（３ａ）を残す。このとき、レジスト膜（５
ａ）の厚さは有機膜（３ａ）の厚さより薄いので、レジ
スト膜（５ａ）はエツチング除去される。
ツチングマスクとして、有機膜（３）に０２のプラズマ
による異方性エツチングを施して中間Ｊｌｉ（ａａ）の
下に有機膜（３ａ）を残す。このとき、レジスト膜（５
ａ）の厚さは有機膜（３ａ）の厚さより薄いので、レジ
スト膜（５ａ）はエツチング除去される。
次に、第２図（Ｅ）に示すように、有様膜（３ａ）をエ
ツチングマスクとして、フレオン１１５（１：！２０７
Ｆ５）のプラズマによる異方性エツチングを被エツチン
グ膜（２）に施して有機膜（３ａ）の下に被エツチング
膜（２ａ）を残す。このとき、被エツチング膜（２）か
ポリシリコン膜である場合には、中間膜（４ａ）はポリ
シリコン膜またはアモルファスシリコン膜であり、中間
膜（４ａ）の膜厚は被エツチングＩＩ！（２ｉの膜厚よ
り薄いので、中間膜（４ａ）はエツチング除去される０
最後に、第２図（Ｆ）に示すように、有機膜（３ａ）を
０□のプラズマによるエツチングで除去すると、この実
施例の方法の作業が完了する。
ツチングマスクとして、フレオン１１５（１：！２０７
Ｆ５）のプラズマによる異方性エツチングを被エツチン
グ膜（２）に施して有機膜（３ａ）の下に被エツチング
膜（２ａ）を残す。このとき、被エツチング膜（２）か
ポリシリコン膜である場合には、中間膜（４ａ）はポリ
シリコン膜またはアモルファスシリコン膜であり、中間
膜（４ａ）の膜厚は被エツチングＩＩ！（２ｉの膜厚よ
り薄いので、中間膜（４ａ）はエツチング除去される０
最後に、第２図（Ｆ）に示すように、有機膜（３ａ）を
０□のプラズマによるエツチングで除去すると、この実
施例の方法の作業が完了する。
この実施例の方法では、第１図に示した従来例と同様に
、半導体基板ｉｌ＋の王面部に段差があり、被エツチン
グ膜（２）の表面部に段差がある場合でも、有機膜（３
）の表面が平坦になり、この有機膜（３）の表面上に１
＠次形成される中間膜（４）および感応性レジヌト膜（
５）の膜厚が均一になるので、この感応性レジスト膜（
５）によって微細パターンのエツチングマスク用レジス
ト膜（５ａ）を精度よく形成することができる。
、半導体基板ｉｌ＋の王面部に段差があり、被エツチン
グ膜（２）の表面部に段差がある場合でも、有機膜（３
）の表面が平坦になり、この有機膜（３）の表面上に１
＠次形成される中間膜（４）および感応性レジヌト膜（
５）の膜厚が均一になるので、この感応性レジスト膜（
５）によって微細パターンのエツチングマスク用レジス
ト膜（５ａ）を精度よく形成することができる。
そして、中間膜（４ａ）、有機膜（３ａ）および被エツ
チング１（２ａ）のパターンがレジスト膜（５ａ）のパ
ターンに対応するパターンになるので、禎エツチング膜
（２ａ）のパターンの微細化を図ることができる。しか
も、中間膜（４ａ）が被エツチング膜（２）とほぼ同一
のエツチング速Ｍ＋−で除去可能な材質で構成されてお
り、その上レジスト膜（５ａ）の膜厚がレジストＩＩＵ
（５ａ）とほぼ同一のエツチング速１隻で除去可能な
有機膜（３）の膜厚より薄く設定され、中間膜（４ａ）
の膜厚が中間膜（４ａ）とほぼ同一のエツチング速度で
除去可能な被エツチング膜（２）の膜厚より薄く設定さ
れているので、レジスト膜（５ａ）および中間膜（４ａ
）はそれ・それ有機膜（３ａ）および被エツチング膜（
２ａ）の形成時のエツチングによって自動的にエツチン
グ除去される。従って、最終段階において有機膜（３ａ
）のみをエツチング除去すればよいので、半導体基板ｍ
を損傷させたり、被エツチング膜（２ａ）のパターンを
劣化させたりするおそれがなく、工程数を第１図に示し
た従来例の工程数より少７．ｒ、くすることができる。
チング１（２ａ）のパターンがレジスト膜（５ａ）のパ
ターンに対応するパターンになるので、禎エツチング膜
（２ａ）のパターンの微細化を図ることができる。しか
も、中間膜（４ａ）が被エツチング膜（２）とほぼ同一
のエツチング速Ｍ＋−で除去可能な材質で構成されてお
り、その上レジスト膜（５ａ）の膜厚がレジストＩＩＵ
（５ａ）とほぼ同一のエツチング速１隻で除去可能な
有機膜（３）の膜厚より薄く設定され、中間膜（４ａ）
の膜厚が中間膜（４ａ）とほぼ同一のエツチング速度で
除去可能な被エツチング膜（２）の膜厚より薄く設定さ
れているので、レジスト膜（５ａ）および中間膜（４ａ
）はそれ・それ有機膜（３ａ）および被エツチング膜（
２ａ）の形成時のエツチングによって自動的にエツチン
グ除去される。従って、最終段階において有機膜（３ａ
）のみをエツチング除去すればよいので、半導体基板ｍ
を損傷させたり、被エツチング膜（２ａ）のパターンを
劣化させたりするおそれがなく、工程数を第１図に示し
た従来例の工程数より少７．ｒ、くすることができる。
この実施例において、感応性レジスト膜（５）、中間膜
（４）および有機膜（３）のいずれか一つ祉たは全部に
感応性レジスト膜（５）を感応させる光線、ＸｔＸ。
（４）および有機膜（３）のいずれか一つ祉たは全部に
感応性レジスト膜（５）を感応させる光線、ＸｔＸ。
電子ビームまたはイオンビームを吸収可能な色素などの
添加物を混入捷たは化合させて、半導体基板＋１＋から
の光線もしくはＸ線の反射せたは電子ビームもしくはイ
オンビームの後方散乱による悪影響を減らすようにして
もよい。
添加物を混入捷たは化合させて、半導体基板＋１＋から
の光線もしくはＸ線の反射せたは電子ビームもしくはイ
オンビームの後方散乱による悪影響を減らすようにして
もよい。
ン；仁お、この実施例では、被エツチング膜（２）がポ
リシリコン膜である場合を例示したが、この発明はこれ
に限らず、有機膜（３）＆こ対するエツチングとは異な
るエツチングによって除去し得るＡｔｋ 、 ５ｉｎ２
膜などのその他の被膜である場合にも適用することがで
きる。
リシリコン膜である場合を例示したが、この発明はこれ
に限らず、有機膜（３）＆こ対するエツチングとは異な
るエツチングによって除去し得るＡｔｋ 、 ５ｉｎ２
膜などのその他の被膜である場合にも適用することがで
きる。
また、この実施例では、有機膜（３）のエツチングに０
２のプラズマを用いたが、必ずしもこれは０゜のプラズ
マである必要がなく、０２とＯＦ４．０Ｃ１４などのハ
ロゲン化合物との混合ガスのプラズマを用いてもよく、
この場合には有機膜（３）に対するエツチング速度を大
きくすることができる。
２のプラズマを用いたが、必ずしもこれは０゜のプラズ
マである必要がなく、０２とＯＦ４．０Ｃ１４などのハ
ロゲン化合物との混合ガスのプラズマを用いてもよく、
この場合には有機膜（３）に対するエツチング速度を大
きくすることができる。
この実施例では、レジスト膜（５ａ）が有機膜（３）へ
のエツチング時にエツチング除去されるようにしたが、
必ずしも有機膜（３）へのエツチング時にエツチング除
去されるようにする必要はない。
のエツチング時にエツチング除去されるようにしたが、
必ずしも有機膜（３）へのエツチング時にエツチング除
去されるようにする必要はない。
以上、説明したように、この発明の微細パターンの形成
方法においては、半導体基板の主面上に形成された被エ
ツチング膜の表面上に有１Ｌ中間月戻および感応性レジ
スト膜の三層膜を形成し、この三層ル４を用いて被エツ
チング膜の微細パターンを形成するので、半導体基板の
主面部に段差があり、被エツチング膜の表面部Ｇこ段差
がある場合でも、有機ｊ挨の表面が平坦になり、この有
機膜の表面上に順次形成される中間膜および感応性レジ
スト膜の膜厚が均一になる。従って、この感応性レジス
ト膜によって微細パターンのエツチングマスク用しシス
）ＩＩＮを精度よく形成することができるので、このエ
ツチングマスク用レジスト膜のパターンをエツチングに
よって順次下層に転写して最終的に形成される被エツチ
ング膜のパターンの微ｆｉｌｌ化を図ることができる。
方法においては、半導体基板の主面上に形成された被エ
ツチング膜の表面上に有１Ｌ中間月戻および感応性レジ
スト膜の三層膜を形成し、この三層ル４を用いて被エツ
チング膜の微細パターンを形成するので、半導体基板の
主面部に段差があり、被エツチング膜の表面部Ｇこ段差
がある場合でも、有機ｊ挨の表面が平坦になり、この有
機膜の表面上に順次形成される中間膜および感応性レジ
スト膜の膜厚が均一になる。従って、この感応性レジス
ト膜によって微細パターンのエツチングマスク用しシス
）ＩＩＮを精度よく形成することができるので、このエ
ツチングマスク用レジスト膜のパターンをエツチングに
よって順次下層に転写して最終的に形成される被エツチ
ング膜のパターンの微ｆｉｌｌ化を図ることができる。
しかも、中間版を被エツチング膜のエツチング時にエツ
チング除去可能な材質および膜厚に設定するので、中■
］股がエツチングマスク用レジスト膜のパターンの被エ
ツチング膜への転写時のエツチングによって自動的に除
去されるので、半導体基板の損傷や扱エツチング膜のパ
ターンの劣化のおそれが少すくすり、工程数を従来例の
工程数より少なくすることができる。
チング除去可能な材質および膜厚に設定するので、中■
］股がエツチングマスク用レジスト膜のパターンの被エ
ツチング膜への転写時のエツチングによって自動的に除
去されるので、半導体基板の損傷や扱エツチング膜のパ
ターンの劣化のおそれが少すくすり、工程数を従来例の
工程数より少なくすることができる。
第１図は従来の三層レジストプロセスの一例の主要段階
の状態を順次示す断面図、輿２図はこの発明の一実施例
の微細パターンの形成方法の主要段階の状態を順次示す
断面図である。 図において、（１）は半導体基板、（２）および（２ａ
）は被エツチング膜、（３）および（３ａ）は南機欣、
（４）オよび（４ａ）は中間膜、ｔ５１は感応性レジメ
）肋、（５ａ）はエツチングマスク用レジスト膜である
。 なお、図中同一符号はそれぞれ同一またをま相当部分を
示す。 代理人 大 岩 増 雄 （Ｃ） （Ｅ、） （Ｆ） （Ｆ） 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５８−１５１９４７号２ 、
’ｚｌ ’！ＪＪ （’） 名ｆ’示 微細パターンの
形成方法３、補正をする者 ５、 補正の対象 明細書の発明の詳細な説明の欄 ６、 補正の内容 （ｌｌ 明細書の第４頁第１行に「平坦」とあるのを「
比較的平坦」と訂正する。
の状態を順次示す断面図、輿２図はこの発明の一実施例
の微細パターンの形成方法の主要段階の状態を順次示す
断面図である。 図において、（１）は半導体基板、（２）および（２ａ
）は被エツチング膜、（３）および（３ａ）は南機欣、
（４）オよび（４ａ）は中間膜、ｔ５１は感応性レジメ
）肋、（５ａ）はエツチングマスク用レジスト膜である
。 なお、図中同一符号はそれぞれ同一またをま相当部分を
示す。 代理人 大 岩 増 雄 （Ｃ） （Ｅ、） （Ｆ） （Ｆ） 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５８−１５１９４７号２ 、
’ｚｌ ’！ＪＪ （’） 名ｆ’示 微細パターンの
形成方法３、補正をする者 ５、 補正の対象 明細書の発明の詳細な説明の欄 ６、 補正の内容 （ｌｌ 明細書の第４頁第１行に「平坦」とあるのを「
比較的平坦」と訂正する。
Claims (1)
- 【特許請求の範囲】 ＋１１ 半導体基板の主面上に形成された被エツチング
膜の表面上に順次有機膜、中間膜および感応性レジスト
膜を形成し、上記感応性レジスト膜の上記被エツチング
膜の微細パターンを形成すべき部分上の部°分か残るよ
うに上記感応性レジスト膜を感応させ現像してエツチン
グマスク用レジスト膜を形成し、上記エツチングマスク
用レジスト膜のパターンをエツチングによって順次下層
に転写して最終的に上記被エツチング膜の微細パターン
を形成する方法において、上記中間膜を上記被エツチン
グ膜のエツチング時にエツチング除去可能な材質および
膜厚に設定することを％、徴とする微細パターンの形成
方法。 （２）感応性レジスト膜を感応させる光線、Ｘ線。 電子ビームまたはイオンビームを吸収可能な添加物が混
入または化合された中間膜を用いることを特徴とする特
許請求の範囲第１項記載の微細パターンの形成方法。 （３）感応性レジスト膜を感応させる光線、Ｘ線。 電子ビームまたはイオンビームを吸収可能な添加物が混
入寸たは化合された有機膜を用いることを特徴とする特
許請求の範囲第１項捷たけ第２項記載の微細パターンの
形成方法。 （４）感応性レジスト膜を感応させる光線、Ｘ線。 電子ビームまたはイオンビームを吸収可能な添加物が混
入または化合された感応性レジスト膜を用いることを特
徴とする特許請求の範囲第１項ないし第３項のいずれか
に記載の微細パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151947A JPS6043827A (ja) | 1983-08-20 | 1983-08-20 | 微細パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151947A JPS6043827A (ja) | 1983-08-20 | 1983-08-20 | 微細パタ−ンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6043827A true JPS6043827A (ja) | 1985-03-08 |
| JPH0458167B2 JPH0458167B2 (ja) | 1992-09-16 |
Family
ID=15529679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58151947A Granted JPS6043827A (ja) | 1983-08-20 | 1983-08-20 | 微細パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043827A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0200477A2 (en) * | 1985-04-26 | 1986-11-05 | Hitachi, Ltd. | Process for pattern formation |
| JPS6316623A (ja) * | 1986-07-08 | 1988-01-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63273767A (ja) * | 1987-05-06 | 1988-11-10 | 三洋電機株式会社 | 吸収式冷温水機のプレ−ト式熱交換器 |
| JPH0396286A (ja) * | 1989-09-08 | 1991-04-22 | Nippon Telegr & Teleph Corp <Ntt> | パターン化酸化物超伝導膜形成法 |
| JPH03235380A (ja) * | 1990-02-13 | 1991-10-21 | Sumitomo Cement Co Ltd | 超伝導薄膜パターンの製造方法 |
| JPH0792688A (ja) * | 1990-02-26 | 1995-04-07 | Applied Materials Inc | 多層フォトレジストエッチング方法 |
| JP2002110509A (ja) * | 2000-09-27 | 2002-04-12 | Fujitsu Ltd | 電子デバイスの製造方法 |
-
1983
- 1983-08-20 JP JP58151947A patent/JPS6043827A/ja active Granted
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0200477A2 (en) * | 1985-04-26 | 1986-11-05 | Hitachi, Ltd. | Process for pattern formation |
| EP0200477A3 (en) * | 1985-04-26 | 1988-12-28 | Hitachi, Ltd. | Process for pattern formation |
| JPS6316623A (ja) * | 1986-07-08 | 1988-01-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63273767A (ja) * | 1987-05-06 | 1988-11-10 | 三洋電機株式会社 | 吸収式冷温水機のプレ−ト式熱交換器 |
| JPH0396286A (ja) * | 1989-09-08 | 1991-04-22 | Nippon Telegr & Teleph Corp <Ntt> | パターン化酸化物超伝導膜形成法 |
| JPH03235380A (ja) * | 1990-02-13 | 1991-10-21 | Sumitomo Cement Co Ltd | 超伝導薄膜パターンの製造方法 |
| JPH0792688A (ja) * | 1990-02-26 | 1995-04-07 | Applied Materials Inc | 多層フォトレジストエッチング方法 |
| JP2002110509A (ja) * | 2000-09-27 | 2002-04-12 | Fujitsu Ltd | 電子デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0458167B2 (ja) | 1992-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6323657B2 (ja) | ||
| JPS6043827A (ja) | 微細パタ−ンの形成方法 | |
| JPH09218500A (ja) | レジストパターンの作製方法 | |
| JPH0463349A (ja) | フォトマスクブランクおよびフォトマスク | |
| US20050244721A1 (en) | Composite layer method for minimizing PED effect | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| US20050130069A1 (en) | Resist pattern forming method | |
| JPH0319540B2 (ja) | ||
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| JPS61271838A (ja) | 半導体装置の製造方法 | |
| JPS6331135A (ja) | 半導体装置の製造方法 | |
| JPS6074521A (ja) | パタ−ン形成方法 | |
| JPS61131446A (ja) | レジストパタ−ン形成方法 | |
| JPS59195824A (ja) | 配線形成方法 | |
| JPH03104113A (ja) | レジストパターンの形成方法 | |
| JPS5912437A (ja) | レジストパタ−ン形成方法 | |
| JPS5968744A (ja) | フオトマスクの製造方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPS60142516A (ja) | 半導体装置の製造方法 | |
| JPH01258420A (ja) | マークの保護方法 | |
| JPS63160224A (ja) | 半導体装置の製造方法 | |
| JPS63160225A (ja) | 半導体装置の製造方法 | |
| JPS61213846A (ja) | パタ−ン形成方法 | |
| JPS59155936A (ja) | 微細パタ−ン形成方法 | |
| JPS5850026B2 (ja) | 半導体装置の製造方法 |