JPH09218500A - レジストパターンの作製方法 - Google Patents
レジストパターンの作製方法Info
- Publication number
- JPH09218500A JPH09218500A JP4959696A JP4959696A JPH09218500A JP H09218500 A JPH09218500 A JP H09218500A JP 4959696 A JP4959696 A JP 4959696A JP 4959696 A JP4959696 A JP 4959696A JP H09218500 A JPH09218500 A JP H09218500A
- Authority
- JP
- Japan
- Prior art keywords
- development
- resist
- resist film
- film thickness
- developing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【課題】 高精度、高品質に、且つ、作業効率が良く、
微細なレジストパターンを作製できるレジストパターン
の作製方法を提供しようとするものである。 【解決手段】 少なくとも、（Ａ）基板上に、露光する
電離放射線に対して、感光するレジスト膜を形成するレ
ジスト膜形成工程と、（Ｂ）該レジスト膜を選択的に電
離放射線にて露光して潜像を形成する露光工程と、
（Ｃ）露光されたレジスト膜を現像する現像工程と、
（Ｄ）現像後のレジスト膜厚を測定するレジスト膜厚測
定工程と有するもので、現像工程を複数回に分け行い、
各現像工程の間に膜厚測定工程を設けたものであり、は
じめに形成された所定のレジスト膜厚またはレジスト膜
厚測定工程により得られたレジスト膜厚から、第１回目
ないし最終回前の現像工程では、現像が完了しないと予
め分かっている所定の現像時間にて現像を行い、且つ、
最終回目の現像工程において現像完了となるまで現像す
る。
微細なレジストパターンを作製できるレジストパターン
の作製方法を提供しようとするものである。 【解決手段】 少なくとも、（Ａ）基板上に、露光する
電離放射線に対して、感光するレジスト膜を形成するレ
ジスト膜形成工程と、（Ｂ）該レジスト膜を選択的に電
離放射線にて露光して潜像を形成する露光工程と、
（Ｃ）露光されたレジスト膜を現像する現像工程と、
（Ｄ）現像後のレジスト膜厚を測定するレジスト膜厚測
定工程と有するもので、現像工程を複数回に分け行い、
各現像工程の間に膜厚測定工程を設けたものであり、は
じめに形成された所定のレジスト膜厚またはレジスト膜
厚測定工程により得られたレジスト膜厚から、第１回目
ないし最終回前の現像工程では、現像が完了しないと予
め分かっている所定の現像時間にて現像を行い、且つ、
最終回目の現像工程において現像完了となるまで現像す
る。
Description
【０００１】
【産業上の利用分野】本発明は，微細なレジストパター
ンの作製方法に関し、特に、ＬＳＩ、超ＬＳＩ、超々Ｌ
ＳＩ等の高密度集積回路の製造に用いられるフオトマス
ク、レチクル等を作製する工程にて使用される微細なレ
ジストパターンの形成方法に関する。
ンの作製方法に関し、特に、ＬＳＩ、超ＬＳＩ、超々Ｌ
ＳＩ等の高密度集積回路の製造に用いられるフオトマス
ク、レチクル等を作製する工程にて使用される微細なレ
ジストパターンの形成方法に関する。
【０００２】
【従来の技術】ＬＳＩの集積度は年々高まってきてお
り、ＬＳＩを作製する際に用いられるパターニング用の
フオトマスク、レチクル等のマスクパターンも益々微細
化が求められてきた。この為、フオトマスク、レチクル
等のマスクパターンの作製には、微細にして、かつ高精
度・高品質のレジストをフオトマスク、レチクル等作製
用の基板上にパターニングすることが必要とされるよう
になってきた。従来、高精度・高品質にレジストをパタ
ーニングするレジストパターンの作製方法として、図５
に示す方法が知られている。図５に示すレジストパター
ンの作製方法は、微細なフオトマスクやレチクルのマス
クパターンを作製する際に用いられるものであるが、以
下簡単に説明する。先ず、石英等の透明基板上にクロム
ないしシリコンを主成分とする遮光性または半遮光性の
薄膜を設けた処理基板の前記遮光性または半遮光性の薄
膜上にレジスト溶液を塗布し（図５（ａ））、溶媒の除
去、基板とレジストとの密着性向上を目的として、レジ
ストの種類に応じてプリベークを行う。（図５（ｂ）） 次いで、冷却後、レジストを所定の電離放射線、例えば
紫外線、電子線、Ｘ線等にて照射量にて、選択的に所定
領域のみを露光する。（図５（ｃ）） 次いで、所定の現像液により、レジストを現像する現像
工程を行いレジストパターンを得る。（図５（ｄ）） 現像後、レジストパターンを、直接、寸法測定機を用い
て測定し、現像が不充分である場合には、再度現像を行
う追加現像工程を経ていた。（図５（ｆ）） 尚、場合によっては、 寸法測定機による測定と追加現
像を交互に複数回行うこともあった。また、レジストと
して化学増幅型のレジストを用いた場合には電離放射線
による露光の後に、露光後のベークＰＥＢ（Ｐｏｓｔ
Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）を行う場合もある。この
ようにして得られた、レジストパターンに対応した遮光
性ないし半遮光性の薄膜をエッチング処理することによ
り、フオトマスクやレチクルのマスクパターンの作製は
行われていた。
り、ＬＳＩを作製する際に用いられるパターニング用の
フオトマスク、レチクル等のマスクパターンも益々微細
化が求められてきた。この為、フオトマスク、レチクル
等のマスクパターンの作製には、微細にして、かつ高精
度・高品質のレジストをフオトマスク、レチクル等作製
用の基板上にパターニングすることが必要とされるよう
になってきた。従来、高精度・高品質にレジストをパタ
ーニングするレジストパターンの作製方法として、図５
に示す方法が知られている。図５に示すレジストパター
ンの作製方法は、微細なフオトマスクやレチクルのマス
クパターンを作製する際に用いられるものであるが、以
下簡単に説明する。先ず、石英等の透明基板上にクロム
ないしシリコンを主成分とする遮光性または半遮光性の
薄膜を設けた処理基板の前記遮光性または半遮光性の薄
膜上にレジスト溶液を塗布し（図５（ａ））、溶媒の除
去、基板とレジストとの密着性向上を目的として、レジ
ストの種類に応じてプリベークを行う。（図５（ｂ）） 次いで、冷却後、レジストを所定の電離放射線、例えば
紫外線、電子線、Ｘ線等にて照射量にて、選択的に所定
領域のみを露光する。（図５（ｃ）） 次いで、所定の現像液により、レジストを現像する現像
工程を行いレジストパターンを得る。（図５（ｄ）） 現像後、レジストパターンを、直接、寸法測定機を用い
て測定し、現像が不充分である場合には、再度現像を行
う追加現像工程を経ていた。（図５（ｆ）） 尚、場合によっては、 寸法測定機による測定と追加現
像を交互に複数回行うこともあった。また、レジストと
して化学増幅型のレジストを用いた場合には電離放射線
による露光の後に、露光後のベークＰＥＢ（Ｐｏｓｔ
Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）を行う場合もある。この
ようにして得られた、レジストパターンに対応した遮光
性ないし半遮光性の薄膜をエッチング処理することによ
り、フオトマスクやレチクルのマスクパターンの作製は
行われていた。
【０００３】
【発明が解決しようとする課題】しかし、上記図５に示
すレジストパターンの作製方法は、現像により得られた
レジストパターン部を、直接、寸法測定する為、寸法測
定する所定の箇所を探す必要があり、パターンの微細な
場合は特に手間がかかり、作業が効率的でないという問
題があった。また、現像されたレジストパターン部を、
直接、触針にて走査して寸法測定を行う測定方式の場合
には、現像されたレジストパターン部を破損してしまい
問題となっていた。そしてまた、電子線や特定の波長の
光を測定源としてレジストパターンに照射して、その反
射電子ないし反射光を検知する反射型の寸法測定器を用
いる場合には、レジストが測定源に対して感度を有する
ことがあり、レジストが測定用の電子線ないし特定波長
の光に反応してしまうため、追加現像が難しくなるとい
う問題もある。特に、電子線を用いた場合には、照射さ
れた箇所の形状が悪化することは良く知られている。更
に、一般には、レジスト膜形成工程により得られるレジ
スト膜の厚さは、予め所望の膜厚を得る為にスピンコー
ティング等により塗布されるが、この形成後の膜厚自体
にもバラツキがあり、現像温度、スプレー圧、空調他、
処理の条件にもバラツキがあるため、特に微細なレジス
トパターンを作製する場合においては、各処理基板に対
し適切な処理条件を得ることが極めて難しく、この対応
が求められていた。本発明は、このような状況のもと、
高精度、高品質に、且つ、作業効率が良く、微細なレジ
ストパターンを作製できるレジストパターンの作製方法
を提供しようとするものである。
すレジストパターンの作製方法は、現像により得られた
レジストパターン部を、直接、寸法測定する為、寸法測
定する所定の箇所を探す必要があり、パターンの微細な
場合は特に手間がかかり、作業が効率的でないという問
題があった。また、現像されたレジストパターン部を、
直接、触針にて走査して寸法測定を行う測定方式の場合
には、現像されたレジストパターン部を破損してしまい
問題となっていた。そしてまた、電子線や特定の波長の
光を測定源としてレジストパターンに照射して、その反
射電子ないし反射光を検知する反射型の寸法測定器を用
いる場合には、レジストが測定源に対して感度を有する
ことがあり、レジストが測定用の電子線ないし特定波長
の光に反応してしまうため、追加現像が難しくなるとい
う問題もある。特に、電子線を用いた場合には、照射さ
れた箇所の形状が悪化することは良く知られている。更
に、一般には、レジスト膜形成工程により得られるレジ
スト膜の厚さは、予め所望の膜厚を得る為にスピンコー
ティング等により塗布されるが、この形成後の膜厚自体
にもバラツキがあり、現像温度、スプレー圧、空調他、
処理の条件にもバラツキがあるため、特に微細なレジス
トパターンを作製する場合においては、各処理基板に対
し適切な処理条件を得ることが極めて難しく、この対応
が求められていた。本発明は、このような状況のもと、
高精度、高品質に、且つ、作業効率が良く、微細なレジ
ストパターンを作製できるレジストパターンの作製方法
を提供しようとするものである。
【０００４】
【課題を解決するための手段】本発明のレジストパター
ンの作製方法は、基板上に、現像液にて膜減りし、かつ
現像の度合いにより残膜が減少変化する傾向があるレジ
スト膜を形成し、該レジスト膜を所定の露光条件にて選
択的に露光し、現像処理にて、最終的に所望の幅寸法の
レジストパターンを得て、現像完了とするレジストパタ
ーンの作製方法であって、少なくとも、（Ａ）基板上
に、露光する電離放射線に対して、感光するレジスト膜
を形成するレジスト膜形成工程と、（Ｂ）該レジスト膜
を選択的に電離放射線にて露光して潜像を形成する露光
工程と、（Ｃ）露光されたレジスト膜を現像する現像工
程と、（Ｄ）現像後のレジスト膜厚を測定するレジスト
膜厚測定工程と有するもので、現像工程を複数回に分け
行い、各現像工程の間に膜厚測定工程を設けたものであ
り、はじめに形成された所定のレジスト膜厚またはレジ
スト膜厚測定工程により得られたレジスト膜厚から、第
１回目ないし最終回前の現像工程では、現像が完了しな
いと予め分かっている所定の現像時間にて現像を行い、
且つ、最終回目の現像工程において現像完了となるまで
現像することを特徴とするものである。そして、上記に
おける第１回目ないし最終回前の現像工程は、レジスト
膜厚の測定から得られたデータと、予め知られている作
製条件下における現像の程度による、現像されたレジス
トパターンの寸法とレジスト膜厚の相関関係から、所望
の寸法のレジストパターンが得られる現像完了までに必
要な現像時間を推定し、現像が完了しないと予め分かっ
ている所定の現像時間にて現像を行うものであることを
特徴とするものである。そしてまた、上記レジスト膜厚
測定工程における膜厚測定方法は触針式または光学式方
法であることを特徴とするものである。また、上記の基
板は、シリコン基板、露光する電離放射線に透明な透明
基板、該透明基板上に形成されたクロムやモリブデンシ
リサイドを主成分とする、露光する電離放射線に遮光性
または半遮光性の膜を設けたフオトマスクないしレチク
ル用基板であることを特徴とするものである。
ンの作製方法は、基板上に、現像液にて膜減りし、かつ
現像の度合いにより残膜が減少変化する傾向があるレジ
スト膜を形成し、該レジスト膜を所定の露光条件にて選
択的に露光し、現像処理にて、最終的に所望の幅寸法の
レジストパターンを得て、現像完了とするレジストパタ
ーンの作製方法であって、少なくとも、（Ａ）基板上
に、露光する電離放射線に対して、感光するレジスト膜
を形成するレジスト膜形成工程と、（Ｂ）該レジスト膜
を選択的に電離放射線にて露光して潜像を形成する露光
工程と、（Ｃ）露光されたレジスト膜を現像する現像工
程と、（Ｄ）現像後のレジスト膜厚を測定するレジスト
膜厚測定工程と有するもので、現像工程を複数回に分け
行い、各現像工程の間に膜厚測定工程を設けたものであ
り、はじめに形成された所定のレジスト膜厚またはレジ
スト膜厚測定工程により得られたレジスト膜厚から、第
１回目ないし最終回前の現像工程では、現像が完了しな
いと予め分かっている所定の現像時間にて現像を行い、
且つ、最終回目の現像工程において現像完了となるまで
現像することを特徴とするものである。そして、上記に
おける第１回目ないし最終回前の現像工程は、レジスト
膜厚の測定から得られたデータと、予め知られている作
製条件下における現像の程度による、現像されたレジス
トパターンの寸法とレジスト膜厚の相関関係から、所望
の寸法のレジストパターンが得られる現像完了までに必
要な現像時間を推定し、現像が完了しないと予め分かっ
ている所定の現像時間にて現像を行うものであることを
特徴とするものである。そしてまた、上記レジスト膜厚
測定工程における膜厚測定方法は触針式または光学式方
法であることを特徴とするものである。また、上記の基
板は、シリコン基板、露光する電離放射線に透明な透明
基板、該透明基板上に形成されたクロムやモリブデンシ
リサイドを主成分とする、露光する電離放射線に遮光性
または半遮光性の膜を設けたフオトマスクないしレチク
ル用基板であることを特徴とするものである。
【０００５】尚、ここで言う現像液にて膜減りするレジ
スト膜とは、ポジ型レジストの場合で、レジスト膜を選
択的に露光して潜像を形成する露光工程後におけるレジ
スト膜の未露光部が現像液により、膜厚を減らすレジス
ト膜をさしている。そして、現像後の未露光部レジスト
膜厚を残膜と言う。特に、本発明においては、現像処理
時間範囲において、現像の進行にしたがい、その残膜が
漸次減少する傾向があるレジスト膜を用いる。また、こ
こでは、電離放射線とは、赤外線、可視光、紫外線、遠
紫外線、レーザー光、Ｘ線、イオンビーム等を言う。
スト膜とは、ポジ型レジストの場合で、レジスト膜を選
択的に露光して潜像を形成する露光工程後におけるレジ
スト膜の未露光部が現像液により、膜厚を減らすレジス
ト膜をさしている。そして、現像後の未露光部レジスト
膜厚を残膜と言う。特に、本発明においては、現像処理
時間範囲において、現像の進行にしたがい、その残膜が
漸次減少する傾向があるレジスト膜を用いる。また、こ
こでは、電離放射線とは、赤外線、可視光、紫外線、遠
紫外線、レーザー光、Ｘ線、イオンビーム等を言う。
【０００６】
【作用】本発明のレジストパターンの作製方法は、この
ような構成にすることにより、高精度、高品質に、且
つ、作業効率が良く、微細なレジストパターンを作製で
きるレジストパターンの作製方法の提供を可能とするも
のである。具体的には、少なくとも、（Ａ）基板上に、
露光する電離放射線に対して、感光するレジスト膜を形
成するレジスト膜形成工程と、（Ｂ）該レジスト膜を選
択的に電離放射線にて露光して潜像を形成する露光工程
と、（Ｃ）露光されたレジスト膜を現像する現像工程
と、（Ｄ）現像後のレジスト膜厚を測定するレジスト膜
厚測定工程と有するもので、現像工程を複数回に分け行
い、各現像工程の間に膜厚測定工程を設けたものであ
り、はじめに形成された所定のレジスト膜厚またはレジ
スト膜厚測定工程により得られたレジスト膜厚から、第
１回目ないし最終回前の現像工程では、現像が完了しな
いと予め分かっている所定の現像時間にて現像を行い、
且つ、最終回目の現像工程において現像完了となるまで
現像することによりこれを達成している。即ち、直接、
第２回目の現像ないし最終回前の現像工程では、現像さ
れたレジストパターン部を寸法測定せず、レジストパタ
ーンのない、できるだけ基板の周辺部のレジストの膜厚
を図り、これにより、レジストパターンの寸法を間接的
に得て、現像完了までの時間を推定し、次の現像工程に
おける現像時間を決めており、現像されたレジストパタ
ーン部を破損したり、形状悪化させることがないものと
している。そして、第１回目ないし最終回前の現像工程
は、レジスト膜厚の測定から得られたデータと、予め知
られている作製条件下における現像の程度による、現像
されたレジストパターンの寸法とレジスト膜厚の相関関
係から、所望の寸法のレジストパターンが得られる現像
完了までに必要な現像時間を推定し、現像が完了しない
と予め分かっている所定の現像時間にて現像を行うもの
であることにより、現像の膜厚測定により、所望の寸法
のレジストパターンが得られる現像完了までに必要な現
像時間を比較的正確に推定でき、現像が完了しないと予
め分かっている所定の現像時間を容易に決めることを可
能としている。そしてまた、上記レジスト膜厚測定工程
における膜厚測定方法を触針式または光学式方法として
も、レジストパターン部にて膜厚測定を行うものでない
ので、現像されたレジストパターン部を破損したり、形
状悪化させることがないものとしている。また、上記の
基板としては、シリコン基板、露光する電離放射線に透
明な透明基板、該透明基板上に形成されたクロムやモリ
ブデンシリサイドを主成分とする、露光する電離放射線
に対し遮光性または半遮光性の膜を設けたフオトマスク
ないしレチクル用基板等が適用可能であり、これによ
り、半導体回路作製のための、シリコン基板（ウエハー
基板）上レジストパターニングや、フオトマスクないし
レチクル基板上の遮光膜ないし半遮光膜上のレジストパ
ターニングを現像されたレジストパターン部を破損した
り、形状悪化させずにできるものとしている。
ような構成にすることにより、高精度、高品質に、且
つ、作業効率が良く、微細なレジストパターンを作製で
きるレジストパターンの作製方法の提供を可能とするも
のである。具体的には、少なくとも、（Ａ）基板上に、
露光する電離放射線に対して、感光するレジスト膜を形
成するレジスト膜形成工程と、（Ｂ）該レジスト膜を選
択的に電離放射線にて露光して潜像を形成する露光工程
と、（Ｃ）露光されたレジスト膜を現像する現像工程
と、（Ｄ）現像後のレジスト膜厚を測定するレジスト膜
厚測定工程と有するもので、現像工程を複数回に分け行
い、各現像工程の間に膜厚測定工程を設けたものであ
り、はじめに形成された所定のレジスト膜厚またはレジ
スト膜厚測定工程により得られたレジスト膜厚から、第
１回目ないし最終回前の現像工程では、現像が完了しな
いと予め分かっている所定の現像時間にて現像を行い、
且つ、最終回目の現像工程において現像完了となるまで
現像することによりこれを達成している。即ち、直接、
第２回目の現像ないし最終回前の現像工程では、現像さ
れたレジストパターン部を寸法測定せず、レジストパタ
ーンのない、できるだけ基板の周辺部のレジストの膜厚
を図り、これにより、レジストパターンの寸法を間接的
に得て、現像完了までの時間を推定し、次の現像工程に
おける現像時間を決めており、現像されたレジストパタ
ーン部を破損したり、形状悪化させることがないものと
している。そして、第１回目ないし最終回前の現像工程
は、レジスト膜厚の測定から得られたデータと、予め知
られている作製条件下における現像の程度による、現像
されたレジストパターンの寸法とレジスト膜厚の相関関
係から、所望の寸法のレジストパターンが得られる現像
完了までに必要な現像時間を推定し、現像が完了しない
と予め分かっている所定の現像時間にて現像を行うもの
であることにより、現像の膜厚測定により、所望の寸法
のレジストパターンが得られる現像完了までに必要な現
像時間を比較的正確に推定でき、現像が完了しないと予
め分かっている所定の現像時間を容易に決めることを可
能としている。そしてまた、上記レジスト膜厚測定工程
における膜厚測定方法を触針式または光学式方法として
も、レジストパターン部にて膜厚測定を行うものでない
ので、現像されたレジストパターン部を破損したり、形
状悪化させることがないものとしている。また、上記の
基板としては、シリコン基板、露光する電離放射線に透
明な透明基板、該透明基板上に形成されたクロムやモリ
ブデンシリサイドを主成分とする、露光する電離放射線
に対し遮光性または半遮光性の膜を設けたフオトマスク
ないしレチクル用基板等が適用可能であり、これによ
り、半導体回路作製のための、シリコン基板（ウエハー
基板）上レジストパターニングや、フオトマスクないし
レチクル基板上の遮光膜ないし半遮光膜上のレジストパ
ターニングを現像されたレジストパターン部を破損した
り、形状悪化させずにできるものとしている。
【０００７】
【実施例】本発明のレジストパターンの作製方法の実施
例を図にもとづいて説明する。先ず、本発明のレジスト
パターンの作製方法の実施例１を挙げ、図に基づいて説
明する。図１（イ）は、本発明の工程の示すフロー図
で、図１（ロ）は、本実施例の図１（イ）に示す工程に
対応する、本実施例の処理基板の一部断面図を示したも
のである。尚、図１（ロ）の（ａ）、（ｃ）、（ｄ）、
（ｇ）、（ｈ）はそれぞれ図１（イ）の（ａ）、
（ｃ）、（ｄ）、（ｇ）、（ｈ）に対応するものであ
る。図１中、１１０はフオトマスクブランクス、１１１
は透明基板、１１２は遮光層、１１２Ａはクロム層、１
１２Ｂは酸化クロム層（反射防止層）、１２０はレジス
ト、１２０Ａはレジストパターン、１２１はレジスト抜
け部分、１３０は露光用電子線である。先ず、フオトマ
スクブランクスの遮光層１１２上にレジスト１２０膜を
形成した。（図１（イ）（ａ）） レジスト１２０としては、ポジ型の現像液に対し膜減り
するレジストとして、株式会社東レ製のボジ型電子線レ
ジストＥＢＲ９００をスピンコーティングにより、膜厚
５０００Åに形成した。そして、レジスト中の溶剤除
去、レジストと基板（遮光層１１２）との密着性向上を
目的として１００°Ｃ１０分間プリベークを行った。
（図１（イ）（ｂ）） 冷却後、電子線露光描画装置を用い、所定の露光条件に
て、電子線をレジストに選択的に照射する露光描画を行
った。（図１（イ）（ｃ）） 電子線の露光は、加速電圧２０ＫＶにて行った。この
後、第１回目の現像処理を行った。現像処理は、露光さ
れたレジストを２．３８％ＴＭＡＨ（テトラメチルアン
モニウムハイドロオキサイド）現像液を用い、スプレー
現像にて行い、レジストパターン１２０Ａを形成した。
（図１（イ）（ｄ）） 尚、本実施例の場合は、図１に示す露光後のベークＰＥ
Ｂ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）は行わな
い。次いで、光学式膜厚測定器（大日本スクリーン株式
会社製）ラムダエース（型番ＳＴＭ−６０３−ＰＳ）、
測定波長４８０〜８００ｎｍを用いて、レジスト抜け部
分１２１でない、露光用電子１３０の未露光部のレジス
トの膜厚（残膜）を測定した。（図１（イ）（ｅ）） 膜厚測定により、第１回目現像後の残膜は４０００Åと
測定された。ところで、本実施例処理と同条件にて作製
された現像後のレジストパターンとレジストの膜厚（残
膜）との関係は図４（ａ）に示すように予め求めてある
ので、第１回目現像後の残膜は４１６０Åからレジスト
パターンの寸法は２．０９μｍと推定され、所定の寸法
２．１７±０．０３０〔μｍ〕を得るには、ほぼ５秒の
現像を追加する必要が有ると判断できる。次いで、第２
回目の現像処理（追加現像）を、現像時間５秒間として
行った（図１（イ）（ｆ））後、レジスト膜の残膜を再
度測定したところ、４０６０Åとなった。この測定結果
から、図４（ａ）より、レジストパターンは所望の寸法
を得られたものと判断し、現像工程を終了し、レジスト
膜を耐エッチング性のマスクとして、遮光層１２２をエ
ッチングした。（図１（イ）（ｇ）） この後、レジスト膜を剥膜した。（図１（イ）（ｈ）） 剥膜処理はナガセ株式会社製の剥膜液（ストリップ液Ｎ
−３８０II）を用い、ディッピングにて行った。
例を図にもとづいて説明する。先ず、本発明のレジスト
パターンの作製方法の実施例１を挙げ、図に基づいて説
明する。図１（イ）は、本発明の工程の示すフロー図
で、図１（ロ）は、本実施例の図１（イ）に示す工程に
対応する、本実施例の処理基板の一部断面図を示したも
のである。尚、図１（ロ）の（ａ）、（ｃ）、（ｄ）、
（ｇ）、（ｈ）はそれぞれ図１（イ）の（ａ）、
（ｃ）、（ｄ）、（ｇ）、（ｈ）に対応するものであ
る。図１中、１１０はフオトマスクブランクス、１１１
は透明基板、１１２は遮光層、１１２Ａはクロム層、１
１２Ｂは酸化クロム層（反射防止層）、１２０はレジス
ト、１２０Ａはレジストパターン、１２１はレジスト抜
け部分、１３０は露光用電子線である。先ず、フオトマ
スクブランクスの遮光層１１２上にレジスト１２０膜を
形成した。（図１（イ）（ａ）） レジスト１２０としては、ポジ型の現像液に対し膜減り
するレジストとして、株式会社東レ製のボジ型電子線レ
ジストＥＢＲ９００をスピンコーティングにより、膜厚
５０００Åに形成した。そして、レジスト中の溶剤除
去、レジストと基板（遮光層１１２）との密着性向上を
目的として１００°Ｃ１０分間プリベークを行った。
（図１（イ）（ｂ）） 冷却後、電子線露光描画装置を用い、所定の露光条件に
て、電子線をレジストに選択的に照射する露光描画を行
った。（図１（イ）（ｃ）） 電子線の露光は、加速電圧２０ＫＶにて行った。この
後、第１回目の現像処理を行った。現像処理は、露光さ
れたレジストを２．３８％ＴＭＡＨ（テトラメチルアン
モニウムハイドロオキサイド）現像液を用い、スプレー
現像にて行い、レジストパターン１２０Ａを形成した。
（図１（イ）（ｄ）） 尚、本実施例の場合は、図１に示す露光後のベークＰＥ
Ｂ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）は行わな
い。次いで、光学式膜厚測定器（大日本スクリーン株式
会社製）ラムダエース（型番ＳＴＭ−６０３−ＰＳ）、
測定波長４８０〜８００ｎｍを用いて、レジスト抜け部
分１２１でない、露光用電子１３０の未露光部のレジス
トの膜厚（残膜）を測定した。（図１（イ）（ｅ）） 膜厚測定により、第１回目現像後の残膜は４０００Åと
測定された。ところで、本実施例処理と同条件にて作製
された現像後のレジストパターンとレジストの膜厚（残
膜）との関係は図４（ａ）に示すように予め求めてある
ので、第１回目現像後の残膜は４１６０Åからレジスト
パターンの寸法は２．０９μｍと推定され、所定の寸法
２．１７±０．０３０〔μｍ〕を得るには、ほぼ５秒の
現像を追加する必要が有ると判断できる。次いで、第２
回目の現像処理（追加現像）を、現像時間５秒間として
行った（図１（イ）（ｆ））後、レジスト膜の残膜を再
度測定したところ、４０６０Åとなった。この測定結果
から、図４（ａ）より、レジストパターンは所望の寸法
を得られたものと判断し、現像工程を終了し、レジスト
膜を耐エッチング性のマスクとして、遮光層１２２をエ
ッチングした。（図１（イ）（ｇ）） この後、レジスト膜を剥膜した。（図１（イ）（ｈ）） 剥膜処理はナガセ株式会社製の剥膜液（ストリップ液Ｎ
−３８０II）を用い、ディッピングにて行った。
【０００８】尚、上記実施例においては、第１回目の現
像を８５秒間、第２回目の現像を５秒間と分けて行った
が、このフオトマスクブランク（基板）と同じ処理条件
にてレジスト膜を処理されたロットについては、実施例
フオトマスクブランク（基板）とほぼ同じ、処理が可能
なバラツキの範囲であると判断されるので、図１（イ）
（ｉ）に示すように、第１回目の現像時間と追加現像で
ある第２回目の現像時間との和の時間を現像時間として
現像しても、所望のレジストパターン寸法幅を得られる
可能性が高い。実際に本実施例で用いた基板と同じロッ
ト内の基板を２枚程、比較例１、比較例２として、第１
回目の現像時間８５秒と第２回目の現像時間５秒との和
９０秒間で１回だけ現像処理したが、そのまま所望のレ
ジスト寸法幅を得ることができた。図２は、上記現像さ
れ、所望のレジストパターンを得るのに要した時間等
を、図５に示す従来の方法と比較して示したものであ
る。本実施例においては、確実に所望のレジストパター
ン寸法を得ることが可能で、これにより、同ロット内の
基板についての、１回の処理にて、所望のレジストパタ
ーンを得ることができる現像時間を決めることも可能で
ある。また、現像処理全体にかかる所要時間について
も、図５に示す従来方法の場合に比べ、短かくなり、作
業性も向上することが分かる。
像を８５秒間、第２回目の現像を５秒間と分けて行った
が、このフオトマスクブランク（基板）と同じ処理条件
にてレジスト膜を処理されたロットについては、実施例
フオトマスクブランク（基板）とほぼ同じ、処理が可能
なバラツキの範囲であると判断されるので、図１（イ）
（ｉ）に示すように、第１回目の現像時間と追加現像で
ある第２回目の現像時間との和の時間を現像時間として
現像しても、所望のレジストパターン寸法幅を得られる
可能性が高い。実際に本実施例で用いた基板と同じロッ
ト内の基板を２枚程、比較例１、比較例２として、第１
回目の現像時間８５秒と第２回目の現像時間５秒との和
９０秒間で１回だけ現像処理したが、そのまま所望のレ
ジスト寸法幅を得ることができた。図２は、上記現像さ
れ、所望のレジストパターンを得るのに要した時間等
を、図５に示す従来の方法と比較して示したものであ
る。本実施例においては、確実に所望のレジストパター
ン寸法を得ることが可能で、これにより、同ロット内の
基板についての、１回の処理にて、所望のレジストパタ
ーンを得ることができる現像時間を決めることも可能で
ある。また、現像処理全体にかかる所要時間について
も、図５に示す従来方法の場合に比べ、短かくなり、作
業性も向上することが分かる。
【０００９】次に、本発明のレジストパターンの作製方
法の実施例２を挙げる。本実施例は、処理基板としてシ
リコン基板を用いたものである。先ず、シリコン基板を
ＨＭＤＳ（ヘキサメチルジシラザン）の雰囲気に晒した
た後、化学増幅型のボジ型電子線レジストＲＥ５２２１
Ｐ（日立化成株式会社製）をスピンコーティングにより
４７００Åの膜厚で形成した（図１（イ）（ａ））後、
１２０°Ｃ１０分間プリベークを行った。（図１（イ）
（ｂ）） 冷却後、電子線露光描画装置を用い、所定の露光条件に
て、電子線をレジストに選択的に照射する露光描画を行
った。（図１（イ）（ｃ）） 電子線の露光は、加速電圧２５ＫＶにて行った。次い
で、露光後ベークＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ
Ｂａｋｅ）を１００°Ｃ１０分間行った。この後、レ
ジスト部の現像を２．３８％ＴＭＡＨ（テトラメチルア
ンモニウムハイドロオキサイド）現像液を用い、スプレ
ー現像にて行い、レジストパターンを形成した。（図１
（イ）（ｄ）） 現像時間は、温度は９０°Ｃで１１５秒間とした。次い
で、光学式膜厚測定器（大日本スクリーン株式会社製）
ラムダエース（型番ＳＴＭ−６０３−ＰＳ）、測定波長
４８０〜８００ｎｍを用いて、レジスト抜け部分でな
い、露光用電子の未露光部のレジストの膜厚（残膜）を
測定した。（図１（イ）（ｅ）） 膜厚測定により、第１回目現像後の残膜は４０３８Åと
測定された。ところで、本実施例処理と同条件にて作製
された現像後のレジストパターンとレジストの膜厚（残
膜）との関係は図３（ｂ）に示すように予め求めてある
ので、図４（ｂ）より、第１回目現像後の残膜は４０３
８Åからレジストパターンの寸法は０．４８μｍと推定
され、所定の寸法０．５０±０．０１〔μｍ〕を得るに
は、ほぼ５秒の現像を追加する必要が有ると判断でき
る。次いで、第２回目の現像処理を、現像時間５秒間と
して行った（図１（イ）（ｆ））後、レジスト膜の残膜
を再度測定したところ、３９１０Åとなった。この測定
結果から、図４（ｂ）より、レジストパターンは所望の
寸法を得られたものと判断し、現像工程を終了した。こ
の後、シリコン基板に、レジスト膜を耐処理マスクとし
て、処理を行った後、レジスト膜を剥離した。（図１
（イ）（ｇ））
法の実施例２を挙げる。本実施例は、処理基板としてシ
リコン基板を用いたものである。先ず、シリコン基板を
ＨＭＤＳ（ヘキサメチルジシラザン）の雰囲気に晒した
た後、化学増幅型のボジ型電子線レジストＲＥ５２２１
Ｐ（日立化成株式会社製）をスピンコーティングにより
４７００Åの膜厚で形成した（図１（イ）（ａ））後、
１２０°Ｃ１０分間プリベークを行った。（図１（イ）
（ｂ）） 冷却後、電子線露光描画装置を用い、所定の露光条件に
て、電子線をレジストに選択的に照射する露光描画を行
った。（図１（イ）（ｃ）） 電子線の露光は、加速電圧２５ＫＶにて行った。次い
で、露光後ベークＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ
Ｂａｋｅ）を１００°Ｃ１０分間行った。この後、レ
ジスト部の現像を２．３８％ＴＭＡＨ（テトラメチルア
ンモニウムハイドロオキサイド）現像液を用い、スプレ
ー現像にて行い、レジストパターンを形成した。（図１
（イ）（ｄ）） 現像時間は、温度は９０°Ｃで１１５秒間とした。次い
で、光学式膜厚測定器（大日本スクリーン株式会社製）
ラムダエース（型番ＳＴＭ−６０３−ＰＳ）、測定波長
４８０〜８００ｎｍを用いて、レジスト抜け部分でな
い、露光用電子の未露光部のレジストの膜厚（残膜）を
測定した。（図１（イ）（ｅ）） 膜厚測定により、第１回目現像後の残膜は４０３８Åと
測定された。ところで、本実施例処理と同条件にて作製
された現像後のレジストパターンとレジストの膜厚（残
膜）との関係は図３（ｂ）に示すように予め求めてある
ので、図４（ｂ）より、第１回目現像後の残膜は４０３
８Åからレジストパターンの寸法は０．４８μｍと推定
され、所定の寸法０．５０±０．０１〔μｍ〕を得るに
は、ほぼ５秒の現像を追加する必要が有ると判断でき
る。次いで、第２回目の現像処理を、現像時間５秒間と
して行った（図１（イ）（ｆ））後、レジスト膜の残膜
を再度測定したところ、３９１０Åとなった。この測定
結果から、図４（ｂ）より、レジストパターンは所望の
寸法を得られたものと判断し、現像工程を終了した。こ
の後、シリコン基板に、レジスト膜を耐処理マスクとし
て、処理を行った後、レジスト膜を剥離した。（図１
（イ）（ｇ））
【００１０】尚、上記実施例においては、第１回目の現
像を１１５秒間、第２回目の現像を５秒間と分けて行っ
たが、このシリコン基板と同じ処理条件にてレジスト膜
を処理されたロットについては、実施例シリコン基板と
ほぼ同じ、処理が可能なバラツキの範囲であると判断さ
れるので、実施例１と同じロット内の基板について、比
較例１、比較例２として、第１回目の現像時間１１５秒
と第２回目の現像時間５秒との和１２０秒間で１回だけ
現像処理したが、そのまま所望のレジスト寸法幅を得る
ことができた。図３は、上記現像され、所望のレジスト
パターンを得るのに要した時間等を、図５に示す従来の
方法と比較して示したものである。本実施例の場合も、
確実に所望のレジストパターン寸法を得ることが可能
で、これにより、同ロット内の基板についての、１回の
処理にて、所望のレジストパターンを得ることができる
現像時間を決めることも可能である。また、現像処理全
体にかかる所要時間についても、図５に示す従来方法の
場合に比べ、短かくなり、作業性も向上することが分か
る。
像を１１５秒間、第２回目の現像を５秒間と分けて行っ
たが、このシリコン基板と同じ処理条件にてレジスト膜
を処理されたロットについては、実施例シリコン基板と
ほぼ同じ、処理が可能なバラツキの範囲であると判断さ
れるので、実施例１と同じロット内の基板について、比
較例１、比較例２として、第１回目の現像時間１１５秒
と第２回目の現像時間５秒との和１２０秒間で１回だけ
現像処理したが、そのまま所望のレジスト寸法幅を得る
ことができた。図３は、上記現像され、所望のレジスト
パターンを得るのに要した時間等を、図５に示す従来の
方法と比較して示したものである。本実施例の場合も、
確実に所望のレジストパターン寸法を得ることが可能
で、これにより、同ロット内の基板についての、１回の
処理にて、所望のレジストパターンを得ることができる
現像時間を決めることも可能である。また、現像処理全
体にかかる所要時間についても、図５に示す従来方法の
場合に比べ、短かくなり、作業性も向上することが分か
る。
【００１１】
【発明の効果】本発明のレジストパターンの製造方法
は、上記のように、高精度、高品質に、且つ、作業効率
が良く、微細なレジストパターンを作製できるレジスト
パターンの作製方法の提供を可能した。結果として、半
導体回路作製のためのシリコン基板上の微細なレジスト
パターンの作製や、フオトマスクないしレチクル上の微
細なレジストパターンの作製を、高精度で、高品質に行
うことができるようにし、且つ、作業性も向上を可能と
した。
は、上記のように、高精度、高品質に、且つ、作業効率
が良く、微細なレジストパターンを作製できるレジスト
パターンの作製方法の提供を可能した。結果として、半
導体回路作製のためのシリコン基板上の微細なレジスト
パターンの作製や、フオトマスクないしレチクル上の微
細なレジストパターンの作製を、高精度で、高品質に行
うことができるようにし、且つ、作業性も向上を可能と
した。
【図１】本発明のレジストパターンの作製方法の工程図
【図２】実施例の処理条件、所要処理時間等を説明する
ための図
ための図
【図３】実施例の処理条件、所要処理時間等を説明する
ための図
ための図
【図４】現像時間と、レジストパターン寸法、レジスト
残膜の関係を示した図
残膜の関係を示した図
【図５】従来のレジストパターンの作製方法の工程図
１１０ フオトマスクブランクス １１１ 透明基板 １１２ 遮光層 １１２Ａ クロム層 １１２Ｂ 酸化クロム層（反射防止層） １２０ レジスト １２０Ａ レジストパターン １２１ レジスト抜け部分 １３０ 露光用電子線
Claims (4)
- 【請求項１】 基板上に、現像液にて膜減りし、かつ現
像の度合いにより残膜が漸次減少する傾向があるレジス
ト膜を形成し、該レジスト膜を所定の露光条件にて選択
的に露光し、現像処理にて、最終的に所望の幅寸法のレ
ジストパターンを得て、現像完了とするレジストパター
ンの作製方法であって、少なくとも、（Ａ）基板上に、
露光する電離放射線に対して、感光するレジスト膜を形
成するレジスト膜形成工程と、（Ｂ）該レジスト膜を選
択的に電離放射線にて露光して潜像を形成する露光工程
と、（Ｃ）露光されたレジスト膜を現像する現像工程
と、（Ｄ）現像後のレジスト膜厚を測定するレジスト膜
厚測定工程と有するもので、現像工程を複数回に分け行
い、各現像工程の間に膜厚測定工程を設けたものであ
り、はじめに形成された所定のレジスト膜厚またはレジ
スト膜厚測定工程により得られたレジスト膜厚から、第
１回目ないし最終回前の現像工程では、現像が完了しな
いと予め分かっている所定の現像時間にて現像を行い、
且つ、最終回目の現像工程において現像完了となるまで
現像することを特徴とするレジストパターンの作製方
法。 - 【請求項２】 請求項１における第１回目ないし最終回
前の現像工程は、レジスト膜厚の測定から得られたデー
タと、予め知られている作製条件下における現像の程度
による、現像されたレジストパターンの寸法とレジスト
膜厚の相関関係から、所望の寸法のレジストパターンが
得られる現像完了までに必要な現像時間を推定し、現像
が完了しないと予め分かっている所定の現像時間にて現
像を行うものであることを特徴とするレジストパターン
の作製方法。 - 【請求項３】 請求項１ないし２記載のレジスト膜厚測
定工程における膜厚測定方法は触針式または光学式方法
であることを特徴とするレジストパターンの作製方法。 - 【請求項４】 請求項１ないし３記載の基板は、シリコ
ン基板、露光する電離放射線に透明な透明基板、該透明
基板上に形成されたクロムやモリブデンシリサイドを主
成分とする、露光する電離放射線に遮光性または半遮光
性の膜を設けたフオトマスクないしレチクル用基板であ
ることを特徴とするレジストパターンの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4959696A JPH09218500A (ja) | 1996-02-14 | 1996-02-14 | レジストパターンの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4959696A JPH09218500A (ja) | 1996-02-14 | 1996-02-14 | レジストパターンの作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09218500A true JPH09218500A (ja) | 1997-08-19 |
Family
ID=12835620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4959696A Pending JPH09218500A (ja) | 1996-02-14 | 1996-02-14 | レジストパターンの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09218500A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002015992A (ja) * | 2000-04-25 | 2002-01-18 | Nikon Corp | リソグラフィ・プロセス及びリソグラフィ・システムの評価方法、基板処理装置の調整方法、リソグラフィ・システム、露光方法及び装置、並びに感光材料の状態の測定方法 |
| JP2003197499A (ja) * | 2001-12-25 | 2003-07-11 | Tokyo Electron Ltd | 膜質評価方法及びその装置、線幅変動評価方法及びその装置並びに線幅変動評価機能を有する処理方法及びその装置 |
| JP2005507090A (ja) * | 2001-07-23 | 2005-03-10 | アプライド マテリアルズ インコーポレイテッド | 光学像形成高性能フォトマスクを作製する方法 |
| JP2005106837A (ja) * | 2003-04-11 | 2005-04-21 | Rohm & Haas Electronic Materials Llc | フォトレジストシステム |
| JP2005303093A (ja) * | 2004-04-13 | 2005-10-27 | Hoya Corp | 熱処理評価方法及び現像処理評価方法 |
| JP2010127982A (ja) * | 2008-11-25 | 2010-06-10 | Toshiba Corp | 現像方法、及びフォトマスクの製造方法 |
| JP2015079048A (ja) * | 2013-10-15 | 2015-04-23 | 凸版印刷株式会社 | 現像方法及び現像装置 |
| US9116431B2 (en) | 2012-05-31 | 2015-08-25 | Kabushiki Kaisha Toshiba | Development processing apparatus |
-
1996
- 1996-02-14 JP JP4959696A patent/JPH09218500A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002015992A (ja) * | 2000-04-25 | 2002-01-18 | Nikon Corp | リソグラフィ・プロセス及びリソグラフィ・システムの評価方法、基板処理装置の調整方法、リソグラフィ・システム、露光方法及び装置、並びに感光材料の状態の測定方法 |
| JP2005507090A (ja) * | 2001-07-23 | 2005-03-10 | アプライド マテリアルズ インコーポレイテッド | 光学像形成高性能フォトマスクを作製する方法 |
| JP2003197499A (ja) * | 2001-12-25 | 2003-07-11 | Tokyo Electron Ltd | 膜質評価方法及びその装置、線幅変動評価方法及びその装置並びに線幅変動評価機能を有する処理方法及びその装置 |
| JP2005106837A (ja) * | 2003-04-11 | 2005-04-21 | Rohm & Haas Electronic Materials Llc | フォトレジストシステム |
| JP2005303093A (ja) * | 2004-04-13 | 2005-10-27 | Hoya Corp | 熱処理評価方法及び現像処理評価方法 |
| JP2010127982A (ja) * | 2008-11-25 | 2010-06-10 | Toshiba Corp | 現像方法、及びフォトマスクの製造方法 |
| US8672563B2 (en) | 2008-11-25 | 2014-03-18 | Kabushiki Kaisha Toshiba | Development method, method of manufacturing photomask, method of manufacturing semiconductor device and development device |
| US9116431B2 (en) | 2012-05-31 | 2015-08-25 | Kabushiki Kaisha Toshiba | Development processing apparatus |
| JP2015079048A (ja) * | 2013-10-15 | 2015-04-23 | 凸版印刷株式会社 | 現像方法及び現像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280036B1 (ko) | 위상 시프트층을 갖는 포토마스크, 그 제조방법 및 수정방법 | |
| US5885735A (en) | Mask having a phase shifter and method of manufacturing same | |
| JP3355239B2 (ja) | パターンの形成方法 | |
| EP0907105B1 (en) | Method for fabricating photomasks having a phase shift layer | |
| US6656646B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| JP2002075857A (ja) | レジストパタン形成方法 | |
| JP2910157B2 (ja) | フオトレジストコントラストの最適化方法 | |
| JPH09218500A (ja) | レジストパターンの作製方法 | |
| JP2002099072A (ja) | フォトマスク製造方法 | |
| JP3250415B2 (ja) | ハーフトーン型位相シフトマスクの製造方法 | |
| JPH10326006A (ja) | パターンの形成方法 | |
| KR100252023B1 (ko) | 위상 시프트층을 갖는 포토마스크 제조방법 | |
| JPH10274839A (ja) | 修正用マスク及びハーフトーン位相シフトマスクの修正方法 | |
| US20230108447A1 (en) | Method for inspecting photosensitive composition and method for producing photosensitive composition | |
| JPH0544169B2 (ja) | ||
| JP3241809B2 (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| JP3449508B2 (ja) | 位相シフトフォトマスクの作製方法 | |
| JPH06347993A (ja) | 位相シフトマスクおよびその製造方法 | |
| JP2892753B2 (ja) | ホトマスクおよびホトマスクの製造方法 | |
| JP2001324796A (ja) | マスクパタンの形成方法、およびフォトマスク | |
| JP3207913B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| JPH10294259A (ja) | レジスト露光方法、基体加工方法及びレジスト現像シミュレーション方法 | |
| JPH04131852A (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| JPH1055059A (ja) | フォトマスクの製造方法および半導体集積回路装置の製造方法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031118 |