JPH03104113A - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JPH03104113A JPH03104113A JP1241313A JP24131389A JPH03104113A JP H03104113 A JPH03104113 A JP H03104113A JP 1241313 A JP1241313 A JP 1241313A JP 24131389 A JP24131389 A JP 24131389A JP H03104113 A JPH03104113 A JP H03104113A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- resist film
- intermediate layer
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims description 8
- 239000010408 film Substances 0.000 abstract description 35
- 239000010409 thin film Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く産業上の利用分野〉
本発明は段差を有する基板（例えばＳｉ）へのパターン
形成方法に関し，安定，確実なパターニングにより精度
向上をはかったレジストパターンの形成方法に関する． 〈従来の技術〉 段差のある基板へのレジストパターンの形成は多層レジ
スト法を用いて行われる．この多層レジスト法には３層
レジスト法，２層レジスト法，ＰＣ Ｍ （ Ｐｏｒｔ
ａｂｌｅ Ｃｏｎｆｏｒｎａｂｌｅ Ｈａｓｋｉｎｇ）
法等が知られている。
形成方法に関し，安定，確実なパターニングにより精度
向上をはかったレジストパターンの形成方法に関する． 〈従来の技術〉 段差のある基板へのレジストパターンの形成は多層レジ
スト法を用いて行われる．この多層レジスト法には３層
レジスト法，２層レジスト法，ＰＣ Ｍ （ Ｐｏｒｔ
ａｂｌｅ Ｃｏｎｆｏｒｎａｂｌｅ Ｈａｓｋｉｎｇ）
法等が知られている。
第２図（ａ）〜（ｆ）は３層レジスト法を示す概略工程
図である．工程に従って説明する．（ａ）段差を有する
基板１上に第１のレジスト膜２を形成する工程． （ｂ）前記第１のレジスト膜２上にＳｉ０２などの中間
層３を形成する工程． （ｃ）前記中間層３の上に第２のレジスト膜４を形成す
る工程． （ｄ）前記第２のレジスト膜４を露光・現像によりパタ
ーニングし前記中間層３を露出させる工程．（ｅ）前記
第２のレジスト膜４をマスクとして前記中間層３をフロ
ロカーボン（ＣＦ４）系ＲＩＥ（反応性イオンエッチン
グ）により除去し前記第１のレジスト膜２を露出させる
工程． （ｆ）前記第２のレジスト１１！４および中間層３をマ
スクとして０２系ＲＩＥにより前記第１のレジスト膜２
を除去し前記基板１を露出させる工程．第３図（ａ）〜
（ｄ）は２層レジスト法を示す概略工程図である．工程
に従って説明する．（ａ）段差を有する基板１上に第１
のレジスト膜２を形成する工程． （ｂ）前記第１のレジスト膜２上に第２のレジストＭ４
を形成する工程。
図である．工程に従って説明する．（ａ）段差を有する
基板１上に第１のレジスト膜２を形成する工程． （ｂ）前記第１のレジスト膜２上にＳｉ０２などの中間
層３を形成する工程． （ｃ）前記中間層３の上に第２のレジスト膜４を形成す
る工程． （ｄ）前記第２のレジスト膜４を露光・現像によりパタ
ーニングし前記中間層３を露出させる工程．（ｅ）前記
第２のレジスト膜４をマスクとして前記中間層３をフロ
ロカーボン（ＣＦ４）系ＲＩＥ（反応性イオンエッチン
グ）により除去し前記第１のレジスト膜２を露出させる
工程． （ｆ）前記第２のレジスト１１！４および中間層３をマ
スクとして０２系ＲＩＥにより前記第１のレジスト膜２
を除去し前記基板１を露出させる工程．第３図（ａ）〜
（ｄ）は２層レジスト法を示す概略工程図である．工程
に従って説明する．（ａ）段差を有する基板１上に第１
のレジスト膜２を形成する工程． （ｂ）前記第１のレジスト膜２上に第２のレジストＭ４
を形成する工程。
（ｃ）前記第２のレジスト膜４を露光・現像によりバタ
ーニングし前記第１のレジスト膜２を露出させる工程。
ーニングし前記第１のレジスト膜２を露出させる工程。
（ｄ）前記第２のレジスト膜４をマスクとして０２系Ｒ
ＩＥにより前記第１のレジスト膜２を除去し前記基板１
を露出させる工程． 第４図（ａ）〜（ｄ）はＰＣＭ法を示す概略工程図であ
る．この工程は２層レジスト法と同様であるが，第１の
レジストｆｔｌＡ２としてＤＵＶ（ＤｅｅｐＵｌｔｒａ
Ｖｉｏｌｅｔ）系レジストを用いる点が異なってお
り，工程（Ｃ）で第２のレジスト膜４を露光・現像によ
りバターニングした後，工程（ｄ）ではＤＵＶ光を全面
照射した後現像によって第１のレジスト膜を除去する， く発明が解決しようとする課題〉 しかしながら．上記従来のパターン形成方法においては
次のような問題があった． ■３層．２層レジスト法においては第１のレジストを除
去する際に０２ＲＩＥを用いるが．このとき０２イオン
により叩き出されたレジストのボリマーがマスクとして
残る第１のレジスト３の測面や露出した基板に付着する
。これは次の工程で基板にスバッタや蒸着などを行うよ
うな場合の障害となる． ■また，ＰＣＭ法においては第１，第２のレジスト層が
混合する恐れがあり，精密なパターン形成には問題があ
る． 本発明は上記従来技術の問題点にに鑑みて成されたもの
で，安定，確実なパターニングにより精度向上をはかっ
たレジストパターンの形或方法を実現する事を目的とす
る． 〈課題を解決するための手段〉 上記課題を解決するための本発明の構成は，レジストパ
ターンの形成方法において， 段差を有する基板上に表面が平らな第１のレジスト膜を
形成する工程と．前記第１のレジスト膜上に露光光を反
射または吸収する中間層を形成する工程と，前記中間層
上に第２のレジスト膜を形成する工程と，前記第２のレ
ジスト膜をパターニングして前記中間層を露出させる工
程と，前記第２のレジストパターンをマスクとして前記
中間層を除去する工程と，前記中間層をマスクとして前
記第１のレジスト膜を全面露光・現像を行うことにより
除去する工程を含んで形成された事を特徴とするもので
ある． く作用〉 第１のレジストと第２のレジストの間に光を反射または
吸収する中間層を設けたので．第１のレジストを除去す
る際も露光・現像を用いる事が出来る． 〈実施例〉 以下．本発明のレジストパターンの形成方法について図
面を参照して説明する．第１図（ａ）〜（ｆ）は本発明
の一実施例の構成を示す概略製作工程図である．工程に
従って説明する。
ＩＥにより前記第１のレジスト膜２を除去し前記基板１
を露出させる工程． 第４図（ａ）〜（ｄ）はＰＣＭ法を示す概略工程図であ
る．この工程は２層レジスト法と同様であるが，第１の
レジストｆｔｌＡ２としてＤＵＶ（ＤｅｅｐＵｌｔｒａ
Ｖｉｏｌｅｔ）系レジストを用いる点が異なってお
り，工程（Ｃ）で第２のレジスト膜４を露光・現像によ
りバターニングした後，工程（ｄ）ではＤＵＶ光を全面
照射した後現像によって第１のレジスト膜を除去する， く発明が解決しようとする課題〉 しかしながら．上記従来のパターン形成方法においては
次のような問題があった． ■３層．２層レジスト法においては第１のレジストを除
去する際に０２ＲＩＥを用いるが．このとき０２イオン
により叩き出されたレジストのボリマーがマスクとして
残る第１のレジスト３の測面や露出した基板に付着する
。これは次の工程で基板にスバッタや蒸着などを行うよ
うな場合の障害となる． ■また，ＰＣＭ法においては第１，第２のレジスト層が
混合する恐れがあり，精密なパターン形成には問題があ
る． 本発明は上記従来技術の問題点にに鑑みて成されたもの
で，安定，確実なパターニングにより精度向上をはかっ
たレジストパターンの形或方法を実現する事を目的とす
る． 〈課題を解決するための手段〉 上記課題を解決するための本発明の構成は，レジストパ
ターンの形成方法において， 段差を有する基板上に表面が平らな第１のレジスト膜を
形成する工程と．前記第１のレジスト膜上に露光光を反
射または吸収する中間層を形成する工程と，前記中間層
上に第２のレジスト膜を形成する工程と，前記第２のレ
ジスト膜をパターニングして前記中間層を露出させる工
程と，前記第２のレジストパターンをマスクとして前記
中間層を除去する工程と，前記中間層をマスクとして前
記第１のレジスト膜を全面露光・現像を行うことにより
除去する工程を含んで形成された事を特徴とするもので
ある． く作用〉 第１のレジストと第２のレジストの間に光を反射または
吸収する中間層を設けたので．第１のレジストを除去す
る際も露光・現像を用いる事が出来る． 〈実施例〉 以下．本発明のレジストパターンの形成方法について図
面を参照して説明する．第１図（ａ）〜（ｆ）は本発明
の一実施例の構成を示す概略製作工程図である．工程に
従って説明する。
工程（ａ）
段差を有するシリコン基板１の表面にスビナを用いて３
μｍ程度の厚さに第１のレジスト２を塗布して表面を平
滑にする． 工程（ｂ） 第１のレジスト膜２上にスパッタや蒸着等より光を反射
する中間層３ａとしてＡｌ薄膜を０．１μｍ程度の厚さ
に形成する． ■程（ｃ） そのＡ／薄膜３ａの上に厚さ１μｍ程度の第２のレジス
ト膜４を形成する． 工程（ｄ） 第２のレジスト膜４を通常のフォトリソ工程を用いて露
光・現像し，レジストパターン領域５を形成してＡ１薄
膜３ａを露出させる． 工程（ｅ） 第２のレジスト膜４をマスクとしてＡ ｌ 薄１１ａ
３ａをエッチングにより除去する。
μｍ程度の厚さに第１のレジスト２を塗布して表面を平
滑にする． 工程（ｂ） 第１のレジスト膜２上にスパッタや蒸着等より光を反射
する中間層３ａとしてＡｌ薄膜を０．１μｍ程度の厚さ
に形成する． ■程（ｃ） そのＡ／薄膜３ａの上に厚さ１μｍ程度の第２のレジス
ト膜４を形成する． 工程（ｄ） 第２のレジスト膜４を通常のフォトリソ工程を用いて露
光・現像し，レジストパターン領域５を形成してＡ１薄
膜３ａを露出させる． 工程（ｅ） 第２のレジスト膜４をマスクとしてＡ ｌ 薄１１ａ
３ａをエッチングにより除去する。
工程（ｆ）
Ａｌ薄膜３ａをマスクとして露光・現ｉＩＡｔｅ行い第
１のレジスト１２を除去する。
１のレジスト１２を除去する。
なお，本実施例においては中間層としてＡＩ薄膜を用い
たが，Ａｌ薄膜に限ることなく光を反射または吸収する
部材であれば良い． 〈発明の効果〉 以上，実施例とともに具体的に説明したように本発明の
レジストのパターニング方法によれば，第１のレジスト
と第２のレジストの間に光を反射または吸収する中間層
を設けたので，第１のレジストを除去する際も露光・現
像を用いる事が出来安定．ｉ実に精度の良いパターンを
形成する事が出来る。
たが，Ａｌ薄膜に限ることなく光を反射または吸収する
部材であれば良い． 〈発明の効果〉 以上，実施例とともに具体的に説明したように本発明の
レジストのパターニング方法によれば，第１のレジスト
と第２のレジストの間に光を反射または吸収する中間層
を設けたので，第１のレジストを除去する際も露光・現
像を用いる事が出来安定．ｉ実に精度の良いパターンを
形成する事が出来る。
第１図は本発明のレジストパターンの形成方法の一実施
例を示す概略工程図，第２図〜第４図は従来のバターニ
ング方法の概略工程を示す図である． １・・・シリコン基板，２・・・第１のレジスト膜，３
・・・中間層，４・・・第２のレジスト膜，５・・・パ
ターン第 １ 図 泰２図 第３図
例を示す概略工程図，第２図〜第４図は従来のバターニ
ング方法の概略工程を示す図である． １・・・シリコン基板，２・・・第１のレジスト膜，３
・・・中間層，４・・・第２のレジスト膜，５・・・パ
ターン第 １ 図 泰２図 第３図
Claims (1)
- 【特許請求の範囲】 以下の工程を含むレジストパターンの形成方法。 １）段差を有する基板上に表面が平らな第１のレジスト
膜を形成する工程と、 ２）前記第１のレジスト膜上に露光光を反射または吸収
する中間層を形成する工程と、 ３）前記中間層上に第２のレジスト膜を形成する工程と
、 ４）前記第２のレジスト膜をパターニングして前記中間
層を露出させる工程と、 ５）前記第２のレジストパターンをマスクとして前記中
間層を除去する工程と、 ６）前記中間層をマスクとして前記第１のレジスト膜を
全面露光・現像を行うことにより除去する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241313A JPH03104113A (ja) | 1989-09-18 | 1989-09-18 | レジストパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241313A JPH03104113A (ja) | 1989-09-18 | 1989-09-18 | レジストパターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104113A true JPH03104113A (ja) | 1991-05-01 |
Family
ID=17072436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241313A Pending JPH03104113A (ja) | 1989-09-18 | 1989-09-18 | レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104113A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0792688A (ja) * | 1990-02-26 | 1995-04-07 | Applied Materials Inc | 多層フォトレジストエッチング方法 |
| US7354699B2 (en) | 2001-11-06 | 2008-04-08 | Hitachi Metals, Ltd. | Method for producing alignment mark |
-
1989
- 1989-09-18 JP JP1241313A patent/JPH03104113A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0792688A (ja) * | 1990-02-26 | 1995-04-07 | Applied Materials Inc | 多層フォトレジストエッチング方法 |
| US7354699B2 (en) | 2001-11-06 | 2008-04-08 | Hitachi Metals, Ltd. | Method for producing alignment mark |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6330990B2 (ja) | ||
| JPH06267843A (ja) | パターン形成方法 | |
| JPH03104113A (ja) | レジストパターンの形成方法 | |
| JPH0458167B2 (ja) | ||
| JPS62106456A (ja) | 半導体装置の製造方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| KR100258803B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| JPS6086543A (ja) | 微細パタ−ン形成方法 | |
| JPS60247927A (ja) | パタ−ン形成方法 | |
| JPS6156349A (ja) | フオト・マスクの製造方法 | |
| JPH11204414A (ja) | パターン形成法 | |
| KR19990065144A (ko) | 반도체 소자의 투과율 조절 마스크 제조 방법 | |
| JPS62183449A (ja) | パタ−ン形成方法 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JPS646448B2 (ja) | ||
| JPS60106132A (ja) | パタ−ン形成方法 | |
| KR20030032179A (ko) | 레지스트 패턴의 형성방법 | |
| JPS62165651A (ja) | レジストパタ−ンの形成方法 | |
| JPS636557A (ja) | 微細パタ−ン形成方法 | |
| JPS6286824A (ja) | 高解像度レジストパタ−ンニング方法 | |
| JPS6119127A (ja) | マスク形成法 | |
| JPS59163828A (ja) | 微細パタ−ンの形成方法 | |
| JPH04306828A (ja) | パターニング方法 | |
| JPH03261129A (ja) | 半導体装置の製造方法 | |
| JPS60217628A (ja) | パタ−ン形成方法 |