JPH0792688A - 多層フォトレジストエッチング方法 - Google Patents

多層フォトレジストエッチング方法

Info

Publication number
JPH0792688A
JPH0792688A JP3028815A JP2881591A JPH0792688A JP H0792688 A JPH0792688 A JP H0792688A JP 3028815 A JP3028815 A JP 3028815A JP 2881591 A JP2881591 A JP 2881591A JP H0792688 A JPH0792688 A JP H0792688A
Authority
JP
Japan
Prior art keywords
layer
photoresist layer
intermediate layer
pattern
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3028815A
Other languages
English (en)
Other versions
JP2593586B2 (ja
Inventor
Karl B Levy
ビー レヴィ カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH0792688A publication Critical patent/JPH0792688A/ja
Application granted granted Critical
Publication of JP2593586B2 publication Critical patent/JP2593586B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 (修正有) 【構成】 多層フォトレジストを用いて半導体ウエハの
でこぼこな表面上にエッチマスクを正確に形成する方法
であって、単一中間層を用い、上部フォトレジスト層の
除去前に該単一中間層中にマスクパターンを部分的にエ
ッチングすること又は2層の中間層を用いかつ下部中間
層をエッチストップとして用いて上部フォトレジストパ
ターンを上部中間層中に貫通して再現させた後に上部フ
ォトレジストを除去する方法。 【効果】 上部フォトレジスト中に形成されたマスク開
口のコーナーのファセッティングがなくなり、開口側壁
の弓状化が起こらない。又、フォトレジスト負荷が変化
しない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はフォトレジストの多層を
用いて半導体ウエハのでこぼこな表面上にマスクを形成
するための改良方法に関する。特に、本発明はマスクの
下部のフィーチャーアンダーカット (feature undercut
ting) を最小にしかつエッチング中のフォトレジストの
均一な負荷をも与える、半導体ウエハのでこぼこな表面
上に形成された多層フォトレジストマスク構造の改良エ
ッチング方法に関する。
【0002】
【従来技術】半導体ウエハの段状又はでこぼこな表面上
のフォトレジストマスクの製造では、フォトレジスト層
が平坦でないときフォトリトグラフィーマスクからのフ
ォトレジスト層へのフォトリトグラフィック転写に於て
焦点(光学関連)問題が起こり得ることが知られてい
る。このことは集積回路の性能を規定するフィーチャー
の臨界的寸法の制御の欠如をもたらす。
【0003】従って、先行技術では半導体ウエハ、例え
ば***した線又は溝などを含む集積回路構造物がその上
に既に形成されているウエハのでこぼこな表面上にフォ
トレジストマスクを形成するとき、多層フォトレジスト
構造を用いるのが慣習になっている。図1の先行技術の
フォトリトグラフィー工程で示されるように、半導体ウ
エハのでこぼこな表面部分を含む集積回路構造物4上に
平面化用フォトレジスト層10を最初に形成〔スピン被
覆 (spun) 〕する。この第1フォトレジスト層10上に
ガラス上スピン (spin on glass)(GOS)又はCVD
で形成された二酸化シリコンガラスのような酸化物から
なることができる中間層20を付着させ、次にこの二酸
化物層上に第2フォトレジスト画像形成層30を形成し
て平らなフォトレジスト表面を与え、この表面上へ、標
準のフォトリトグラフィー技術を用いてフォトリトグラ
フィックマスクから所望のパターンの光像を投影させる
ことができる。
【0004】次に図1に示すように、フォトレジスト層
30上への光像パターンの光学的投影とその後の当業者
によく知られたフォトレジストの現像によって、上部フ
ォトレジストマスク層30中にフォトリトグラフィーで
開口40を形成する。前述の方法はフォトレジスト層の
でこぼこな表面上に光像パターンを形成する際のフォト
リトグラフィー問題を解決するが、上部フォトレジスト
層30中にフォトリトグラフィーで形成されたパターン
を下部フォトレジスト層10へ正確に転写する問題は依
然として残る。
【0005】図2〜4は上部フォトレジスト層30中に
フォトリトグラフィーで形成されたパターンを下部フォ
トレジスト層10中に形成する先行技術の方法を逐次示
している。図2に示すように、フォトリトグラフィー工
程後の先行技術の初期工程は上部フォトレジスト層30
中に形成された開口40を通して上部フォトレジスト層
と下部フォトレジスト層との間の酸化物層20を適当な
酸化物エッチ化学種 (chemistry)を用いて異方性エッチ
ングし、それによって開口40を通して下にある下部フ
ォトレジスト層10の表面の部分を暴露することであっ
た。
【0006】次に、図3及び4に示すように、上部フォ
トレジストマスク層30及び酸化物層20中に形成され
た開口40をマスクとして用いて、エッチ化学種を下部
フォトレジストマスク層10中を異方性エッチングする
フォトレジストエッチ化学種に変えた。しかし、図3及
び4に示すように、この方法による先行技術では2つの
問題が生じた。まず第一に、フォトレジストをエッチン
グするためにエッチ化学種を変えるとき、上部フォトレ
ジスト層30の全表面のブランケット (blanket)エッチ
ングと同時に下部フォトレジスト層10が開口40を通
してエッチングされる。しかし、上部フォトレジスト層
30が完全に除去されてしまったとき、開口40によっ
て暴露されたフォトレジスト層10(並びに酸化物層2
0中の他の同様な開口)の比較的小表面積のみが今やエ
ッチングされつつあるので、系へのエッチ負荷(etch l
oading) は劇的に変化する。この結果はエッチング速度
の制御の問題を生ずる。
【0007】上記方法を用いる先行技術に於て生じた付
加的な問題には、層30がなくなるときエッチング速度
の増加及びシグナル強度変化によるプロセス終点の検出
(エミッション分光法による)が含まれた。又、プロセ
ス中にエッチ化学種を変化させるとき、気相組成の変化
はプロセス結果、例えば得られる集積回路のフィーチャ
ープロフィル (feature profile)に影響を与える。
【0008】さらに、図3中には、上部フォトレジスト
層30の異方性ブランケットエッチング中、36で示さ
れるような開口40のコーナーに於てフォトレジスト層
30の縁部のファセッティング (faceting) が起こるこ
とも認められるであろう。このことは、又、異方性フォ
トレジストエッチング中にこれらの表面からエッチイオ
ンが偏向又は反射して下部フォトレジスト層10の側壁
の14の所に衝突し、下部フォトレジスト層10中のエ
ッチングされつつある開口40の側壁の弓状化作用 (bo
wing effect)を生ずる。これが起こると、上部フォトレ
ジスト層30中にフォトリトグラフィーで形成されたパ
ターンの真の画像が下部フォトレジスト層10中に正確
に再現されなくなり、かくして多層フォトレジストを用
いる全目的を無効にするであろう。
【0009】
【発明が解決しようとする課題】従って、本発明の1つ
の目的は、上部フォトレジスト層中にフォトリトグラフ
ィーで形成されたマスクパターンを正確に下部フォトレ
ジスト層中に再現することができる、多層フォトレジス
ト層を用いて半導体ウエハのでこぼこな表面上にエッチ
マスクを形成する方法を提供することである。
【0010】本発明のもう1つの目的は、下部フォトレ
ジスト層を異方性エッチングする前に上部フォトレジス
ト層を完全に除去することによって上部フォトレジスト
層中にフォトリトグラフィーで形成されたマスクパター
ンを下部フォトレジスト層中に正確に再現することがで
きる、フォトレジスト層間に異なる物質の少なくとも1
つの層を有する多層フォトレジストを用いて半導体ウエ
ハのでこぼこな表面上にエッチマスクを形成する方法を
提供することである。
【0011】本発明のさらにもう1つの目的は、上部フ
ォトレジスト層中にフォトリトグラフィーで形成された
マスクパターンを異なる物質の層中に再現し、かつその
後で上部フォトレジスト層を完全に除去した後下部フォ
トレジスト層を異方性エッチングすることによって、上
部フォトレジスト層中にフォトリトグラフィーで形成さ
れたマスクパターンを下部フォトレジスト層中に正確に
再現することができる、両フォトレジスト層間にある少
なくとも1層の異なる物質の層を有する多層フォトレジ
スト層を用いて半導体ウエハのでこぼこな表面上にエッ
チマスクを形成する方法を提供することである。
【0012】本発明のさらにもう1つの目的は、上部フ
ォトレジスト層中にフォトリトグラフィーで形成された
マスクパターンを異なる物質の層を部分的に異方性エッ
チングすることによって異なる物質の層中に再現し、次
に上部フォトレジスト層を完全に除去した後、異なる物
質の層の残部を通して異方性エッチングした後、下部フ
ォトレジスト層を異方性エッチングすることによって、
上部フォトレジスト層中にフォトリトグラフィーで形成
されたマスクパターンを下部フォトレジスト層中に正確
に再現することができる、両フォトレジスト層間に少な
くとも1層の異なる物質の層を有する多層フォトレジス
ト層を用いて半導体ウエハのでこぼこな表面上にエッチ
マスクを形成する方法を提供することである。
【0013】本発明のさらにもう1つの目的は、上部フ
ォトレジスト層中にフォトリトグラフィーで形成された
マスクパターンを、下部異物質層をエッチストップとし
て用いて上部異物質層を通して異方性エッチングするこ
とによって上部異物質中に再現し、かつ次に上部フォト
レジスト層を完全に除去した後、下部異物質層を通して
エッチングした後、下部フォトレジスト層を異方性エッ
チングすることによって、上部フォトレジスト層中にフ
ォトリトグラフィーで形成されたマスクパターンを下部
フォトレジスト層中に正確に再現することできる、両フ
ォトレジスト層間に少なくとも2層の異物質層を有する
多層フォトレジストを用いて半導体ウエハ上にエッチマ
スクを形成する方法を提供することである。
【0014】本発明のこれらの目的及び他の目的は以下
の説明及び添付図面から明らかになるであろう。
【0015】
【課題を解決するための手段】本発明は2つのフォトレ
ジスト層間に形成された少なくとも1層の異物質層を有
する多層フォトレジストの上部フォトレジスト層中にフ
ォトリトグラフィーで形成されたパターンを下部フォト
レジストマスク中に正確に再現して、半導体ウエハので
こぼこな表面上にパターン化層(patterned layer) の正
確な形成を可能にするマスクを形成する方法を提供す
る。
【0016】本発明は現時点ではシリコンウエハ上の集
積回路構造の構築に最大の用途があることがわかるが、
本発明は例えばヒ化ガリウム又はヒ化インジウムウエハ
のようなIII −V族型半導体を含む(但しこれらに限定
されるものではない)他の半導体ウエハに関連しても同
様に用いられ得ることは言うまでもない。さて図5〜8
には、本発明の方法の第1実施態様の逐次工程が示して
ある。この実施態様では、図1に示した先行技術の構造
物が本発明の方法の出発点として働く。上で既述したよ
うに、約1〜約3μmの範囲の厚さをもつことができる
第1フォトレジスト層10が、ウエハの表面中及び表面
上に集積回路構造物が既に形成され、でこぼこなすなわ
ち段状の表面をもたらすことができる半導体ウェハので
こぼこな表面上に形成される。シリコンの酸化物、例え
ばSiO2、のような異物質層20が層10上に形成されか
つ層20上に第2平面化用フォトレジスト層が形成さ
れ、かつ次に開口40のような開口を形成するためにフ
ォトリトグラフィーでパターン形成される。
【0017】今まで述べた構造及び処理は先行技術を構
成するが、この点で述べておかねばならないことは、本
発明の方法に用いられる層20は酸化物を構成する必要
はなく、その代わりに、下で明らかになるように何れの
フォトレジスト層からも独立にエッチングすることがで
きる任意の物質を含むことができるということである。
かくして層20はアルミニウムのような金属層、ポリシ
リコン層、又は窒化シリコン層などを含むことができ
る。中間層20中に用いることができる他の物質には、
タングステン、ケイ化タングステン、チタン、ケイ化チ
タン、窒化チタン、及びチタン−タングステンを含む耐
火物質、並びにガリウム、インジウム、アンチモン、ヒ
素、ホウ素、及びリンのようなIII 族又はV族元素の1
種又は2種以上を含む化合物が含まれる。中間層20の
厚さは約750〜1500オングストロームの範囲であ
ることができ、典型的には約1000オングストローム
である。
【0018】この点に於て、先行技術では、上部層30
のフォトリトグラフィー処理のためのストップとして働
く中間層20は、フォトレジストに対する中間層の選択
性を有する等方性エッチング系を用い、上部フォトレジ
ストマスク層30中のパターン、例えば開口40、をエ
ッチング層20のためのマスクとして用いて、完全に端
から端までエッチングされてしまっている。
【0019】しかし、その代わりに、本発明の方法のこ
の実施態様によれば、以下限定のためにではなく例示の
ために酸化物層と呼ぶ中間層20は、プラズマを用いる
乾式エッチングのような異方性エッチングのためのエッ
チマスクとして上部フォトレジスト層10中に形成され
たマスクパターンを用いて、図5中22で示されるよう
に、部分的にしかエッチングされない。
【0020】中間層20が酸化物質であるとき、異方性
乾式エッチングは、好ましくは例えば単一のウエハエッ
チング室のようなエッチング室中へ約5〜約200標準
立方センチメートル/分(sccm)の範囲内の速度で流入す
る例えばCF4 、CHF3又はC2F6のようなフルオロカーボン
を含む化学種(chemistry) を用いかつ約50〜約500
ワットの範囲内の出力のプラズマ及び約10mTorr 〜約
4Torrの圧力を用いて行われる。勿論、多数のウエハエ
ッチング室のためには上記流速を適当にスケールアップ
しなければならないことはいうまでもない。
【0021】中間層20が別の物質を構成するときに
は、エッチ化学種もそれに応じて変えられる。例えば、
層20が窒化シリコンを含むときには、エッチ化学種(c
hemistry) はCF4 、CHF3又C2F6をも含むことができる
が、層20がアルミニウムのような金属層を含むときに
は、エッチ化学種(chemistry) は例えばBCl3、HCl 、Cl
2、SiCl4 、又はCCl4を含むことができ、層20がポリ
シリコンを含むときには、エッチ化学種は例えばBCl3
Cl2 、HCl 、CCl4、Br2 又はHBr を含むことができる。
【0022】流速、出力レベル及び圧力範囲も層20を
構成する物質の型によって変化する。例えば、層20が
窒化シリコン(Si3N4) 層からなるときには、エッチ化学
種(chemistry) の流速は約5〜約200sccm、プラズマ
出力レベルは約50〜約500ワット、圧力は約10mT
orr 〜約4Torr(すなわち酸化物層のエッチングと同様
な条件)の範囲であることができるが、層20がポリシ
リコンからなるときには、流速は約5〜約100sccm、
プラズマ出力レベルは約50〜約300ワット、圧力は
1mTorr 〜約1Torrの範囲であることができる。
【0023】酸化物層20の初期異方性エッチングの深
さの程度は少なくとも約60%から約90%まで変わ
り、すなわち約10%〜約40%の残りの酸化物層を残
す。好ましくは、上部フォトレジスト層30中の開口4
0を通して除去される酸化物の量は約70%〜約80%
の範囲であり、すなわち約20%〜約30%の残りの酸
化物厚さを残す。
【0024】少なくとも約60%の最小量は、下で説明
するように、開口40を通して暴露される酸化物の残り
を除去するために用いられる次のブランケットエッチン
グ工程中に下部フォトレジスト層10上の酸化物マスク
層20の適当な厚さを確実に残すために選ばれる。この
第1工程中に除去される酸化物の最大量は、次の上部フ
ォトレジスト層30の残部の除去工程中に下部フォトレ
ジスト層10がエッチングされないように充分な量の酸
化物が保護層として下にあるフォトレジスト層10上の
開口40中に残されることを保証するために選ばれる。
【0025】上部フォトレジストマスク層30を通して
の酸化物層20の部分的異方性エッチング後、図6に示
すように上部フォトレジスト層30を完全に除去するた
めにエッチ化学種を変化させることができ、例えばO2
CO又はN2O を、約50〜約500sccmの流速、約100
mTorr 〜約4Torrの範囲の圧力で、かつ約50〜約50
0ワットの出力レベルでプラズマを用いて上部フォトレ
ジスト層30の残部を除去する。この特別な工程は異方
性エッチングである必要はないが、異方性エッチング条
件下で行われねばならない本発明の方法の他のエッチン
グ工程のための半導体ウエハの位置から見て、便宜上乾
式エッチングとしても行われることは言うまでもない。
【0026】上部フォトレジスト層30の除去後、開口
40中の残りの酸化物(又は別の中間層物質)を、前述
したように層20を構成する物質によって、例えばフル
オロカーボンのような適当なエッチ化学種(chemistry)
を酸化物層のエッチャントとして再び用いて、ブランケ
ット酸化物エッチングによって除去する。このブランケ
ットエッチングは図7に示すように層20の残りの薄化
をもたらし、薄くなった層20はここでは20′として
示されている。しかし、前述したように層20中の初期
部分的エッチングの深さが充分に深かったならば、開口
40中の残りの酸化物の除去は酸化物層20′の残りの
過剰量の除去をもたらさないはずである。
【0027】開口40から中間層20の残部が除去され
ると、今や、例えばO2、CO又はN2Oのような含酸素化学
種(chemistry) 、及び最適な異方性エッチング条件、す
なわち約5〜約50sccmの流速、約50〜約300ワッ
トの出力レベル及び約0.1〜約100mTorr を用い、か
つ層20′をエッチマスクとして用いて下部フォトレジ
スト層10をエッチングして図8に示す構造をもたらす
ことができる。
【0028】この点で、所要又は所望ならば、例えば酸
化物エッチを用いて酸化物層20′の残部を除去するこ
とができ、かつパターン状下部フォトレジストマスクを
用いいてさらに通常の加工を行うことができる。しか
し、下部フォトレジスト層10の下にあるエッチングさ
れるべき物質は層20′と同じ物質、例えば酸化物層を
構成することがあり得るので、層20′を除去する必要
がないこともあり得ることは言うまでもない。さらに、
フォトレジスト層10の下の層のエッチングの完了後の
下部フォトレジスト層10の除去は層10の上にある層
20′のどんな部分の除去をももたらすであろう。
【0029】フォトレジスト層10は層20′を通して
のみエッチングされ、図2〜4に示す先行技術に於ける
ように上部フォトレジスト層30をも通してエッチング
されるのではないので、下部フォトレジスト層10中の
エッチングされた開口の壁は図4の弓状壁とは異なり垂
直である。さらに、本発明の方法では、上部フォトレジ
スト層中のファセッティングされた(faceted) コーナー
(先行技術の図3に示す)の問題が最小になっただけで
はなく、先行技術の方法のように上部フォトレジスト層
と下部フォトレジスト層とを同時にエッチングすること
は決してないので先行技術のエッチング中のフォトレジ
スト負荷の変化の問題もなくなった。
【0030】次に図9〜13には、本発明のもう1つの
実施態様が示されており、図9に示すように中間層20
と下部フォトレジスト層10との間にもう1つの中間層
50を用い、ここでは前の実施態様と同様に、上部フォ
トレジスト層30中に開口40がフォトリトグラフィー
で既に形成されている。このもう1つの中間層の目的は
中間層20中に開口40がエッチングされつつあるとき
のエッチストップを提供することである。エッチブロッ
クとしてのかかる第2中間層の使用によって、中間層2
0中に開口40を部分的にエッチングする必要がなくな
り、かくして前実施態様に於て記述した部分的エッチン
グの厚さの程度を慎重に制御する必要がなくなる。
【0031】その代わりに、本発明の方法の本実施態様
では、図10に示すように、層20をエッチングするた
めに用いられるエッチ系に対するエッチストップとして
中間層50を用いて、中間層20の全厚さを通して開口
40を異方性エッチングすることができる。層50のこ
の機能の点から見て、層50は層10及び30中に用い
られるフォトレジスト物質のいずれとも異なると共に中
間層20として用いられる物質とも異なる物質からなる
ことが重要である。図示した実施態様では、第2中間層
50は限定のためではなく引例としてアルミニウム層と
して示してある。しかし、層20として適当だとして前
述した物質のいずれもが、層20及び50がその群の異
なる物質を構成する限り層50として用いることができ
ることは言うまでもないであろう。第2中間層50の厚
さは約750〜1500オングストロームの範囲である
ことができ、典型的には約1000オングストロームで
ある。
【0032】酸化物層20中に開口40が異方性エッチ
ングされた後、前述した方法で上部フォトレジスト層3
0を除去して図11に示す構造をもたらすことができ
る。次に、図12に示すように、酸化物層20中に既に
形成されている開口40をアルミニウム層50のための
エッチマスクとして用いて、アルミニウム層50を通し
て開口40をエッチングする。アルミニウム層50のエ
ッチングは乾式エッチングでも湿式エッチングでもよ
い。プラズマ援助式乾式エッチングのためにはBCl3、Cl
2 、HCl 、SiCl4 又はCCl4のような塩素化化学種(chemi
stry) を用いることができるが、湿式エッチングにはリ
ン酸、酢酸又は硝酸のような酸を用いることができる。
前述の実施態様と同様に、ウエハは必須の異方性エッチ
ング工程を行うために乾式エッチング装置中に既に装填
されているであろうから、乾式エッチングの使用が多分
好ましいであろう。
【0033】下部中間層50中の開口40の形成後、酸
化物中間層及びアルミニウム中間層をエッチマスクとし
て用いて下部フォトレジスト層10中に異方性エッチン
グして図13に示す構造をもたらすことができる。前実
施態様と同様に、所望ならば次に常法で中間層を除去し
かつ下部フォトレジストマスクをその後の通常の加工の
ために用いることができる。
【0034】以下、実施例によって本発明をさらに説明
する。
【0035】
【実施例1】集積回路構造物が既に上に形成されてお
り、でこぼこな表面になっている半導体ウエハを第1フ
ォトレジスト層で約2μmの平均厚さにスピン被覆し
た。このフォトレジスト層上に約1000オングストロ
ームの平均厚さを有する二酸化シリコン(SiO2)層を付着
させた後、この酸化物層上に平均厚さ約1μmの第2フ
ォトレジスト層をスピン被覆してウエハ上に実質的に平
面化した表面をもたらした。
【0036】次に、上部フォトレジスト層をフォトリト
グラフィーマスクを通して光像パターンに露出し、次に
露光したフォトレジスト層を現像することによって上部
フォトレジスト層中にパターンをフォトリトグラフィー
で形成した。この構造物を、次に、エッチング室中へ3
0sccmのCF4 を約50mTorr の圧力で流入させながらか
つ約200ワットのプラズマ出力を保ちながら異方性エ
ッチングして下にある酸化物層をエッチングした。上部
フォトレジスト層中にフォトリトグラフィーで形成され
た開口を通して約70%の酸化物層がエッチングされる
までエッチングを続行した。次にエッチ化学種(etch ch
emistry)を変え、同じプラズマ出力を保ちながら、20
0sccmのO2を500mTorr に絞った圧力でエッチング室
中へ流入させて上部フォトレジスト層の全部を除去し
た。
【0037】上部フォトレジスト層の全部の除去後、酸
化物エッチングを再開し、酸化物層中に形成された開口
を通して下部フォトレジスト層を暴露させた。次にエッ
チ化学種(etch chemistry)を再び変え、O2を約20sccm
の流速及び約5mTorr の圧力で、約100ワットの出力
レベルを用いてエッチング室中へ流入させて、パターン
化された酸化物層をマスクとして用いて下部フォトレジ
スト層中に開口をエッチングした。次に酸化物層の残部
をHF湿式エッチングで除去し、下部フォトレジスト層
中の得られた開口の品質の検査及び上部フォトレジスト
層をパターン形成するために用いられた原フォトリトグ
ラフィーマスクとの比較を可能にした。原フォトグラフ
ィーマスクのパターンが下部フォトレジスト層中に正確
に再現されていることがわかった。又、得られたフォト
レジストマスク中の開口の側壁の弓状又は不均一性の証
拠はなかった。
【0038】
【実施例2】本発明の第2の実施態様を説明するため、
同じくその上に既に集積回路構造物が形成されており、
でこぼこな表面になっているもう1つの半導体ウエハを
同じく第1フォトレジスト層で約2μmの平均厚さにス
ピン被覆した。次に、このフォトレジスト層上に平均厚
さ約1000オングストロームのアルミニウムの第1中
間層を形成した。このアルミニウム層上に平均厚さ約1
000オングストロームの二酸化シリコン(SiO2)層を付
着させた。次に、酸化物層上に約1μmの平均厚さを有
する第2フォトレジスト層をスピン被覆し(spun on) 、
ウエハ上にほぼ平面状の表面をもたらした。
【0039】実施例1と同様に、次に、上部フォトレジ
スト層をフォトリトグラフィーマスクを通して光像パタ
ーンに露出し、次いで露光したフォトレジスト層を現像
することによって上部フォトレジスト層中にパターンを
フォトリトグラフィーで形成した。この構造物を、次
に、上部フォトレジスト層中の形成された開口をマスク
として用いかつ下にあるアルミニウム層をエッチストッ
プとして用い、約50mTorrの圧力で30sccmのCF4
エッチング室中へ流入させながらかつ下にある酸化物層
を通して開口をエッチングするため約200ワットのプ
ラズマ出力を保ちながら異方性エッチングした。次に、
エッチ化学種を変化させて、同じプラズマ出力を保ちな
がら200sccmのO2を約500mTorr でエッチング室中
へ流入させて上部フォトレジスト層の全部を除去した。
【0040】上部フォトレジスト層の全部の除去後、エ
ッチ化学種を変化させ、10sccmのBCl3と25sccmのCl
2 とを約100mTorr の圧力で流入させかつ約100ワ
ットの出力レベルで、酸化物層中に形成された開口を通
して露出したアルミニウム層の部分をエッチングした。
アルミニウムが完全にエッチングされ、下部フォトレジ
スト層が露出したとき、エッチ化学種を再び変化させて
O2をエッチング室中へ流入させ、パターン形成された酸
化物及びアルミニウム層をマスクとして用いて下部フォ
トレジスト層を通して開口をエッチングした。
【0041】次に、酸化物層の残部をHF湿式エッチン
グ(再び検査のため)で除去しかつ下にあるアルミニウ
ムマスクも除去した。この下部フォトレジストマスク中
の得られた開口を次に検査しかつ原フォトリトグラフィ
ーマスクとの比較をも行った。再び原フォトリトグラフ
ィーマスクのパターンが下部フォトレジスト層中に正確
に再現されていることがわかりかつ得られたフォトレジ
ストマスク中の開口の側壁の弓状又は不均一の証拠はな
かった。
【0042】かくして、本発明の方法のいずれの実施態
様でも、上部フォトレジスト層30中にフォトリトグラ
フィーで形成された最初の開口を下部フォトレジスト層
10中に正確に再現することができ、***した線などの
ような集積回路構造物が既に上に形成されている半導体
ウエハのでこぼこな表面の正確かつ厳密なパターン形成
をもたらすことができる。本発明の方法では上部フォト
レジスト層中に形成されたマスク開口のコーナーのファ
セッティング(faceting)の問題がなくなり、それによっ
て下部フォトレジスト層中に形成される開口の弓状側壁
の形成がなくなる。本発明の方法では両方のフォトレジ
スト層が決して同時にエッチングされることがないので
下部フォトレジスト層中の開口のエッチング中のフォト
レジスト負荷の変化の問題もない。
【図面の簡単な説明】
【図1】多層フォトレジスト構造の上部フォトレジスト
層中の先行技術のフォトリトグラフィーでのパターン形
成を示す部分垂直断面図である。
【図2】上部フォトレジスト層中にフォトリトグラフィ
ーで形成されたパターンの下部フォトレジスト層中への
先行技術による再現方法を逐次的に示す部分垂直断面図
である。
【図3】図2に類似の図面である。
【図4】図2に類似の図面である。
【図5】上部フォトレジスト層中にフォトリトグラフィ
ーで形成されたパターンを下部フォトレジスト層中に正
確に再現するための本発明の方法の1つの実施態様を逐
次的に示す部分垂直断面図である。
【図6】図5に類似の図面である。
【図7】図5に類似の図面である。
【図8】図5に類似の図面である。
【図9】上部フォトレジスト層中にフォトリトグラフィ
ーで形成されたパターンを下部フォトレジスト層中に正
確に再現するための本発明の方法のもう1つの実施態様
を逐次的に示す部分垂直断面図である。
【図10】図9に類似の図面である。
【図11】図9に類似の図面である。
【図12】図9に類似の図面である。
【図13】図9に類似の図面である。
【図14】本発明の方法を示すフローシートである。
【符号の説明】
4 集積回路構造物 10 第1フォトレジスト層 14 開口側壁の弓状化部分 20 中間層(酸化物層) 20′ 薄くなった中間層 30 第2フォトレジスト層 36 第1フォトレジスト層の縁部のファセッティング 40 開口 50 もう1つの中間層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年6月14日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/027 21/3065

Claims (23)

    【特許請求の範囲】
  1. 【請求項1】 上部フォトレジスト層中にフォトリトグ
    ラフィーで形成されたマスクパターンを下部フォトレジ
    スト層中に正確に再現することができる、多層フォトレ
    ジストを用いて半導体ウエハのでこぼこな表面上にエッ
    チマスクを形成するための方法であって、(a) 半導体ウ
    エハの表面上に第1フォトレジスト層を形成する工程、
    (b) 該第1フォトレジスト層上に1層以上の中間層を形
    成する工程、(c) 該ウエハ上の該1層以上の中間層上に
    第2フォトレジスト層を形成する工程、(d) 該第2フォ
    トレジスト層中にフォトリトグラフィーでパターンを形
    成する工程、(e) 該第2フォトレジスト層の下の該1層
    以上の中間層中に該パターンを再現する工程、(f) 該上
    部フォトレジストの残部を除去する工程、及び(g) 該1
    層以上の中間層中に形成された該パターンをマスクとし
    て用いて第1フォトレジスト層中に該パターンを再現す
    る工程を含み、それによって該第2フォトレジスト層中
    にフォトリトグラフィーで形成されたマスクパターンを
    正確に該第1フォトレジスト層中に再現することができ
    る方法。
  2. 【請求項2】 該第2フォトレジスト層の下の該中間層
    中の該パターンの再現工程が該1層以上の中間層を異方
    性エッチングすることをも含む請求項1記載の方法。
  3. 【請求項3】 単一の中間層を用いかつ該第2フォトレ
    ジスト層の下の該中間層中に該パターンを再現する該工
    程が該中間層中を部分的に異方性エッチング(anisotrop
    ically etching) することをも含む請求項2記載の方
    法。
  4. 【請求項4】 該中間層中を部分的に異方性エッチング
    することによって該第2フォトレジスト層の下の該中間
    層中に該パターンを再現する該工程が該中間層の厚さの
    約60〜約90%を異方性エッチングすることをも含む
    請求項3記載の方法。
  5. 【請求項5】 該中間層中を部分的に異方性エッチング
    することによって該第2フォトレジスト層の下の該中間
    層中に該パターンを再現する該工程が該中間層の厚さの
    約70〜約80%を異方性エッチングすることをも含む
    請求項3記載の方法。
  6. 【請求項6】 該第2フォトレジスト層を除去する該工
    程後該中間層の残部を貫通してさらに異方性エッチング
    する工程を含む請求項3記載の方法。
  7. 【請求項7】 該中間層が二酸化シリコン、窒化シリコ
    ン、ポリシリコン及びアルミニウムからなる群から選ば
    れる請求項2記載の方法。
  8. 【請求項8】 該中間層が二酸化シリコンを含む請求項
    7記載の方法。
  9. 【請求項9】 該第1フォトレジスト層中に該パターン
    を再現した後該1層以上の中間層を除去する工程をも含
    む請求項1記載の方法。
  10. 【請求項10】 該第1フォトレジスト層上に1層以上
    の中間層を形成する該工程が該第1フォトレジスト層上
    に異なる物質の上部中間層と下部中間層とを形成するこ
    とをも含みかつ該第2フォトレジスト層の下の中間層中
    に該パターンを再現する該工程が下部中間層をエッチス
    トップとして用いて上部中間層を異方性エッチングする
    ことをも含む請求項1記載の方法。
  11. 【請求項11】 該上部フォトレジスト層の残部を除去
    する該工程後、該上部中間層中にエッチングされた該パ
    ターンをエッチマスクとして用いて該下部中間層をエッ
    チングする工程をも含む請求項9記載の方法。
  12. 【請求項12】 該上部中間層が二酸化シリコン、窒化
    シリコン、ポリシリコン、アルミニウム、タングステ
    ン、ケイ化タングステン、チタン、ケイ化チタン、窒化
    チタン、チタン−タングステン、ガリウム化合物、イン
    ジウム化合物、ホウ素化合物及びリン化合物からなる群
    から選ばれ、かつ該第2中間層が該群中の他の物質を含
    む請求項11記載の方法。
  13. 【請求項13】 該中間層の一方が二酸化シリコンを含
    みかつ該中間層の他方がアルミニウムを含む請求項12
    記載の方法。
  14. 【請求項14】 上部フォトレジスト層中にフォトリト
    グラフィーで形成されたパターンを下部フォトレジスト
    層中に正確に再現するために多層フォトレジストを用い
    る半導体ウエハのでこぼこな表面上にエッチマスクを形
    成する方法であって、(a) 半導体ウエハの表面上に下部
    フォトレジスト層を形成する工程、(b) 該下部フォトレ
    ジスト層上に異なる物質の中間層を形成する工程、(c)
    該ウエハ上の該中間層上に上部フォトレジスト層を形成
    する工程、(d) 該上部フォトレジスト層中にパターンを
    フォトリトグラフィーで形成する工程、(e) 該パターン
    形成された上部フォトレジスト層をエッチマスクとして
    用いて該中間層の一部分を異方性エッチングすることに
    よって該中間層中に該パターンを再現する工程、(f) 該
    上部フォトレジスト層の残部を除去する工程、(g) 該中
    間層を充分にブランケットエッチングして該中間層中の
    該開口パターンを通して下部フォトレジスト層を暴露さ
    せる工程、及び(h) 該中間層中に形成されたパターンを
    マスクとして用いて該下部フォトレジスト層中に該パタ
    ーンを再現する工程を含み、それによって上部フォトレ
    ジスト層中にフォトリトグラフィーで形成されたマスク
    パターンを該下部フォトレジスト層中に正確に再現する
    ことができる方法。
  15. 【請求項15】 該パターン形成された上部フォトレジ
    スト層をエッチマスクとして用いて該中間層の一部分を
    異方性エッチングする該工程が該中間層の厚さの約60
    〜約90%を異方性エッチングすることをも含む請求項
    14記載の方法。
  16. 【請求項16】 該パターン形成された上部フォトレジ
    スト層をエッチマスクとして用いて該中間層の一部分を
    異方性エッチングする該工程が該中間層の厚さの約70
    〜約80%を異方性エッチングすることをも含む請求項
    14記載の方法。
  17. 【請求項17】 該中間層が二酸化シリコン、窒化シリ
    コン、ポリシリコン及びアルミニウムからなる群から選
    ばれる請求項14記載の方法。
  18. 【請求項18】 該中間層がタングステン、ケイ化タン
    グステン、チタン、ケイ化チタン、窒化チタン及びチタ
    ン−タングステンからなる群から選ばれる耐火物質を含
    む請求項14記載の方法。
  19. 【請求項19】 該中間層がガリウム化合物、インジウ
    ム化合物、アンチモン化合物、ホウ素化合物及びリン化
    合物からなる群から選ばれるIII 族又はV族化合物を含
    む請求項14記載の方法。
  20. 【請求項20】 該中間層が二酸化シリコンを含む請求
    項14記載の方法。
  21. 【請求項21】 多層フォトレジストを用い、上部フォ
    トレジスト層中にフォトリトグラフィーで形成されたパ
    ターンを下部フォトレジスト層中に正確に再現して半導
    体ウエハのでこぼこな表面上にエッチマスクを形成する
    方法であって、(a) 半導体ウエハの表面上に下部フォト
    レジスト層を形成する工程、(b) 該下部フォトレジスト
    層上に異なる物質の第1中間層を形成する工程、(c) 該
    第1中間層又は該下部フォトレジスト層のどちらとも異
    なる物質の第2中間層を該第1中間層上に形成する工
    程、(d) 該ウエハ上の該第2中間層上に上部フォトレジ
    スト層を形成する工程、(e) 該上部フォトレジスト層中
    にパターンをフォトリトグラフィーで形成する工程、
    (f) 該パターン形成された上部フォトレジスト層をエッ
    チマスクとしてかつ該第1中間層をエッチストップとし
    て用いて該第2中間層を異方性エッチングすることによ
    って該第2中間層中に該パターンを再現する工程、(g)
    該上部フォトレジスト層の残部を除去する工程、(h) 該
    第1中間層の暴露部分をエッチングして該中間層中にエ
    ッチングされた該開口パターンを通して該下部フォトレ
    ジスト層の部分を暴露させる工程、及び(i) 該中間層中
    に形成された該パターンをマスクとして用いて該第1フ
    ォトレジスト層中に該パターンを再現する工程を含み、
    それによって該上部フォトレジスト層中にフォトリトグ
    ラフィーで形成されたマスクパターンを該下部フォトレ
    ジスト層中に正確に再現することができる方法。
  22. 【請求項22】 該第1中間層が二酸化シリコン、窒化
    シリコン、ポリシリコン、アルミニウム、タングステ
    ン、ケイ化タングステン、チタン、ケイ化チタン、窒化
    チタン、チタン−タングステン、ガリウム化合物、イン
    ジウム化合物、アンチモン化合物、ヒ素化合物、ホウ素
    化合物、及びリン化合物からなる群から選ばれかつ第2
    中間層が該群中の他の物質を含む請求項21記載の方
    法。
  23. 【請求項23】 該中間層の一方がアルミニウムを含み
    かつ該中間層の他方が二酸化シリコンを含む請求項21
    記載の方法。
JP3028815A 1990-02-26 1991-02-22 多層フォトレジストエッチング方法 Expired - Lifetime JP2593586B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US485331 1990-02-26
US07/485,331 US5126231A (en) 1990-02-26 1990-02-26 Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch

Publications (2)

Publication Number Publication Date
JPH0792688A true JPH0792688A (ja) 1995-04-07
JP2593586B2 JP2593586B2 (ja) 1997-03-26

Family

ID=23927742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3028815A Expired - Lifetime JP2593586B2 (ja) 1990-02-26 1991-02-22 多層フォトレジストエッチング方法

Country Status (5)

Country Link
US (1) US5126231A (ja)
EP (1) EP0444531B1 (ja)
JP (1) JP2593586B2 (ja)
KR (1) KR100216315B1 (ja)
DE (1) DE69126455T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181059A (ja) * 1995-12-15 1997-07-11 Hyundai Electron Ind Co Ltd 半導体装置の微細パターン製造方法
JP2007508697A (ja) * 2003-10-08 2007-04-05 ラム リサーチ コーポレーション 一酸化二窒素を使用したエッチバック方法
KR20200060472A (ko) * 2017-11-17 2020-05-29 미쓰이 가가쿠 가부시키가이샤 반도체 소자 중간체, 금속 함유막 형성용 조성물, 반도체 소자 중간체의 제조 방법, 및 반도체 소자의 제조 방법

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5320934A (en) * 1991-06-28 1994-06-14 Misium George R Bilayer photolithographic process
US5323047A (en) * 1992-01-31 1994-06-21 Sgs-Thomson Microelectronics, Inc. Structure formed by a method of patterning a submicron semiconductor layer
JP2910382B2 (ja) * 1992-03-09 1999-06-23 日本電気株式会社 半導体装置の製造方法
US5326727A (en) * 1992-12-30 1994-07-05 At&T Bell Laboratories Method for integrated circuit fabrication including linewidth control during etching
US5770350A (en) * 1993-11-09 1998-06-23 Lg Semicon Co. Ltd. Method for forming pattern using multilayer resist
US5587090A (en) * 1994-04-04 1996-12-24 Texas Instruments Incorporated Multiple level mask for patterning of ceramic materials
US5506172A (en) * 1994-08-29 1996-04-09 Micron Technology, Inc. Semiconductor processing method of forming an electrical interconnection between an outer layer and an inner layer
US5596226A (en) * 1994-09-06 1997-01-21 International Business Machines Corporation Semiconductor chip having a chip metal layer and a transfer metal and corresponding electronic module
US6740573B2 (en) 1995-02-17 2004-05-25 Micron Technology, Inc. Method for forming an integrated circuit interconnect using a dual poly process
KR0156316B1 (ko) * 1995-09-13 1998-12-01 김광호 반도체장치의 패턴 형성방법
KR100206597B1 (ko) * 1995-12-29 1999-07-01 김영환 반도체 장치의 미세패턴 제조방법
KR100394762B1 (ko) * 1996-02-13 2003-11-20 주식회사 엘지생활건강 장기간저장안정성이우수한농축분말세제조성물
US5976986A (en) * 1996-08-06 1999-11-02 International Business Machines Corp. Low pressure and low power C12 /HC1 process for sub-micron metal etching
US6054384A (en) * 1998-05-19 2000-04-25 Advanced Micro Devices, Inc. Use of hard masks during etching of openings in integrated circuits for high etch selectivity
US20030093894A1 (en) * 1999-02-23 2003-05-22 Dugas Matthew P. Double layer patterning and technique for making a magnetic recording head
US6269533B2 (en) * 1999-02-23 2001-08-07 Advanced Research Corporation Method of making a patterned magnetic recording head
US6496328B1 (en) 1999-12-30 2002-12-17 Advanced Research Corporation Low inductance, ferrite sub-gap substrate structure for surface film magnetic recording heads
TW444274B (en) * 2000-03-23 2001-07-01 Mosel Vitelic Inc Improvement method for dishing effect in the polysilicon film deposited on the trench
EP1229390A4 (en) * 2000-06-22 2004-06-02 Toray Industries POSITIVE RADIOSENSITIVE COMPOSITION AND METHOD FOR PRODUCING STRUCTURES USING THE SAME
TW479323B (en) * 2000-10-26 2002-03-11 United Microelectronics Corp Manufacturing method of dual damascene
US6409312B1 (en) 2001-03-27 2002-06-25 Lexmark International, Inc. Ink jet printer nozzle plate and process therefor
JP3830777B2 (ja) * 2001-06-14 2006-10-11 富士通株式会社 半導体装置の製造方法
US6811959B2 (en) 2002-03-04 2004-11-02 International Business Machines Corporation Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
US6740469B2 (en) 2002-06-25 2004-05-25 Brewer Science Inc. Developer-soluble metal alkoxide coatings for microelectronic applications
US6872506B2 (en) * 2002-06-25 2005-03-29 Brewer Science Inc. Wet-developable anti-reflective compositions
US7507783B2 (en) * 2003-02-24 2009-03-24 Brewer Science Inc. Thermally curable middle layer comprising polyhedral oligomeric silsesouioxanes for 193-nm trilayer resist process
US7074631B2 (en) * 2003-04-15 2006-07-11 Luminus Devices, Inc. Light emitting device methods
US7166871B2 (en) * 2003-04-15 2007-01-23 Luminus Devices, Inc. Light emitting systems
US7521854B2 (en) * 2003-04-15 2009-04-21 Luminus Devices, Inc. Patterned light emitting devices and extraction efficiencies related to the same
US7083993B2 (en) * 2003-04-15 2006-08-01 Luminus Devices, Inc. Methods of making multi-layer light emitting devices
US6831302B2 (en) * 2003-04-15 2004-12-14 Luminus Devices, Inc. Light emitting devices with improved extraction efficiency
US20040259279A1 (en) * 2003-04-15 2004-12-23 Erchak Alexei A. Light emitting device methods
US7667238B2 (en) * 2003-04-15 2010-02-23 Luminus Devices, Inc. Light emitting devices for liquid crystal displays
US7262550B2 (en) * 2003-04-15 2007-08-28 Luminus Devices, Inc. Light emitting diode utilizing a physical pattern
US7211831B2 (en) 2003-04-15 2007-05-01 Luminus Devices, Inc. Light emitting device with patterned surfaces
US7098589B2 (en) 2003-04-15 2006-08-29 Luminus Devices, Inc. Light emitting devices with high light collimation
US7084434B2 (en) * 2003-04-15 2006-08-01 Luminus Devices, Inc. Uniform color phosphor-coated light-emitting diode
US7105861B2 (en) * 2003-04-15 2006-09-12 Luminus Devices, Inc. Electronic device contact structures
US7274043B2 (en) * 2003-04-15 2007-09-25 Luminus Devices, Inc. Light emitting diode systems
US7344903B2 (en) * 2003-09-17 2008-03-18 Luminus Devices, Inc. Light emitting device processes
US7202177B2 (en) * 2003-10-08 2007-04-10 Lam Research Corporation Nitrous oxide stripping process for organosilicate glass
EP1673801B1 (en) * 2003-10-15 2014-04-09 Brewer Science, Inc. Developer-soluble materials and methods of using the same in via-first dual damascene applications
US7450311B2 (en) * 2003-12-12 2008-11-11 Luminus Devices, Inc. Optical display systems and methods
US8144424B2 (en) 2003-12-19 2012-03-27 Dugas Matthew P Timing-based servo verify head and magnetic media made therewith
US20070207406A1 (en) * 2004-04-29 2007-09-06 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
US20050255410A1 (en) 2004-04-29 2005-11-17 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
JP2007536683A (ja) 2004-05-04 2007-12-13 アドバンスト・リサーチ・コーポレーション 任意形状のギャップ・パターンのための集積型薄膜サブギャップ/サブ磁極構造、磁気記録ヘッド、及びその製造方法
US20090023239A1 (en) * 2004-07-22 2009-01-22 Luminus Devices, Inc. Light emitting device processes
US20060038188A1 (en) 2004-08-20 2006-02-23 Erchak Alexei A Light emitting diode systems
US20060043400A1 (en) * 2004-08-31 2006-03-02 Erchak Alexei A Polarized light emitting device
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7170100B2 (en) 2005-01-21 2007-01-30 Luminus Devices, Inc. Packaging designs for LEDs
US7692207B2 (en) * 2005-01-21 2010-04-06 Luminus Devices, Inc. Packaging designs for LEDs
US20070045640A1 (en) * 2005-08-23 2007-03-01 Erchak Alexei A Light emitting devices for liquid crystal displays
US20080099777A1 (en) * 2005-10-19 2008-05-01 Luminus Devices, Inc. Light-emitting devices and related systems
US7914974B2 (en) 2006-08-18 2011-03-29 Brewer Science Inc. Anti-reflective imaging layer for multiple patterning process
US8110425B2 (en) * 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
JP5367235B2 (ja) * 2007-06-07 2013-12-11 スパンション エルエルシー 半導体装置の製造方法
US8133659B2 (en) * 2008-01-29 2012-03-13 Brewer Science Inc. On-track process for patterning hardmask by multiple dark field exposures
WO2009121073A1 (en) 2008-03-28 2009-10-01 Advanced Research Corporation Thin film planar arbitrary gap pattern magnetic head
US9640396B2 (en) * 2009-01-07 2017-05-02 Brewer Science Inc. Spin-on spacer materials for double- and triple-patterning lithography
JP2010278140A (ja) * 2009-05-27 2010-12-09 Toshiba Corp パターン形成方法
US8767331B2 (en) 2009-07-31 2014-07-01 Advanced Research Corporation Erase drive system and methods of erasure for tape data cartridge
EP2667414A4 (en) * 2011-01-17 2014-08-13 Sumitomo Electric Industries METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT FROM SILICON CARBIDE
US20180163860A1 (en) * 2016-12-08 2018-06-14 Ford Global Technologies, Llc Torque converter valve
CN111487845A (zh) * 2019-01-29 2020-08-04 山东浪潮华光光电子股份有限公司 一种可以直接剥离的led管芯电极掩模图形的制作方法
CN117916635A (zh) * 2021-08-27 2024-04-19 奇跃公司 制造波导成型模具的方法和使用波导的相关***和方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043827A (ja) * 1983-08-20 1985-03-08 Mitsubishi Electric Corp 微細パタ−ンの形成方法
JPS60262150A (ja) * 1984-06-11 1985-12-25 Nippon Telegr & Teleph Corp <Ntt> 三層レジスト用中間層材料及びそれを用いた三層レジストパタン形成方法
JPH02162716A (ja) * 1988-12-15 1990-06-22 Nec Corp 微細パターンの形成方法
JPH02280316A (ja) * 1989-04-20 1990-11-16 Mitsubishi Electric Corp 集積回路のパターン形成方法
JPH0319335A (ja) * 1989-06-16 1991-01-28 Fujitsu Ltd パターン形成方法
JPH03104113A (ja) * 1989-09-18 1991-05-01 Yokogawa Electric Corp レジストパターンの形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
US4683024A (en) * 1985-02-04 1987-07-28 American Telephone And Telegraph Company, At&T Bell Laboratories Device fabrication method using spin-on glass resins

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043827A (ja) * 1983-08-20 1985-03-08 Mitsubishi Electric Corp 微細パタ−ンの形成方法
JPS60262150A (ja) * 1984-06-11 1985-12-25 Nippon Telegr & Teleph Corp <Ntt> 三層レジスト用中間層材料及びそれを用いた三層レジストパタン形成方法
JPH02162716A (ja) * 1988-12-15 1990-06-22 Nec Corp 微細パターンの形成方法
JPH02280316A (ja) * 1989-04-20 1990-11-16 Mitsubishi Electric Corp 集積回路のパターン形成方法
JPH0319335A (ja) * 1989-06-16 1991-01-28 Fujitsu Ltd パターン形成方法
JPH03104113A (ja) * 1989-09-18 1991-05-01 Yokogawa Electric Corp レジストパターンの形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181059A (ja) * 1995-12-15 1997-07-11 Hyundai Electron Ind Co Ltd 半導体装置の微細パターン製造方法
JP2007508697A (ja) * 2003-10-08 2007-04-05 ラム リサーチ コーポレーション 一酸化二窒素を使用したエッチバック方法
KR20200060472A (ko) * 2017-11-17 2020-05-29 미쓰이 가가쿠 가부시키가이샤 반도체 소자 중간체, 금속 함유막 형성용 조성물, 반도체 소자 중간체의 제조 방법, 및 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR920000114A (ko) 1992-01-10
DE69126455D1 (de) 1997-07-17
EP0444531A2 (en) 1991-09-04
KR100216315B1 (ko) 1999-08-16
US5126231A (en) 1992-06-30
EP0444531B1 (en) 1997-06-11
EP0444531A3 (en) 1993-06-16
DE69126455T2 (de) 1997-12-18
JP2593586B2 (ja) 1997-03-26

Similar Documents

Publication Publication Date Title
JP2593586B2 (ja) 多層フォトレジストエッチング方法
US5644153A (en) Method for etching nitride features in integrated circuit construction
US6255022B1 (en) Dry development process for a bi-layer resist system utilized to reduce microloading
US5710076A (en) Method for fabricating a sub-half micron MOSFET device with global planarization of insulator filled shallow trenches, via the use of a bottom anti-reflective coating
US6908716B2 (en) Disposable hard mask for photomask plasma etching
US6348405B1 (en) Interconnection forming method utilizing an inorganic antireflection layer
US20040192034A1 (en) Method of manufacturing semiconductor device
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
US20050164478A1 (en) Novel method of trimming technology
JP4861987B2 (ja) 膜スタックをエッチングするための方法およびシステム
US6531349B2 (en) Method of etching polycrystalline silicon film by using two consecutive dry-etching processes
US7307009B2 (en) Phosphoric acid free process for polysilicon gate definition
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
US6787455B2 (en) Bi-layer photoresist method for forming high resolution semiconductor features
US5332653A (en) Process for forming a conductive region without photoresist-related reflective notching damage
US6001541A (en) Method of forming contact openings and contacts
EP0304077B1 (en) Method of forming a fine pattern
JPH10242117A (ja) 半導体装置の製造方法
US5968711A (en) Method of dry etching A1Cu using SiN hard mask
JP2002289592A (ja) 半導体装置の製造方法
US7371695B2 (en) Use of TEOS oxides in integrated circuit fabrication processes
US20070161255A1 (en) Method for etching with hardmask
JPH05259269A (ja) 素子分離領域の形成方法
US8034721B2 (en) Manufacturing method of semiconductor device
US20100151685A1 (en) Methods of removing multi-layered structure and of manufacturing semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961111