JPS6074521A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS6074521A JPS6074521A JP58180509A JP18050983A JPS6074521A JP S6074521 A JPS6074521 A JP S6074521A JP 58180509 A JP58180509 A JP 58180509A JP 18050983 A JP18050983 A JP 18050983A JP S6074521 A JPS6074521 A JP S6074521A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- resist
- layer
- conductivity
- sensitive resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/093—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antistatic means, e.g. for charge depletion
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野」
本発明はパターン形成方法に関し、特に電子線露光によ
るマスクの）Ｊ？ターンあるいは半導体装置の回路ノｊ
ターンの形成に使用されるものである。
るマスクの）Ｊ？ターンあるいは半導体装置の回路ノｊ
ターンの形成に使用されるものである。
従来、電子線露光によりガラス基板上にマスクパターン
を形成する場合、まず、第１図に示す如くガラス基板１
上に例えばスフ４ツタ法により約０．１μｍのＣｒ層２
を形成し、更に電子線感応レジスト３を例えば回転塗布
により約０．６μｍ塗布する。次に、１８０Ｃでプリベ
ーキングを行なった後、室温まで冷却し、次いで電子線
露光装置を用いて電子線を前記電子線感応レジスト３に
照射した後、現像し、更にレジストパターンをマスクと
してＯｒ層２を工、チングすることによシ所望のノリー
ンを形成している。
を形成する場合、まず、第１図に示す如くガラス基板１
上に例えばスフ４ツタ法により約０．１μｍのＣｒ層２
を形成し、更に電子線感応レジスト３を例えば回転塗布
により約０．６μｍ塗布する。次に、１８０Ｃでプリベ
ーキングを行なった後、室温まで冷却し、次いで電子線
露光装置を用いて電子線を前記電子線感応レジスト３に
照射した後、現像し、更にレジストパターンをマスクと
してＯｒ層２を工、チングすることによシ所望のノリー
ンを形成している。
また、半導体ウェハ上に回路パターンを形成する場合に
も、第２図に示す如く、シリコン基板４上に例えば酸化
、気相成長等によシ絶縁層５を形成し、更に電子線感応
レジスト３を塗布した後、同様に電子線露光、現像、エ
ツチングを行なうことによシ所望のノやターンを形成し
ている。
も、第２図に示す如く、シリコン基板４上に例えば酸化
、気相成長等によシ絶縁層５を形成し、更に電子線感応
レジスト３を塗布した後、同様に電子線露光、現像、エ
ツチングを行なうことによシ所望のノやターンを形成し
ている。
しかしながら、電子線露光を行なうと、レジストの破片
が飛散することがあシ、このレジスト破片が以下のよう
な種々の悪影響を生じさせる原因となる。
が飛散することがあシ、このレジスト破片が以下のよう
な種々の悪影響を生じさせる原因となる。
（１） ポジ型電子線感応レジストの場合、電子線を照
射した領域に、またネガ型電子線感応レジストの場合、
未露光の領域にそれぞれレジストの破片が付着すると、
その箇所においてレジスト厚が増加するため、適正現像
を行なった際、レジストが溶解しないで残る。したがっ
て、その箇所では本来エツチングされるべき層が残存し
てしまうため、これが欠陥となり、マスクあるいは半導
体装置の歩留りを低下させる。
射した領域に、またネガ型電子線感応レジストの場合、
未露光の領域にそれぞれレジストの破片が付着すると、
その箇所においてレジスト厚が増加するため、適正現像
を行なった際、レジストが溶解しないで残る。したがっ
て、その箇所では本来エツチングされるべき層が残存し
てしまうため、これが欠陥となり、マスクあるいは半導
体装置の歩留りを低下させる。
（１） レジスト破片が露光装置の電子線光学鋼部に付
着した場合、その後の露光中にビームのチャージアップ
が起こったり、その結果中じるビームドリフトが増加し
てパターン精度が悪くなる場合がある。
着した場合、その後の露光中にビームのチャージアップ
が起こったり、その結果中じるビームドリフトが増加し
てパターン精度が悪くなる場合がある。
０１１） レジスト破片が露光装置の各種測定用部品の
周辺に付着した場合、露光装置の調整が困難となり、付
着したレジスト破片を低速度で走査したビームにより再
蒸発させることができないと、その部品を変換する必要
がでてくる。
周辺に付着した場合、露光装置の調整が困難となり、付
着したレジスト破片を低速度で走査したビームにより再
蒸発させることができないと、その部品を変換する必要
がでてくる。
上述したレジスト破片の飛散は電子線のドーズ量に依存
し、高ドーズ量となるほど顕著になることから、その原
因の一つとして露光中のレジストの静電破壊が考えられ
る。
し、高ドーズ量となるほど顕著になることから、その原
因の一つとして露光中のレジストの静電破壊が考えられ
る。
すなわち、例えば第３図に示すようにビーム電流Ｉｂ、
レジスト抵抗Ｒがともに大きいと、レジスト３表面とＣ
ｒ層２面との間の電界強度が著しく増加する。例えば、
レジスト３の厚さをＯｓ ６／Ａｍ ｓ Ｃｒ ４ ｊ
ノ厚さを０−１ ａｍ 、 Ｉｂ＝ ２０００（ｎＡ
）、Ｒ＝ １０ （ｋΩ）とすると、電子線が照射さ
れた箇所では局部的に−Ｉｂ−囮の電圧が印加されるこ
とに相当し、電界強度は３ 、３ （ｋＶ／ｃｍ）とな
る。この結果、レジスト３が静電破壊を起こし、レジス
ト破片が飛散すると考えられる。
レジスト抵抗Ｒがともに大きいと、レジスト３表面とＣ
ｒ層２面との間の電界強度が著しく増加する。例えば、
レジスト３の厚さをＯｓ ６／Ａｍ ｓ Ｃｒ ４ ｊ
ノ厚さを０−１ ａｍ 、 Ｉｂ＝ ２０００（ｎＡ
）、Ｒ＝ １０ （ｋΩ）とすると、電子線が照射さ
れた箇所では局部的に−Ｉｂ−囮の電圧が印加されるこ
とに相当し、電界強度は３ 、３ （ｋＶ／ｃｍ）とな
る。この結果、レジスト３が静電破壊を起こし、レジス
ト破片が飛散すると考えられる。
本発明は上記事情に鑑みてなされたものであシ、電子線
感応レジストの破片が飛散するのを防止して、マスク、
半導体装置等の歩留りを向上させるとともに露光装置へ
の悪影響を解消し得る／９ターン形成方法を提供しよう
とするものである。
感応レジストの破片が飛散するのを防止して、マスク、
半導体装置等の歩留りを向上させるとともに露光装置へ
の悪影響を解消し得る／９ターン形成方法を提供しよう
とするものである。
本発明のパターン形成方法は、電子線露光前に電子線感
応レジスト表面の導電性を増加させる仁とを特徴とする
ものである。
応レジスト表面の導電性を増加させる仁とを特徴とする
ものである。
本発明において電子線感応レジスト表面の導５−
子化合物層を形成する。
上述したような方法により例えば第４図に示す如く、ガ
ラス基板Ｉ上に０１層２を形成した後、電子線感応レジ
スト３を塗布し、史にその表面に導電性の高い層６を形
成すると、表面の抵抗を低下させることができ、表面と
０１層２との間の抵抗ｒを実効的に低下させることがで
きるので、静電破壊が生じに〈〈なｐルジスト破片の飛
散を著しく減少することができる。
ラス基板Ｉ上に０１層２を形成した後、電子線感応レジ
スト３を塗布し、史にその表面に導電性の高い層６を形
成すると、表面の抵抗を低下させることができ、表面と
０１層２との間の抵抗ｒを実効的に低下させることがで
きるので、静電破壊が生じに〈〈なｐルジスト破片の飛
散を著しく減少することができる。
以下、本発明の実施例を貌明する。
まず、ガラス基板上にＣｒ＠を形成し、更にその上に電
子線感応レゾスト、例えばポリ（７０ロエチルαクロロ
アクリレート）を塗布した後、プリベー午ングしたもの
を用意した◎ 実施例１ 上記ガラス基板を例えば−４Ｃの恒温槽中に１５分以上
放置した後、取出して室温まで戻した。レゾスト温度が
室温に戻るまでにレジスト表面に水の凝縮層が形成され
た。
子線感応レゾスト、例えばポリ（７０ロエチルαクロロ
アクリレート）を塗布した後、プリベー午ングしたもの
を用意した◎ 実施例１ 上記ガラス基板を例えば−４Ｃの恒温槽中に１５分以上
放置した後、取出して室温まで戻した。レゾスト温度が
室温に戻るまでにレジスト表面に水の凝縮層が形成され
た。
６一
実施例２
上記ガラス基板をイソプロピルアルコール（以下、ＩＰ
Ａと略記する）に約３０秒間浸漬するか、又はレジスト
表面にＩＰＡをスプレーした後、ＩＰＡを気化させた。
Ａと略記する）に約３０秒間浸漬するか、又はレジスト
表面にＩＰＡをスプレーした後、ＩＰＡを気化させた。
この結果、レジスト表れた。
実施例３
上記ガラス基板上の電子線感応レジスト上に導電性の良
好なホトレジスト（ＯＦ’ＰＲレジスト：東京応化社製
商品名）を塗布した。
好なホトレジスト（ＯＦ’ＰＲレジスト：東京応化社製
商品名）を塗布した。
上記実施例１〜３のガラス基板について、表面とＣｒ層
との間の抵抗値を第５図に示す５点について測定した結
果を下記表に示す。なお、下記表中実施例２ ｉｊ Ｉ
ＰＡに３０秒間浸漬後ＩＰＡを気化させたものであり、
また比較例は実施例１〜３のような処理を行なっていな
いものである。
との間の抵抗値を第５図に示す５点について測定した結
果を下記表に示す。なお、下記表中実施例２ ｉｊ Ｉ
ＰＡに３０秒間浸漬後ＩＰＡを気化させたものであり、
また比較例は実施例１〜３のような処理を行なっていな
いものである。
上記表から明らかなように比較例については測定箇所に
よってバラツキが犬きく、抵抗値の非常に高い箇所があ
る。これに対して実施例１〜３では抵抗値が小さく、シ
かも面内においてほぼ均一となっている。
よってバラツキが犬きく、抵抗値の非常に高い箇所があ
る。これに対して実施例１〜３では抵抗値が小さく、シ
かも面内においてほぼ均一となっている。
また、実施例２のガラス基板についてＩＰＡ処理後の抵
抗値の経時変化を調べたところ、第６図に示すような結
果が得られた。第６図かられかるように、一度実施例２
のような処理をすれば、約７時間経過後でも一様に導電
性を高く保つことができる。
抗値の経時変化を調べたところ、第６図に示すような結
果が得られた。第６図かられかるように、一度実施例２
のような処理をすれば、約７時間経過後でも一様に導電
性を高く保つことができる。
次に、実施例１〜３及び比較例のガラス基板について高
ドーズ量（４０μＣ／１ｌｒＬ２）で１０μｍの間隔を
あけて１０μｍづつ電子線露光を行なった後、現像前に
この部分（１０１ｔｍラインアンドスペース）のレゾス
トパターン像（暗視野像）の写真撮影を行なった。この
結果、比較例ではレジスト破片の飛散が多いのに対し、
実施例１〜３ではレジスト破片の飛散がほとんどないこ
とが確認された。
ドーズ量（４０μＣ／１ｌｒＬ２）で１０μｍの間隔を
あけて１０μｍづつ電子線露光を行なった後、現像前に
この部分（１０１ｔｍラインアンドスペース）のレゾス
トパターン像（暗視野像）の写真撮影を行なった。この
結果、比較例ではレジスト破片の飛散が多いのに対し、
実施例１〜３ではレジスト破片の飛散がほとんどないこ
とが確認された。
次いで、現像を行なった後、レジストハターンをマスク
としてＣｒ層をエツチングし、ノ９ターン形成後レジス
トパターンを除去してホトマスクを製造したところ、実
施例１〜３では比較例より歩留りが著しく向上している
ことが確認された。
としてＣｒ層をエツチングし、ノ９ターン形成後レジス
トパターンを除去してホトマスクを製造したところ、実
施例１〜３では比較例より歩留りが著しく向上している
ことが確認された。
また、露光装置への悪影響、すなわち電子線光学鏡筒の
汚染によるパターン精度の悪化あるいは各種測定用部品
の汚染による調整の困難等は全く生じなかった。しかも
実施例１〜３のような処理を行なっても露光後のプロセ
スには全９− く影響がなかった。
汚染によるパターン精度の悪化あるいは各種測定用部品
の汚染による調整の困難等は全く生じなかった。しかも
実施例１〜３のような処理を行なっても露光後のプロセ
スには全９− く影響がなかった。
なお、上記実施例１〜３では本発明をマスクの製造に適
用した場合について説明したが、本発明を半導体装置の
製造に適用した場合にも同様な効果を得ることができる
。
用した場合について説明したが、本発明を半導体装置の
製造に適用した場合にも同様な効果を得ることができる
。
また、上記実施例１〜３では電子線感応レゾストとして
ポリ（フロロエテルαクロロアクリレート）を用いたが
、ＰＭＭＡ （ポリメチルメタクリレート）等信の電子
線感応レジストを用いた場合にも同様な効果が得られる
ことが確認された。
ポリ（フロロエテルαクロロアクリレート）を用いたが
、ＰＭＭＡ （ポリメチルメタクリレート）等信の電子
線感応レジストを用いた場合にも同様な効果が得られる
ことが確認された。
また、上記実施例２ではイソプロピルアルコール（ＩＰ
Ａ ）を用いたが、これに限らず他の有機溶剤を用いて
もよい。
Ａ ）を用いたが、これに限らず他の有機溶剤を用いて
もよい。
更に、上記実施例３では導電性の良好な高分子化合物層
としてＯＩｉ’ＰＲレジストを用いたが、これに限らず
他の高分子化合物を用いてもよい。
としてＯＩｉ’ＰＲレジストを用いたが、これに限らず
他の高分子化合物を用いてもよい。
以上詳述した如く本発明のＡ？ターン形成方法によれば
、電子線感応レジストの破片が飛散す１０− るのを防止して、マスク、半導体装置等の歩留９を向上
させるとともに露光装置への悪影響を解消できる等顕著
な効果を奏するものである。
、電子線感応レジストの破片が飛散す１０− るのを防止して、マスク、半導体装置等の歩留９を向上
させるとともに露光装置への悪影響を解消できる等顕著
な効果を奏するものである。
第１図及び第２図はそれぞれ従来のパターン形成方法を
示す断面図、第３図は従来の／母ターン形成方法の欠点
を説明するための断面図、第４図は本発明の７やターン
形成方法の概要を説明するための断面図、第５図は本発
明の実施例１〜３における表面とＣｒ層との間の抵抗値
の測定箇所を示す平面図、第６図は本発明の実施例２に
おける抵抗値の経時変化を示す特性図である。 Ｉ・・・ガラス基板、２・・・Ｃｒ層、３・・・電子線
感応レジスト、４・・・シリコン基板、５・・・絶縁層
、６・・・導電性の高い層。 出願人代理人 弁理士 鈴 江 武 彦１１− 第１図 第２図 第３図 第４図
示す断面図、第３図は従来の／母ターン形成方法の欠点
を説明するための断面図、第４図は本発明の７やターン
形成方法の概要を説明するための断面図、第５図は本発
明の実施例１〜３における表面とＣｒ層との間の抵抗値
の測定箇所を示す平面図、第６図は本発明の実施例２に
おける抵抗値の経時変化を示す特性図である。 Ｉ・・・ガラス基板、２・・・Ｃｒ層、３・・・電子線
感応レジスト、４・・・シリコン基板、５・・・絶縁層
、６・・・導電性の高い層。 出願人代理人 弁理士 鈴 江 武 彦１１− 第１図 第２図 第３図 第４図
Claims (4)
- （１）被処理物上に電子線感応レジストを塗布し、電子
線露光を行なった後、現像し、更に被処理物をエツチン
グすることにより７臂ターンを形成するにあたシ、電子
線露光前に電子線感応レジスト表面の導電性を増加させ
ることを特徴とする／母ターン形成方法。 - （２）電子線感応レジストが塗布された被処理物を冷却
後、室温に戻し電子線感応レジスト表面に水の層を形成
することにより導電性を増加させることを特徴とする特
許請求の範囲第１項記載のノｆターン形成方法。 - （３）電子線感応レジスト表面に有機溶剤膚を電性を増
加させることを特徴とする特許請求の範囲第１項記載の
・母ターン形成方法。 - （４）電子線感応レジスト表面に導電性の良好な高分子
化合物層を形成することに％徴とする特許請求の範囲第
１項記載の７４ターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180509A JPH0715868B2 (ja) | 1983-09-30 | 1983-09-30 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180509A JPH0715868B2 (ja) | 1983-09-30 | 1983-09-30 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6074521A true JPS6074521A (ja) | 1985-04-26 |
| JPH0715868B2 JPH0715868B2 (ja) | 1995-02-22 |
Family
ID=16084486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58180509A Expired - Lifetime JPH0715868B2 (ja) | 1983-09-30 | 1983-09-30 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715868B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810617A (en) * | 1985-11-25 | 1989-03-07 | General Electric Company | Treatment of planarizing layer in multilayer electron beam resist |
| EP2410379A3 (en) * | 2010-07-23 | 2012-02-15 | Shin-Etsu Chemical Co., Ltd. | Substrate to be processed having laminated thereon resist film for electron beam and organic conductive film, method for manufacturing the same, and resist pattering process |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5443681A (en) * | 1977-09-13 | 1979-04-06 | Mitsubishi Electric Corp | Electron beam light-exposing method |
| JPS55105331A (en) * | 1979-02-08 | 1980-08-12 | Nec Corp | Method for forming electronic-beam resist pattern on electrical insulating material |
| JPS56114323A (en) * | 1980-02-15 | 1981-09-08 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method for electron beam lighography |
| JPS5796333A (en) * | 1980-12-09 | 1982-06-15 | Fujitsu Ltd | Production of substrate for exposure of charged beam |
| JPS5799739A (en) * | 1980-12-12 | 1982-06-21 | Toshiba Corp | Charged beam exposure method |
-
1983
- 1983-09-30 JP JP58180509A patent/JPH0715868B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5443681A (en) * | 1977-09-13 | 1979-04-06 | Mitsubishi Electric Corp | Electron beam light-exposing method |
| JPS55105331A (en) * | 1979-02-08 | 1980-08-12 | Nec Corp | Method for forming electronic-beam resist pattern on electrical insulating material |
| JPS56114323A (en) * | 1980-02-15 | 1981-09-08 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method for electron beam lighography |
| JPS5796333A (en) * | 1980-12-09 | 1982-06-15 | Fujitsu Ltd | Production of substrate for exposure of charged beam |
| JPS5799739A (en) * | 1980-12-12 | 1982-06-21 | Toshiba Corp | Charged beam exposure method |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810617A (en) * | 1985-11-25 | 1989-03-07 | General Electric Company | Treatment of planarizing layer in multilayer electron beam resist |
| EP2410379A3 (en) * | 2010-07-23 | 2012-02-15 | Shin-Etsu Chemical Co., Ltd. | Substrate to be processed having laminated thereon resist film for electron beam and organic conductive film, method for manufacturing the same, and resist pattering process |
| US8563216B2 (en) | 2010-07-23 | 2013-10-22 | Shin-Etsu Chemical Co., Ltd. | Substrate to be processed having laminated thereon resist film for electron beam and organic conductive film, method for manufacturing the same, and resist patterning process |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715868B2 (ja) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930000293B1 (ko) | 미세패턴형성방법 | |
| JP2994501B2 (ja) | パターン形成方法 | |
| JPS6074521A (ja) | パタ−ン形成方法 | |
| JP2516968B2 (ja) | 二層構造電子線レジスト用平坦化材料 | |
| JPH01118127A (ja) | パターン形成方法 | |
| TWI238456B (en) | Composite layer method for minimizing PED effect | |
| JPS6043827A (ja) | 微細パタ−ンの形成方法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPH01142721A (ja) | ポジ型感光性パターン形成材料およびパターン形成方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
| JPS6137774B2 (ja) | ||
| JPS6256947A (ja) | 二層構造レジスト用平坦化層組成物 | |
| JPH02174216A (ja) | 半導体装置の製造方法 | |
| JPS63254728A (ja) | レジストパタ−ンの形成方法 | |
| JP2738693B2 (ja) | 微細パターン形成方法 | |
| JP2002025935A (ja) | 導体部材形成方法、パターン形成方法 | |
| JP2001297970A (ja) | 薄膜パターン及びその形成方法 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| JPS63182817A (ja) | 現像処理方法 | |
| JPH02252231A (ja) | 微細パターン形成方法 | |
| KR920002025B1 (ko) | 원자외선을 이용한 감광성 내식막 경화방법 | |
| JPH0845811A (ja) | パターン形成方法およびそれを用いた半導体集積回路装置の製造方法 | |
| JPS61214433A (ja) | レジスト被膜及びパタ−ンの形成方法 | |
| JPS63136631A (ja) | パタ−ン形成方法 |