JPS6042662A - プリント配線板の検査方法とその検査装置 - Google Patents
プリント配線板の検査方法とその検査装置Info
- Publication number
- JPS6042662A JPS6042662A JP58150836A JP15083683A JPS6042662A JP S6042662 A JPS6042662 A JP S6042662A JP 58150836 A JP58150836 A JP 58150836A JP 15083683 A JP15083683 A JP 15083683A JP S6042662 A JPS6042662 A JP S6042662A
- Authority
- JP
- Japan
- Prior art keywords
- network
- inspection
- wiring board
- printed wiring
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、プリント配線板の検査方法とその検査装置に
係り、さらに詳しくけ、プリント配線板におけるパター
ンをネットワーク単位に分けて、ネットワーク毎に基準
となる特定のビン（以下基準ビンと称する）とネットワ
ーク内の他のビンとの断線検査並びに基準ビンに対して
該ネットワークに属さない他の全てのビンとの一括短絡
検査とを迅速容易に信頼性高く順次全ネットワークにつ
いて行うことを特徴とするプリント配線板の検査方法と
その検査装置に関する。
係り、さらに詳しくけ、プリント配線板におけるパター
ンをネットワーク単位に分けて、ネットワーク毎に基準
となる特定のビン（以下基準ビンと称する）とネットワ
ーク内の他のビンとの断線検査並びに基準ビンに対して
該ネットワークに属さない他の全てのビンとの一括短絡
検査とを迅速容易に信頼性高く順次全ネットワークにつ
いて行うことを特徴とするプリント配線板の検査方法と
その検査装置に関する。
プリント配線板の検査方法は、一般に被検査体であるプ
リント配線板のパターンの一部であるランドにプローブ
ビンを接触させ、各ランド間の導通状態の有無を検査す
るのであるが、あらかじめ例えば中央制御装置１１ｔ（
ＩＣメモリ）に記憶させておいた良品のプリント配線板
のパターンの基準データと各被検査のパターンのデータ
とを比較することにより、パターンの断線或いは短絡な
どの不良回路部分を発見するものである。
リント配線板のパターンの一部であるランドにプローブ
ビンを接触させ、各ランド間の導通状態の有無を検査す
るのであるが、あらかじめ例えば中央制御装置１１ｔ（
ＩＣメモリ）に記憶させておいた良品のプリント配線板
のパターンの基準データと各被検査のパターンのデータ
とを比較することにより、パターンの断線或いは短絡な
どの不良回路部分を発見するものである。
そのため従来は、ある基準ピンに対してどのピンとの間
のパターンが導通しているかを検査するのに、基準ピン
以外の全てのピンについて導通検査を行うところのいわ
ゆるスキャン方式の全ビン検査が行われていた。
のパターンが導通しているかを検査するのに、基準ピン
以外の全てのピンについて導通検査を行うところのいわ
ゆるスキャン方式の全ビン検査が行われていた。
しかしながら、このような全ピン検査では、被検査体で
あるプリント配線板のパターンのランドに接触するピン
の数が例えば１本（通常はｎは数千水の多数のピン）で
あれば、ｎ（ｎ−１）ｘＱ回のスキャナー（全ピン検査
操作）を繰り返さなければならないため、自ずから高速
のスキャン操作をしなければ女らず、被検査体であるプ
リント配線框に蓄電する電気容量が残存する。
あるプリント配線板のパターンのランドに接触するピン
の数が例えば１本（通常はｎは数千水の多数のピン）で
あれば、ｎ（ｎ−１）ｘＱ回のスキャナー（全ピン検査
操作）を繰り返さなければならないため、自ずから高速
のスキャン操作をしなければ女らず、被検査体であるプ
リント配線框に蓄電する電気容量が残存する。
それゆえ、このような検査操作回数の多い検査方法では
本来短絡していないパターン間のピンが蓄電により短絡
した状態を示してプリント配線板の誤検査の原因となっ
ていた。また、高速スキャンによる特性インピーダンス
の不整合並びに定在波による放出などの不都合があった
。
本来短絡していないパターン間のピンが蓄電により短絡
した状態を示してプリント配線板の誤検査の原因となっ
ていた。また、高速スキャンによる特性インピーダンス
の不整合並びに定在波による放出などの不都合があった
。
そこで本発明者は、上記従来の検査方法の欠点を除去す
るために、プリント配線板はスルホールやパットなどの
ピンが接触するランドが導体パターンによって接続され
、幾つかのネットワークを構成していることに着眼し、
プリント配線板の検査に当り、あらかじめ良品のプリン
ト配線板の基準データの中央制御装置への吸い上げは、
ネットワーク毎に基準ビンとこのネットワークに属する
ピンの番号群を記憶させておき、検査時に中央制御装置
のＩＣメモリより順次ネットワーク毎に基準ビンなどの
ピン番号群を読み出し、ネットワーク内の断線検査と、
該ネットワークに属さない他の全てのピンとの一括短絡
検査を行う方法とこの検査に使用する装置を案出した。
るために、プリント配線板はスルホールやパットなどの
ピンが接触するランドが導体パターンによって接続され
、幾つかのネットワークを構成していることに着眼し、
プリント配線板の検査に当り、あらかじめ良品のプリン
ト配線板の基準データの中央制御装置への吸い上げは、
ネットワーク毎に基準ビンとこのネットワークに属する
ピンの番号群を記憶させておき、検査時に中央制御装置
のＩＣメモリより順次ネットワーク毎に基準ビンなどの
ピン番号群を読み出し、ネットワーク内の断線検査と、
該ネットワークに属さない他の全てのピンとの一括短絡
検査を行う方法とこの検査に使用する装置を案出した。
すなわち、従来の検査方法の高速スキャン方式に伴う前
記の欠点及び不都合を解消できるところの一括短絡検査
を可能とし、反面プリント配線板への蓄電の影響を無く
すようネットワーク毎の短絡検査をゆっくり行い全体と
しては検査所要時間を短縮し、かつ信頼性の高い導通検
査を行うことのできるプリント配線板の検査方法とその
検査装置を提供することを目的とするものである。
記の欠点及び不都合を解消できるところの一括短絡検査
を可能とし、反面プリント配線板への蓄電の影響を無く
すようネットワーク毎の短絡検査をゆっくり行い全体と
しては検査所要時間を短縮し、かつ信頼性の高い導通検
査を行うことのできるプリント配線板の検査方法とその
検査装置を提供することを目的とするものである。
以下、本発明の実施例を図面に基づいて具体的に説明す
る。
る。
第１図は本発明のプリント配線板の検査装置に使用する
回路の主要部概略回路図、第２図は第１図の回路におけ
るスイッチ開閉状態を示す機能説明図である。
回路の主要部概略回路図、第２図は第１図の回路におけ
るスイッチ開閉状態を示す機能説明図である。
まず、第１図において、１．２．３．４．５はそれぞれ
基準ビンの位置を示し、各ネットワークのグループピン
の頭ピン番号に対応するものである。
基準ビンの位置を示し、各ネットワークのグループピン
の頭ピン番号に対応するものである。
（Ａ）はデコード回路であり、入力が特定の値になった
時にのみ“［Ｉ・になる複数の出力信号から構成される
。（ハ）はリセットの信号線であり、信号を送ればラッ
チＩＣがリセットされる。（Ｃ）はラッチＩＣであり、
セット・リセットのＩＣである。（Ｄ）はアクティブ機
能を引き出す信号線であり、ＡＮＤゲート■）、ＯＲゲ
ート（Ｆ′）、インバーター（Ｇ）などによってオール
アクティブ機能が形成される。また、（０）は検出点で
あり、（Ｔ）はシフトレジスターである。
時にのみ“［Ｉ・になる複数の出力信号から構成される
。（ハ）はリセットの信号線であり、信号を送ればラッ
チＩＣがリセットされる。（Ｃ）はラッチＩＣであり、
セット・リセットのＩＣである。（Ｄ）はアクティブ機
能を引き出す信号線であり、ＡＮＤゲート■）、ＯＲゲ
ート（Ｆ′）、インバーター（Ｇ）などによってオール
アクティブ機能が形成される。また、（０）は検出点で
あり、（Ｔ）はシフトレジスターである。
次に第２図において、１．２．３．４．５はそれぞれ基
準ビンの位置を示す。（５）及び（Ｕ）はトランジス−
（ＢＥＴ ）であり、スイッチの機能をも有するもので
ある。
準ビンの位置を示す。（５）及び（Ｕ）はトランジス−
（ＢＥＴ ）であり、スイッチの機能をも有するもので
ある。
そして第３図はプリント配線板のパータンの一部拡大平
面図である。この図面において、（Ｐ）はプリント配線
板の基板表面であり、１．２．３．４．５．６．７は各
スルホールとそのランド部分を示し、（イ）、（ロ）、
ｅ載に）は各スルホール間の導通線を示す。
面図である。この図面において、（Ｐ）はプリント配線
板の基板表面であり、１．２．３．４．５．６．７は各
スルホールとそのランド部分を示し、（イ）、（ロ）、
ｅ載に）は各スルホール間の導通線を示す。
第１図に示す回路を有する本発明のプリント配線板の検
査装置は、被検査体であるプリント配線板におけるネッ
トワ、−り毎に該基準ビンとこのネットワークに属する
他のピンの番号群を指定するデコード機能と、全ビンに
ついてのオールアクティブ機能と、基準ビン以外の該ネ
ットワークに属する他の全てのビンをカットするための
ラッチ機能とを少なくとも有することを特徴としている
。
査装置は、被検査体であるプリント配線板におけるネッ
トワ、−り毎に該基準ビンとこのネットワークに属する
他のピンの番号群を指定するデコード機能と、全ビンに
ついてのオールアクティブ機能と、基準ビン以外の該ネ
ットワークに属する他の全てのビンをカットするための
ラッチ機能とを少なくとも有することを特徴としている
。
そのため第２図に示すようなスイッチ開閉の機能を有す
ることになる。すなわち、Ｗｌのスイッチが閉じてかつ
Ｕ２のスイッチが閉じた状態では、ビン番号１からビン
番号２のパターンが導通していることを検査することが
できる。一方、ＷｌとＵ５ととが閉じた状態ではビン番
号１からビン番号５に至るパターンが導通していること
を検査することができることを意味している。
ることになる。すなわち、Ｗｌのスイッチが閉じてかつ
Ｕ２のスイッチが閉じた状態では、ビン番号１からビン
番号２のパターンが導通していることを検査することが
できる。一方、ＷｌとＵ５ととが閉じた状態ではビン番
号１からビン番号５に至るパターンが導通していること
を検査することができることを意味している。
次に第３図の平面図に基づいて本発明のプリント配線板
の検査方法を説明する。
の検査方法を説明する。
この図面においては、１．３．４０ランド部分が第１基
準ピン、第３基準ビン、第４基準ビンを示し、これらの
各基準ビン毎に、１−２−５．３−７．４−６のネット
ワークが形成される。そして、中央制御装置のＩＣメモ
リにはデータとして、たとえば第４図のデータ模式図の
ように書き込まれ記憶される。
準ピン、第３基準ビン、第４基準ビンを示し、これらの
各基準ビン毎に、１−２−５．３−７．４−６のネット
ワークが形成される。そして、中央制御装置のＩＣメモ
リにはデータとして、たとえば第４図のデータ模式図の
ように書き込まれ記憶される。
この場合、プリント配線板の検査手順としては、まず第
１基準ピンについてデコード回路を通じて２ピンを出力
し、１−２ピン間の継線検査を行い同様にして１−５ビ
ンの検査も行う。このようにして、第１ネツト内の断線
検査を行うことができる。
１基準ピンについてデコード回路を通じて２ピンを出力
し、１−２ピン間の継線検査を行い同様にして１−５ビ
ンの検査も行う。このようにして、第１ネツト内の断線
検査を行うことができる。
次に■）の信号線よりオールアクティブの信号を出し、
第１基準ピンに対し、第１ネツト以外に属する他の全て
のビンの一括短絡検査を行う。この時、２ピン、５ピン
は騒ラッチＩＣが断線検査時にセットされ、Ｑ出力が°
Ｈ・となっているため、オールアクティブの信号とアン
ドが取れず、第１基準ピンのネットワーク内の他の全て
のビンはカットされる。
第１基準ピンに対し、第１ネツト以外に属する他の全て
のビンの一括短絡検査を行う。この時、２ピン、５ピン
は騒ラッチＩＣが断線検査時にセットされ、Ｑ出力が°
Ｈ・となっているため、オールアクティブの信号とアン
ドが取れず、第１基準ピンのネットワーク内の他の全て
のビンはカットされる。
それゆえ、本発明によれば、第１ネツト以外に属する他
の全てのビンが短絡しているがどうかの一括短絡検査は
オールアクティブの信号を出すだけでｍ−の内に検査を
完了することができる利点がある。これは、従来の検査
方法におけるスキャン方式の全ビン検査の所要時間の約
１０分の１から１００分の１というきわめて短時間内に
プリント配線板の検査を完了することができるため、各
ネットワーク毎の短絡検査を一定のインターバルをもっ
てゆっくり行うことができ、その結果プリント配線板の
蓄電の残存を無くすことができると共に、従来の高速ス
キャン方式による特性インピーダンスの不整合並びに定
在波による放出なども全て無くすことができる利点があ
る。しかもプリント配線板の検査に要する時間も従来の
方法に比較して最終的には１０分の１位に短縮でき、迅
速容易にかつ信頼性高くプリント配線板を検査すること
ができる。
の全てのビンが短絡しているがどうかの一括短絡検査は
オールアクティブの信号を出すだけでｍ−の内に検査を
完了することができる利点がある。これは、従来の検査
方法におけるスキャン方式の全ビン検査の所要時間の約
１０分の１から１００分の１というきわめて短時間内に
プリント配線板の検査を完了することができるため、各
ネットワーク毎の短絡検査を一定のインターバルをもっ
てゆっくり行うことができ、その結果プリント配線板の
蓄電の残存を無くすことができると共に、従来の高速ス
キャン方式による特性インピーダンスの不整合並びに定
在波による放出なども全て無くすことができる利点があ
る。しかもプリント配線板の検査に要する時間も従来の
方法に比較して最終的には１０分の１位に短縮でき、迅
速容易にかつ信頼性高くプリント配線板を検査すること
ができる。
以上のように、本発明によればプリント配線板の各ネッ
トワーク毎に該基準ビンに対してネット内の該ネットワ
ーク内の他のビンとの断線検査と該ネット以外に属する
他の全てのビンとの一括短絡検査を迅速容易に行うこと
ができる。
トワーク毎に該基準ビンに対してネット内の該ネットワ
ーク内の他のビンとの断線検査と該ネット以外に属する
他の全てのビンとの一括短絡検査を迅速容易に行うこと
ができる。
なお、第２ネツト及び第３ネツトは、第３基準ビン及び
第４基準ビンに対しても同様に上記の第１基準ピンに対
するネット内の断線検査とネット以外に属する他の全て
のビンの一括短絡検査とを（９） 交互に行うことができるので、全体としてもプリント配
線板の検査を迅速容易にかつ信頼度高く行うことができ
る。
第４基準ビンに対しても同様に上記の第１基準ピンに対
するネット内の断線検査とネット以外に属する他の全て
のビンの一括短絡検査とを（９） 交互に行うことができるので、全体としてもプリント配
線板の検査を迅速容易にかつ信頼度高く行うことができ
る。
第１図は本発明のプリント配線板の検査装置に使用する
回路の主要部概略回路図、第２図は同回路におけるスイ
ッチ開閉状態を示す機能説明図、第３図はプリント配線
板のパターンの一部拡大平面図、第４図は中央制御装置
のＩＣメモリに記憶させるデータ模式図の二側である。 上記図面において、 Ａ・・・・・・・・・デコード回路（デコーダー）、Ｂ
・・・・・・・・・リセットの信号線、Ｃ・・・・・−
・・ラッチＩＣ１ Ｄ・・・・・・・・・アクティブ機能用信号線、Ｅ・・
・・・・・・・ＡＮＤゲート、 Ｆ・・・・・・ ＯＲゲート、 Ｇ・・・・・・・・・インバーター、 ０・・・・・・・・・検出点、 Ｐ・・・・・・・・・プリント配線板の基板表面、（１
０） Ｔ・・・・・・・・・シフトレジスター、Ｑ・・・・・
・・・・Ｑゲート、 Ｕ、・・・・・・・・トランジスター回路、Ｗ・・・・
・−・・トランジスター回路。 特許出願人の名称 イビデン株式会社 代表者 多賀潤一部 （１１） ３４０−
回路の主要部概略回路図、第２図は同回路におけるスイ
ッチ開閉状態を示す機能説明図、第３図はプリント配線
板のパターンの一部拡大平面図、第４図は中央制御装置
のＩＣメモリに記憶させるデータ模式図の二側である。 上記図面において、 Ａ・・・・・・・・・デコード回路（デコーダー）、Ｂ
・・・・・・・・・リセットの信号線、Ｃ・・・・・−
・・ラッチＩＣ１ Ｄ・・・・・・・・・アクティブ機能用信号線、Ｅ・・
・・・・・・・ＡＮＤゲート、 Ｆ・・・・・・ ＯＲゲート、 Ｇ・・・・・・・・・インバーター、 ０・・・・・・・・・検出点、 Ｐ・・・・・・・・・プリント配線板の基板表面、（１
０） Ｔ・・・・・・・・・シフトレジスター、Ｑ・・・・・
・・・・Ｑゲート、 Ｕ、・・・・・・・・トランジスター回路、Ｗ・・・・
・−・・トランジスター回路。 特許出願人の名称 イビデン株式会社 代表者 多賀潤一部 （１１） ３４０−
Claims (1)
- 【特許請求の範囲】 １、被検査体であるプリント配線板におけるパターンを
ネットワーク単位に分けて、ネットワーク毎に基準ピン
と該ネットワークに属するビンの番号群を中央制御装置
に記憶させ、検査時に中央制御装置より特定のネットワ
ーク毎に基準ビンと該ネットワークに属するビンの番号
群を読み出し、ネットワーク内のパターン検査と該基準
ビンに対し該ネットワークに属さない他の全てのビンの
一括短絡検査とを順次全ネットワークについて行うこと
を特徴とするプリント配線板の検査方法。 ２、被検査体であるプリント配線板におけるパターンを
ネットワーク単位に分けて、ネットワーク毎に基準ビン
と該ネットワークに嘱するビンの番号群を指定するデコ
ード機能と、全ビンについてのオールアクティブ機能と
、基準ピン以外の該ネットワーク内の他の全てのビンを
カットできるラッチ機能とを少なくとも有し、かつこれ
らの機能を有する回路が中央制御装置に連絡され制御さ
れ得る機構を有して成るプリント配線板のゆ査装薗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150836A JPS6042662A (ja) | 1983-08-17 | 1983-08-17 | プリント配線板の検査方法とその検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150836A JPS6042662A (ja) | 1983-08-17 | 1983-08-17 | プリント配線板の検査方法とその検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6042662A true JPS6042662A (ja) | 1985-03-06 |
Family
ID=15505437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58150836A Pending JPS6042662A (ja) | 1983-08-17 | 1983-08-17 | プリント配線板の検査方法とその検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042662A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61259597A (ja) * | 1985-05-13 | 1986-11-17 | 株式会社日立製作所 | プリント基板の配線方法 |
| JPS6249264A (ja) * | 1985-08-08 | 1987-03-03 | Fujitsu Ltd | 配線試験装置 |
| JPS635274A (ja) * | 1986-06-25 | 1988-01-11 | マニア・エレクトロニツク・アウトマテイザチオン・エントビツクルンク・ウント・ゲレ−テバウ・ゲ−エムベ−ハ− | プリント基板を検査するための方法と装置 |
| JP2007198757A (ja) * | 2006-01-24 | 2007-08-09 | Hioki Ee Corp | 検査装置および検査方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5876773A (ja) * | 1981-10-31 | 1983-05-09 | Fujitsu Ltd | 布線試験機のアドレス制御方式 |
-
1983
- 1983-08-17 JP JP58150836A patent/JPS6042662A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5876773A (ja) * | 1981-10-31 | 1983-05-09 | Fujitsu Ltd | 布線試験機のアドレス制御方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61259597A (ja) * | 1985-05-13 | 1986-11-17 | 株式会社日立製作所 | プリント基板の配線方法 |
| JPS6249264A (ja) * | 1985-08-08 | 1987-03-03 | Fujitsu Ltd | 配線試験装置 |
| JPS635274A (ja) * | 1986-06-25 | 1988-01-11 | マニア・エレクトロニツク・アウトマテイザチオン・エントビツクルンク・ウント・ゲレ−テバウ・ゲ−エムベ−ハ− | プリント基板を検査するための方法と装置 |
| JP2007198757A (ja) * | 2006-01-24 | 2007-08-09 | Hioki Ee Corp | 検査装置および検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0138114B1 (ko) | 집적 회로의 다중 전원 접속부 검사 방법 및 그 장치 | |
| JP2641214B2 (ja) | 回路試験方法 | |
| US5410551A (en) | Net verification method and apparatus | |
| KR970002061B1 (ko) | 입력/출력 접속부 및 장치 검사방법 | |
| KR100512218B1 (ko) | 검사 장치 | |
| US5487074A (en) | Boundary scan testing using clocked signal | |
| JP2680259B2 (ja) | 自動開放検出方法 | |
| US5457380A (en) | Circuit-test fixture that includes shorted-together probes | |
| JPS6042662A (ja) | プリント配線板の検査方法とその検査装置 | |
| JPS62180276A (ja) | プリント配線板の検査方法とその検査装置 | |
| US5736849A (en) | Semiconductor device and test method for connection between semiconductor devices | |
| DE69022925T2 (de) | Halbleiteranordnung und Verfahren zum Test derselben. | |
| Parker | Defect coverage of boundary-scan tests: What does it mean when a boundary-scan test passes? | |
| JPS61117473A (ja) | プリント配線板の検査方法とその検査装置 | |
| JPH07159493A (ja) | 半導体デバイスの検査方法 | |
| US5442301A (en) | LSI test circuit | |
| JPH0843494A (ja) | 電子回路 | |
| US6836440B2 (en) | Method of checking electrical connections between a memory module and a semiconductor memory chip | |
| KR20020087931A (ko) | 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리 | |
| KR100252658B1 (ko) | 인쇄회로기판검사기의노이즈제거장치 | |
| JPH09230002A (ja) | デバイス間接触不良結線検出方法 | |
| JPS5833580Y2 (ja) | 回路基板の検査装置 | |
| JPH09304485A (ja) | ブリッジ検出方法及びブリッジ検出回路 | |
| US5612962A (en) | Pin-scan-in type LSI logic circuit, pin-scan-in system driving circuit, and method of testing circuit-mounting substrates | |
| JPH04128661A (ja) | 線路ディレイ試験装置 |