JPH09230002A - デバイス間接触不良結線検出方法 - Google Patents
デバイス間接触不良結線検出方法Info
- Publication number
- JPH09230002A JPH09230002A JP8040189A JP4018996A JPH09230002A JP H09230002 A JPH09230002 A JP H09230002A JP 8040189 A JP8040189 A JP 8040189A JP 4018996 A JP4018996 A JP 4018996A JP H09230002 A JPH09230002 A JP H09230002A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- signal
- devices
- waveform
- boundary scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
間の結線状態を検査する技術であり、入出力ピンに対し
直接的に接触することなく且つ回路上に特別なデバイス
を追加することなく、どんなに微細な配線であっても、
不安定動作を引き起こす可能性のある接触不良結線を容
易に且つ確実に検出できるようにする。 【解決手段】 基板上に搭載された複数のデバイスの相
互間の結線状態を検査する際に、バウンダリ・スキャン
により該デバイス間の各結線の一端側から所定波形の信
号を入力し、該所定波形の信号が各結線を通過して各結
線の他端側へ出力された結果をバウンダリ・スキャンに
より読み出し、読み出された各結線の他端側での出力信
号の波形鈍りに基づいて、論理を不安定にする可能性の
ある接触不良結線を検出する。
Description
プリント基板上におけるデバイス間の結線状態をチェッ
クするための技術で、特に、デバイス間において、不安
定動作を引き起こす可能性のある接触不良結線を検出す
る、デバイス間接触不良結線検出方法に関する。
が進み、より複雑な回路を、より小さいサイズのチップ
上に搭載できるようになっている。また、プリント基板
の表面実装技術が進歩し、より多くのチップ部品(以
下、デバイスという)をプリント基板上に実装できるよ
うになっている。これに伴って、小型で高性能のシステ
ムを構築することが可能になったが、その反面、プリン
ト基板上の各デバイスの試験は難しくなってきている。
を行なうべく、例えばIEEE標準1149.1の標準規格で
あるJTAG(Joint Test Action Group)方式のボード
・テスト手法(テスト容易化手法)が適用されてきてい
る。このボード・テスト手法では、LSI等のデバイス
の内部に、テスト機構としてのバウンダリ・スキャン・
アーキテクチャを組み込むことにより、プリント基板上
の多数かつ複雑なデバイスの診断を非接触で行なえるよ
うになっている。このようなボード・テスト手法を、以
下、バウンダリ・スキャン方式という。
のデバイスの入出力ピン毎に、バウンダリ・スキャン用
のフリップフロップ〔以下、FFと略記;図6にて後述
するデータFF(D−FF)5b参照〕が設けられると
ともに、これらのFFがバウンダリ・スキャン・チェー
ンで接続されて、バウンダリ・スキャン・アーキテクチ
ャが構成される。そして、各デバイスの物理境界におい
て、各FFに対する状態値の設定や各FFの値の読出
を、バウンダリ・スキャン・チェーンを用いてシステム
本来の動作とは別の手段により行なうことで、テストが
実行される。
り、プリント基板上に搭載されたデバイスであっても、
他のデバイスとの接続や論理を考慮することなく入力値
を自由に設定して与えることができるほか、出力状態値
についても、後段の回路の論理を考えることなく、バウ
ンダリ・スキャン・チェーンを用いて読み出すことがで
きる。
側デバイスの入出力ピンに、バウンダリ・スキャンで値
を与え、入力側デバイスの入出力ピンに設けられたFF
でその値を受け取り、スキャン動作で外部に読み出すこ
とにより、容易に試験をすることができる。
な高密度実装プリント基板では、各デバイスのピン間隔
が極めて狭く、デバイス相互間の配線長もできる限り短
く抑えることを要求される。このように密な結線では、
デバイス間で接触不良結線が生じることも少なくない。
的にアクセスしてテストを行なうことも考えられるが、
ファイン・ピッチ(細かいピッチ)においては、そのよ
うなテストを行なうことは物理的な限界もあって困難を
伴う。また、前述したバウンダリ・スキャン方式では、
一般に、デバイス間の相互接続が正常か否か、プリント
板上のパターン接続が正常か否か、半田ブリッジが生じ
ていないか、デバイス内部での断線がないかといった試
験を行なうモードがあり、結線の良/不良を二値的に切
り分けるデバイス間の結線テストを行なうことは可能で
あったが、不安定な論理を示す接触不良結線を検出する
手法は未確立であり不可能であった。
れをバウンダリ・スキャンで検出することはできず、多
くの搭載部品や微細な配線のために作業者の発見に頼る
ことも困難であった。仮に不安定動作を引き起こす可能
性のある接触不良結線を発見できたとしても、その配線
が本当に接触不良結線であるか否かを見極める判断基準
は未確立であり、MCM(Multi Chip Module)等では実
装が微細であるにもかかわらずモジュール上に搭載され
たデバイス総ての入出力ピン(端子)をモジュール外部
から得られるように設計されていることが希であること
も、不良検出をより一層困難なものにしている。
れら不完全な配線(接触不良結線)を検出して接触不良
と断定できるようにした手法(テスト方式)を確立する
ことが望まれている。本発明は、このような課題に鑑み
創案されたもので、入出力ピン(端子)に対して直接的
に接触することなく、且つ、回路上に特別なデバイスを
追加することなく、どんなに微細な配線であっても、不
安定動作を引き起こす可能性のある接触不良結線を容易
に且つ確実に検出できるようにした、デバイス間接触不
良結線検出方法を提供することを目的とする。
に、本発明のデバイス間接触不良結線検出方法は、基板
上に搭載された複数のデバイスの相互間の結線状態を検
査する際に、バウンダリ・スキャンにより該デバイス間
の各結線の一端側から所定波形の信号を入力し、該所定
波形の信号が各結線を通過して各結線の他端側へ出力さ
れた結果をバウンダリ・スキャンにより読み出し、読み
出された各結線の他端側での出力信号の波形鈍りに基づ
いて、論理を不安定にする可能性のある接触不良結線を
検出することを特徴としている(請求項1)。
号を入力し、各結線の他端側での出力信号でパルス波形
を再現できていない場合に前記接触不良結線が存在する
ものと判断することができる(請求項2)。また、前記
所定波形の信号としてステップ信号を入力するととも
に、各結線の他端側での出力信号をサンプリングするた
めの取込み命令の出力タイミングを変化させ、当該タイ
ミングでサンプリングされた論理値が前記ステップ信号
に対応する値でない場合に前記接触不良結線が存在する
ものと判断することができる(請求項3)。
グを、バウンダリ・スキャン用の既存のクロック位相調
整機構により強制的に変化させてもよい(請求項4)。
施の形態を説明する。 〔A〕本実施形態のデバイス間接触不良結線検出方法の
基本的な原理の説明 まず、図2(a),(b)により、本実施形態のデバイ
ス間接触不良結線検出方法の基本的な原理について説明
する。
ようとする接触不良結線の具体的なモデルを示すための
もので、図2(a)は正常な状態の結線を示し、図2
(b)は接触不良な状態の結線を示している。なお、図
2(a),(b)において、1は信号送信側デバイス、
1aはこのデバイス1の端子(入出力ピン)、2は信号
受信側デバイス、2aはこのデバイス2の端子(入出力
ピン)、3はデバイス1,2の相互間(つまり端子1
a,2aの相互間)における正常な状態の結線、3′は
半田付け不良等によって接触不良な状態になった結線で
ある。また、Cは信号受信側における端子2aの入力容
量、rは半田付け不良等により接触不良結線3′に発生
する配線抵抗である。
“0”あるいは“1”のいずれであるかを判定する時に
不安定要素を含み、デバイス1,2間の確実な情報伝送
を妨げる一因になっている。そこで、本発明は、接触不
良結線3′が、接触抵抗(配線抵抗)rをもつ、即ち、
図2(a)に示すような正常な結線3に対して付加的な
抵抗分をもつことを利用して、安定かつ確実な接触不良
結線の検出手法を提案するものである。例えば図2
(a)に示すように結線3が正常であれば無視可能な結
線抵抗rが、図2(b)に示すように接触不良結線3′
が存在する場合には、無視することができなくなる。
た場合、それは接触抵抗(配線抵抗)rと回路(信号受
信側デバイス2)の容量成分Cとにより波形鈍りとなっ
て現れる現象を利用する。即ち、接触不良結線3′を通
過する信号波形は、正常な結線3′を通過した良品波形
と比べた場合に波形エッジ角度に変化をもたらす。つま
り、図1や図4で後述するごとく、接触不良結線3′の
信号受信側での信号(出力信号)の波形に鈍りを生じさ
せることになる。本発明では、このような波形鈍りに基
づいて、論理を不安定にする可能性のある接触不良結線
3′を、以下のようにして検出する。
バイス間接触不良結線検出方法を説明するための波形図
である。この第1実施形態では、図1(a)〜(c)に
示すように、短いパルス信号を入力することにより、接
触不良結線を検出している。
端子1aで入力されたパルス信号の波形が示され、図1
(b)では、信号受信側デバイス2の端子2aで受けた
信号の波形が示され、図1(c)では、信号受信側デバ
イス2で認識される論理が示されている。特に、図1
(b),(c)では、端子1a,2a間の結線が正常な
場合の状態が実線で示され、接触不良である場合の状態
が点線で示されている。
a間の結線に接触不良が存在する場合、デバイス1から
の送信信号は、図2(b)に示した接触抵抗rと入力容
量Cとにより積分され、デバイス2側での受信信号は、
図1(b)の点線で示すように、受信地点(端子2aの
位置)において論理を確定するに足るエネルギを有しな
いことを利用し、良/不良を判断している。結線が接触
不良である場合には、信号受信側デバイス2では、図1
(c)の点線で示すように、送信波形を再現できないこ
とから、バウンダリ・スキャン手法をこれと併用するこ
とで、より一層テストを容易にすることが可能である。
ダリ・スキャン・アーキテクチャの回路図を示す。な
お、図中、既述の符号と同一の符号は同一部分を示して
いるので、その詳細な説明は省略する。図3において、
4はデバイス間結線3(3′)上で半田付け不良等によ
り生じた接触不良箇所、5は各デバイス(LSI等)
1,2の入出力ピン1a,2a毎に設けられたバウンダ
リ・スキャン・セルで、各セル5は、実際には図6にて
後述するごとく構成され、データFF(D−FF)5b
を有しており、各セル5(D−FF5b)は、バウンダ
リ・スキャン・チェーンで接続されている。
バイス1,2の相互間の結線状態を検査する際には、ま
ず、デバイス1側のバウンダリ・スキャン・セル5のD
−FFに、バウンダリ・スキャンによりTDI(テスト
・データ入力) として、図1(a)に示すような波形の
パルス信号を端子1aから結線3へ入力するためのデー
タが設定される。
ス信号として結線3を通過して、デバイス2の端子2a
に到達し、各端子2aにそなえられたバウンダリ・スキ
ャン・セル5のD−FFに、端子2aでの論理値が、取
込み命令(SAMPLE/PRELOAD)によりサンプリングされて保
持される。そして、デバイス2側のバウンダリ・スキャ
ン・セル5のD−FFに保持されている論理値は、バウ
ンダリ・スキャンによりTDO(テスト・データ出力)
として読み出され、各結線3のデバイス2側での出力信
号で元のパルス波形を再現できていない場合つまり論理
値“0”がサンプリングされた結線3(3′)が接触不
良状態であると判断される。
ば、従来のバウンダリ・スキャン手法では不可能であっ
た接触不良結線3′の評価が可能であり、とりわけ高密
度実装の信頼性向上に寄与する。即ち、入出力ピン1
a,2aに対して直接的に接触することなく、且つ、回
路上に特別なデバイスを新たに追加することなく、どん
なに微細な配線であっても、不安定動作を引き起こす可
能性のある接触不良結線3′を極めて容易に且つ確実に
検出して評価することが可能である。
の特定手法とバウンダリ・スキャン手法とを併用するこ
とで、より一層テストを容易化でき、製品の歩留まり改
善をはかることも可能である。 〔C〕第2実施形態の説明 図4(a)〜(c)は本発明の第2実施形態としてのデ
バイス間接触不良結線検出方法を説明するための波形図
である。
(c)に示すように、ステップ信号を入力し、取込み命
令(SAMPLE/PRELOAD)のタイミングを変化させることによ
り、接触不良結線を検出している。図4(a)では、信
号送信側デバイス1の端子1aで入力されたステップ信
号の波形が示され、図4(b)では、信号受信側デバイ
ス2の端子2aで受けた信号の波形が示され、図4
(c)では、信号受信側デバイス2で認識される論理お
よび取込み命令の出力タイミングが示されている。特
に、図4(b),(c)では、端子1a,2a間の結線
が正常な場合の状態が実線で示され、接触不良である場
合の状態が点線で示されている。
から接触不良を検出するため、テスト情報受信側のバウ
ンダリ・スキャン・セル5の取込み命令をクロック位相
調整機構7(図5,図6参照)を用いて強制的に変化さ
せる。例えば、図4(c)に示すように、クロック位相
調整機構7からデバイス2側のバウンダリ・スキャン・
セル5のD−FF5bへ出力されるサンプリング用のク
ロック(取込み命令)を、正常な波形の立ち上がりから
時間t1だけ遅らせるように位相調整する。
(c)の点線で示すように、デバイス2側の端子2aで
受信される信号は、前記時間t1よりもさらに遅い時間
t2経過後に立ち上がることになるため、本来、“1”
に変化しなければならないテスト信号を与えられた場合
であっても、波形鈍りと取込みタイミングとの組合せに
よって、“1”ではなく“0”を検出することになる。
また、第1実施形態と同様、この第2実施形態もバウン
ダリ・スキャン手法を併用することで、より一層テスト
を容易にすることが可能である。
ダリ・スキャン・アーキテクチャの回路図を示す。な
お、図中、既述の符号と同一の符号は同一部分を示して
いるので、その詳細な説明は省略する。図5に示すバウ
ンダリ・スキャン・アーキテクチャでは、図3に示した
第1実施形態のバウンダリ・スキャン・アーキテクチャ
にクロック位相調整機構7が追加して図示されている。
このクロック位相調整機構7は、従来よりクロック位相
を調整するためにそなえられているもので、第2実施形
態による方法を実現するために新たに追加されたもので
はない。図3に示す例でも、クロック位相調整機構7は
そなえられているが、第1実施形態ではその機能を特に
必要としないため、図3では図示を省略している。
セル5の詳細構成を示すブロック図であり、この図6に
示すように、各バウンダリ・スキャン・セル5は、マル
チプレクサ5a,5d,データ・フリップフロップ(D
−FF)5bおよびデータ・ラッチ(D−LAT)5c
から構成されている。そして、クロック位相調整機構7
は、D−FF5bおよびD−LAT5cに供給されるク
ロックの位相を調整するものである。
バイス1,2の相互間の結線状態を検査する際には、ま
ず、デバイス1側のバウンダリ・スキャン・セル5のD
−FFに、バウンダリ・スキャンによりTDIとして、
図4(a)に示すような波形のステップ信号を端子1a
から結線3へ入力するためのデータが設定される。デバ
イス1側で設定されたデータは、ステップ信号として結
線3を通過して、デバイス2の端子2aに到達し、各端
子2aにそなえられたバウンダリ・スキャン・セル5の
D−FFに、端子2aでの論理値が、取込み命令(SAMPL
E/PRELOAD)によりサンプリングされて保持される。
り、接触不良検出可能になる時間t1だけクロック位相
調整を行なうことで、配線剥離等による接触不良箇所4
つまり接触不良結線3′を検出することができる。な
お、テスト信号送信側デバイス1では、クロック位相の
調整を必要としない。つまり、図4(c)に示すような
タイミングでデバイス2側のバウンダリ・スキャン・セ
ル5のD−FFに取り込まれた論理値は、バウンダリ・
スキャンによりTDO(テスト・データ出力)として読
み出され、その論理値が前記ステップ信号に対応する論
理値“1”でない場合つまり論理値“0”がサンプリン
グされた結線3(3′)が接触不良状態であると判断さ
れる。
ても、第1実施形態と同様の作用効果が得られるほか、
この第2実施形態では、一見、ディジタル的に処理する
ことが不可能と思われる不安定な論理を示す結線3′
が、クロック位相を変化させるだけで、二値(良/不
良)に切り分けて検出されるので、検査手順の単純化・
容易化に大きく貢献する。
接触不良結線の特定手法が確立され、不良箇所の特定や
今後不良となる可能性の高い接触不良結線の検出を、極
めて容易かつ確実に行なうことができるのである。
間接触不良結線検出方法によれば、入出力ピンに対して
直接的に接触することなく、且つ、回路上に特別なデバ
イスを追加することなく、どんなに微細な配線であって
も、不安定動作を引き起こす可能性のある接触不良結線
を極めて容易に且つ確実に検出して評価することが可能
であり、高密度実装の信頼性の大幅な向上に寄与すると
いう効果がある(請求項1〜3)。
が不可能と思われる不安定な論理を示す結線が、クロッ
ク位相を変化させるだけで、二値(良/不良)に切り分
けて検出されるため、その検出手順の単純化・容易化に
大きく貢献するという効果もある(請求項3,4)。
のデバイス間接触不良結線検出方法を説明するための波
形図である。
る接触不良結線の具体的なモデルを示す回路図である。
ン・アーキテクチャを示す回路図である。
のデバイス間接触不良結線検出方法を説明するための波
形図である。
ン・アーキテクチャを示す回路図である。
セルの詳細構成を示すブロック図である。
Claims (4)
- 【請求項1】 基板上に搭載された複数のデバイスの相
互間の結線状態を検査する際に、 バウンダリ・スキャンにより、該デバイス間の各結線の
一端側から所定波形の信号を入力し、 該所定波形の信号が各結線を通過して各結線の他端側へ
出力された結果を、バウンダリ・スキャンにより読み出
し、 読み出された各結線の他端側での出力信号の波形鈍りに
基づいて、論理を不安定にする可能性のある接触不良結
線を検出することを特徴とする、デバイス間接触不良結
線検出方法。 - 【請求項2】 前記所定波形の信号としてパルス信号を
入力し、各結線の他端側での出力信号でパルス波形を再
現できていない場合に前記接触不良結線が存在するもの
と判断することを特徴とする、請求項1記載のデバイス
間接触不良結線検出方法。 - 【請求項3】 前記所定波形の信号としてステップ信号
を入力し、各結線の他端側での出力信号をサンプリング
するための取込み命令の出力タイミングを変化させ、当
該タイミングでサンプリングされた論理値が前記ステッ
プ信号に対応する値でない場合に前記接触不良結線が存
在するものと判断することを特徴とする、請求項1記載
のデバイス間接触不良結線検出方法。 - 【請求項4】 前記取込み命令の出力タイミングを、バ
ウンダリ・スキャン用の既存のクロック位相調整機構に
より強制的に変化させることを特徴とする、請求項3記
載のデバイス間接触不良結線検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04018996A JP3586330B2 (ja) | 1996-02-27 | 1996-02-27 | デバイス間接触不良結線検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04018996A JP3586330B2 (ja) | 1996-02-27 | 1996-02-27 | デバイス間接触不良結線検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09230002A true JPH09230002A (ja) | 1997-09-05 |
JP3586330B2 JP3586330B2 (ja) | 2004-11-10 |
Family
ID=12573839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04018996A Expired - Fee Related JP3586330B2 (ja) | 1996-02-27 | 1996-02-27 | デバイス間接触不良結線検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3586330B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6300771B1 (en) | 1997-11-28 | 2001-10-09 | Nec Corporation | Electrical inspection device for detecting a latent defect |
WO2007032184A1 (ja) * | 2005-08-23 | 2007-03-22 | Nec Corporation | 半導体装置、半導体チップ、チップ間配線のテスト方法、および、チップ間配線切り替え方法 |
WO2007091332A1 (ja) * | 2006-02-10 | 2007-08-16 | Fujitsu Limited | 接続検出回路 |
JP2015158463A (ja) * | 2014-02-25 | 2015-09-03 | セイコーインスツル株式会社 | 半導体チップの測定方法および半導体チップ |
-
1996
- 1996-02-27 JP JP04018996A patent/JP3586330B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6300771B1 (en) | 1997-11-28 | 2001-10-09 | Nec Corporation | Electrical inspection device for detecting a latent defect |
WO2007032184A1 (ja) * | 2005-08-23 | 2007-03-22 | Nec Corporation | 半導体装置、半導体チップ、チップ間配線のテスト方法、および、チップ間配線切り替え方法 |
WO2007091332A1 (ja) * | 2006-02-10 | 2007-08-16 | Fujitsu Limited | 接続検出回路 |
JP2015158463A (ja) * | 2014-02-25 | 2015-09-03 | セイコーインスツル株式会社 | 半導体チップの測定方法および半導体チップ |
Also Published As
Publication number | Publication date |
---|---|
JP3586330B2 (ja) | 2004-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7439751B2 (en) | Apparatus and method for testing conductive bumps | |
US8555122B2 (en) | Interface device and method | |
JPH04212524A (ja) | 半導体集積回路 | |
US5513186A (en) | Method and apparatus for interconnect testing without speed degradation | |
Gillis et al. | Delay test of chip I/Os using LSSD boundary scan | |
JP3609687B2 (ja) | 断線位置検出機能を備えた電子機器及び断線位置検出方法 | |
US20020124218A1 (en) | Method of testing a semiconductor integrated circuit and method and apparatus for generating test patterns | |
JP3586330B2 (ja) | デバイス間接触不良結線検出方法 | |
CN100481388C (zh) | 修护集成电路上的故障的方法以及*** | |
JP2000214220A (ja) | オンチップモジュ―ルおよびオンチップモジュ―ル間の相互接続をテストするシステムおよび方法 | |
JPH07159493A (ja) | 半導体デバイスの検査方法 | |
US11959965B2 (en) | Test circuit using clock gating scheme to hold capture procedure and bypass mode, and integrated circuit including the same | |
JPH0843494A (ja) | 電子回路 | |
JP3487810B2 (ja) | バウンダリスキャン回路およびその方法 | |
JPH04329651A (ja) | 接続良否判定試験用回路内蔵集積回路 | |
WO2001053845A1 (en) | A printed circuit assembly with configurable boundary scan paths | |
JP3293386B2 (ja) | 集積回路 | |
JP3287590B2 (ja) | 半導体集積回路装置 | |
JPS6042662A (ja) | プリント配線板の検査方法とその検査装置 | |
EP0295425A2 (en) | Improved delay testing for high speed logic | |
JPH0278980A (ja) | 半導体集積回路、塔載基板および検査方法 | |
JPH04128661A (ja) | 線路ディレイ試験装置 | |
KR100462648B1 (ko) | 시스템 보드의 자동 형상 인식 장치 및 방법 | |
JP3114655B2 (ja) | 半導体集積回路のテストボード不良検出用集積回路 | |
JP2005031036A (ja) | 半導体回路acタイミングテスト装置及びその方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040806 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |