JPH09230002A

JPH09230002A - デバイス間接触不良結線検出方法

Info

Publication number: JPH09230002A
Application number: JP8040189A
Authority: JP
Inventors: Kazuaki Futamura; 和明二村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-02-27
Filing date: 1996-02-27
Publication date: 1997-09-05
Anticipated expiration: 2016-02-27
Also published as: JP3586330B2

Abstract

(57)【要約】【課題】例えば高密度実装プリント基板上のデバイス
間の結線状態を検査する技術であり、入出力ピンに対し
直接的に接触することなく且つ回路上に特別なデバイス
を追加することなく、どんなに微細な配線であっても、
不安定動作を引き起こす可能性のある接触不良結線を容
易に且つ確実に検出できるようにする。【解決手段】基板上に搭載された複数のデバイスの相
互間の結線状態を検査する際に、バウンダリ・スキャン
により該デバイス間の各結線の一端側から所定波形の信
号を入力し、該所定波形の信号が各結線を通過して各結
線の他端側へ出力された結果をバウンダリ・スキャンに
より読み出し、読み出された各結線の他端側での出力信
号の波形鈍りに基づいて、論理を不安定にする可能性の
ある接触不良結線を検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば高密度実装
プリント基板上におけるデバイス間の結線状態をチェッ
クするための技術で、特に、デバイス間において、不安
定動作を引き起こす可能性のある接触不良結線を検出す
る、デバイス間接触不良結線検出方法に関する。

【０００２】

【従来の技術】近年、ＬＳＩ等のチップ部品の高集積化
が進み、より複雑な回路を、より小さいサイズのチップ
上に搭載できるようになっている。また、プリント基板
の表面実装技術が進歩し、より多くのチップ部品（以
下、デバイスという）をプリント基板上に実装できるよ
うになっている。これに伴って、小型で高性能のシステ
ムを構築することが可能になったが、その反面、プリン
ト基板上の各デバイスの試験は難しくなってきている。

【０００３】そこで、高密度実装プリント基板等の試験
を行なうべく、例えばＩＥＥＥ標準1149.1の標準規格で
あるＪＴＡＧ（Joint Test Action Group)方式のボード
・テスト手法（テスト容易化手法）が適用されてきてい
る。このボード・テスト手法では、ＬＳＩ等のデバイス
の内部に、テスト機構としてのバウンダリ・スキャン・
アーキテクチャを組み込むことにより、プリント基板上
の多数かつ複雑なデバイスの診断を非接触で行なえるよ
うになっている。このようなボード・テスト手法を、以
下、バウンダリ・スキャン方式という。

【０００４】バウンダリ・スキャン方式では、ＬＳＩ等
のデバイスの入出力ピン毎に、バウンダリ・スキャン用
のフリップフロップ〔以下、ＦＦと略記；図６にて後述
するデータＦＦ（Ｄ−ＦＦ）５ｂ参照〕が設けられると
ともに、これらのＦＦがバウンダリ・スキャン・チェー
ンで接続されて、バウンダリ・スキャン・アーキテクチ
ャが構成される。そして、各デバイスの物理境界におい
て、各ＦＦに対する状態値の設定や各ＦＦの値の読出
を、バウンダリ・スキャン・チェーンを用いてシステム
本来の動作とは別の手段により行なうことで、テストが
実行される。

【０００５】このようなバウンダリ・スキャン方式によ
り、プリント基板上に搭載されたデバイスであっても、
他のデバイスとの接続や論理を考慮することなく入力値
を自由に設定して与えることができるほか、出力状態値
についても、後段の回路の論理を考えることなく、バウ
ンダリ・スキャン・チェーンを用いて読み出すことがで
きる。

【０００６】また、デバイス間の結線についても、出力
側デバイスの入出力ピンに、バウンダリ・スキャンで値
を与え、入力側デバイスの入出力ピンに設けられたＦＦ
でその値を受け取り、スキャン動作で外部に読み出すこ
とにより、容易に試験をすることができる。

【０００７】

【発明が解決しようとする課題】ところで、上述のよう
な高密度実装プリント基板では、各デバイスのピン間隔
が極めて狭く、デバイス相互間の配線長もできる限り短
く抑えることを要求される。このように密な結線では、
デバイス間で接触不良結線が生じることも少なくない。

【０００８】接触不良結線を検出するために回路に直接
的にアクセスしてテストを行なうことも考えられるが、
ファイン・ピッチ（細かいピッチ）においては、そのよ
うなテストを行なうことは物理的な限界もあって困難を
伴う。また、前述したバウンダリ・スキャン方式では、
一般に、デバイス間の相互接続が正常か否か、プリント
板上のパターン接続が正常か否か、半田ブリッジが生じ
ていないか、デバイス内部での断線がないかといった試
験を行なうモードがあり、結線の良／不良を二値的に切
り分けるデバイス間の結線テストを行なうことは可能で
あったが、不安定な論理を示す接触不良結線を検出する
手法は未確立であり不可能であった。

【０００９】即ち、例え結線不良が存在していても、そ
れをバウンダリ・スキャンで検出することはできず、多
くの搭載部品や微細な配線のために作業者の発見に頼る
ことも困難であった。仮に不安定動作を引き起こす可能
性のある接触不良結線を発見できたとしても、その配線
が本当に接触不良結線であるか否かを見極める判断基準
は未確立であり、ＭＣＭ（Multi Chip Module)等では実
装が微細であるにもかかわらずモジュール上に搭載され
たデバイス総ての入出力ピン（端子）をモジュール外部
から得られるように設計されていることが希であること
も、不良検出をより一層困難なものにしている。

【００１０】従って、思惟的な判断を含むことなく、こ
れら不完全な配線（接触不良結線）を検出して接触不良
と断定できるようにした手法（テスト方式）を確立する
ことが望まれている。本発明は、このような課題に鑑み
創案されたもので、入出力ピン（端子）に対して直接的
に接触することなく、且つ、回路上に特別なデバイスを
追加することなく、どんなに微細な配線であっても、不
安定動作を引き起こす可能性のある接触不良結線を容易
に且つ確実に検出できるようにした、デバイス間接触不
良結線検出方法を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明のデバイス間接触不良結線検出方法は、基板
上に搭載された複数のデバイスの相互間の結線状態を検
査する際に、バウンダリ・スキャンにより該デバイス間
の各結線の一端側から所定波形の信号を入力し、該所定
波形の信号が各結線を通過して各結線の他端側へ出力さ
れた結果をバウンダリ・スキャンにより読み出し、読み
出された各結線の他端側での出力信号の波形鈍りに基づ
いて、論理を不安定にする可能性のある接触不良結線を
検出することを特徴としている（請求項１）。

【００１２】なお、前記所定波形の信号としてパルス信
号を入力し、各結線の他端側での出力信号でパルス波形
を再現できていない場合に前記接触不良結線が存在する
ものと判断することができる（請求項２）。また、前記
所定波形の信号としてステップ信号を入力するととも
に、各結線の他端側での出力信号をサンプリングするた
めの取込み命令の出力タイミングを変化させ、当該タイ
ミングでサンプリングされた論理値が前記ステップ信号
に対応する値でない場合に前記接触不良結線が存在する
ものと判断することができる（請求項３）。

【００１３】この場合、前記取込み命令の出力タイミン
グを、バウンダリ・スキャン用の既存のクロック位相調
整機構により強制的に変化させてもよい（請求項４）。

【００１４】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。〔Ａ〕本実施形態のデバイス間接触不良結線検出方法の
基本的な原理の説明まず、図２（ａ），（ｂ）により、本実施形態のデバイ
ス間接触不良結線検出方法の基本的な原理について説明
する。

【００１５】図２（ａ），（ｂ）は本実施形態で検出し
ようとする接触不良結線の具体的なモデルを示すための
もので、図２（ａ）は正常な状態の結線を示し、図２
（ｂ）は接触不良な状態の結線を示している。なお、図
２（ａ），（ｂ）において、１は信号送信側デバイス、
１ａはこのデバイス１の端子（入出力ピン）、２は信号
受信側デバイス、２ａはこのデバイス２の端子（入出力
ピン）、３はデバイス１，２の相互間（つまり端子１
ａ，２ａの相互間）における正常な状態の結線、３′は
半田付け不良等によって接触不良な状態になった結線で
ある。また、Ｃは信号受信側における端子２ａの入力容
量、ｒは半田付け不良等により接触不良結線３′に発生
する配線抵抗である。

【００１６】図２（ｂ）に示す接触不良結線３′は、
“０”あるいは“１”のいずれであるかを判定する時に
不安定要素を含み、デバイス１，２間の確実な情報伝送
を妨げる一因になっている。そこで、本発明は、接触不
良結線３′が、接触抵抗（配線抵抗）ｒをもつ、即ち、
図２（ａ）に示すような正常な結線３に対して付加的な
抵抗分をもつことを利用して、安定かつ確実な接触不良
結線の検出手法を提案するものである。例えば図２
（ａ）に示すように結線３が正常であれば無視可能な結
線抵抗ｒが、図２（ｂ）に示すように接触不良結線３′
が存在する場合には、無視することができなくなる。

【００１７】より具体的には、接触不良結線３が存在し
た場合、それは接触抵抗（配線抵抗）ｒと回路（信号受
信側デバイス２）の容量成分Ｃとにより波形鈍りとなっ
て現れる現象を利用する。即ち、接触不良結線３′を通
過する信号波形は、正常な結線３′を通過した良品波形
と比べた場合に波形エッジ角度に変化をもたらす。つま
り、図１や図４で後述するごとく、接触不良結線３′の
信号受信側での信号（出力信号）の波形に鈍りを生じさ
せることになる。本発明では、このような波形鈍りに基
づいて、論理を不安定にする可能性のある接触不良結線
３′を、以下のようにして検出する。

【００１８】〔Ｂ〕第１実施形態の説明図１（ａ）〜（ｃ）は本発明の第１実施形態としてのデ
バイス間接触不良結線検出方法を説明するための波形図
である。この第１実施形態では、図１（ａ）〜（ｃ）に
示すように、短いパルス信号を入力することにより、接
触不良結線を検出している。

【００１９】図１（ａ）では、信号送信側デバイス１の
端子１ａで入力されたパルス信号の波形が示され、図１
（ｂ）では、信号受信側デバイス２の端子２ａで受けた
信号の波形が示され、図１（ｃ）では、信号受信側デバ
イス２で認識される論理が示されている。特に、図１
（ｂ），（ｃ）では、端子１ａ，２ａ間の結線が正常な
場合の状態が実線で示され、接触不良である場合の状態
が点線で示されている。

【００２０】つまり、第１実施形態では、端子１ａ，２
ａ間の結線に接触不良が存在する場合、デバイス１から
の送信信号は、図２（ｂ）に示した接触抵抗ｒと入力容
量Ｃとにより積分され、デバイス２側での受信信号は、
図１（ｂ）の点線で示すように、受信地点（端子２ａの
位置）において論理を確定するに足るエネルギを有しな
いことを利用し、良／不良を判断している。結線が接触
不良である場合には、信号受信側デバイス２では、図１
（ｃ）の点線で示すように、送信波形を再現できないこ
とから、バウンダリ・スキャン手法をこれと併用するこ
とで、より一層テストを容易にすることが可能である。

【００２１】図３に、第１実施形態で用いられるバウン
ダリ・スキャン・アーキテクチャの回路図を示す。な
お、図中、既述の符号と同一の符号は同一部分を示して
いるので、その詳細な説明は省略する。図３において、
４はデバイス間結線３（３′）上で半田付け不良等によ
り生じた接触不良箇所、５は各デバイス（ＬＳＩ等）
１，２の入出力ピン１ａ，２ａ毎に設けられたバウンダ
リ・スキャン・セルで、各セル５は、実際には図６にて
後述するごとく構成され、データＦＦ（Ｄ−ＦＦ）５ｂ
を有しており、各セル５（Ｄ−ＦＦ５ｂ）は、バウンダ
リ・スキャン・チェーンで接続されている。

【００２２】第１実施形態では、基板上に搭載されたデ
バイス１，２の相互間の結線状態を検査する際には、ま
ず、デバイス１側のバウンダリ・スキャン・セル５のＤ
−ＦＦに、バウンダリ・スキャンによりＴＤＩ（テスト
・データ入力) として、図１（ａ）に示すような波形の
パルス信号を端子１ａから結線３へ入力するためのデー
タが設定される。

【００２３】デバイス１側で設定されたデータは、パル
ス信号として結線３を通過して、デバイス２の端子２ａ
に到達し、各端子２ａにそなえられたバウンダリ・スキ
ャン・セル５のＤ−ＦＦに、端子２ａでの論理値が、取
込み命令(SAMPLE/PRELOAD)によりサンプリングされて保
持される。そして、デバイス２側のバウンダリ・スキャ
ン・セル５のＤ−ＦＦに保持されている論理値は、バウ
ンダリ・スキャンによりＴＤＯ（テスト・データ出力）
として読み出され、各結線３のデバイス２側での出力信
号で元のパルス波形を再現できていない場合つまり論理
値“０”がサンプリングされた結線３（３′）が接触不
良状態であると判断される。

【００２４】このように、本発明の第１実施形態によれ
ば、従来のバウンダリ・スキャン手法では不可能であっ
た接触不良結線３′の評価が可能であり、とりわけ高密
度実装の信頼性向上に寄与する。即ち、入出力ピン１
ａ，２ａに対して直接的に接触することなく、且つ、回
路上に特別なデバイスを新たに追加することなく、どん
なに微細な配線であっても、不安定動作を引き起こす可
能性のある接触不良結線３′を極めて容易に且つ確実に
検出して評価することが可能である。

【００２５】また、このように確立された接触不良結線
の特定手法とバウンダリ・スキャン手法とを併用するこ
とで、より一層テストを容易化でき、製品の歩留まり改
善をはかることも可能である。〔Ｃ〕第２実施形態の説明図４（ａ）〜（ｃ）は本発明の第２実施形態としてのデ
バイス間接触不良結線検出方法を説明するための波形図
である。

【００２６】この第２実施形態では、図４（ａ）〜
（ｃ）に示すように、ステップ信号を入力し、取込み命
令(SAMPLE/PRELOAD)のタイミングを変化させることによ
り、接触不良結線を検出している。図４（ａ）では、信
号送信側デバイス１の端子１ａで入力されたステップ信
号の波形が示され、図４（ｂ）では、信号受信側デバイ
ス２の端子２ａで受けた信号の波形が示され、図４
（ｃ）では、信号受信側デバイス２で認識される論理お
よび取込み命令の出力タイミングが示されている。特
に、図４（ｂ），（ｃ）では、端子１ａ，２ａ間の結線
が正常な場合の状態が実線で示され、接触不良である場
合の状態が点線で示されている。

【００２７】つまり、第２実施形態では、波形鈍り情報
から接触不良を検出するため、テスト情報受信側のバウ
ンダリ・スキャン・セル５の取込み命令をクロック位相
調整機構７（図５，図６参照）を用いて強制的に変化さ
せる。例えば、図４（ｃ）に示すように、クロック位相
調整機構７からデバイス２側のバウンダリ・スキャン・
セル５のＤ−ＦＦ５ｂへ出力されるサンプリング用のク
ロック（取込み命令）を、正常な波形の立ち上がりから
時間ｔ１だけ遅らせるように位相調整する。

【００２８】もし接触不良が存在するならば、図４
（ｃ）の点線で示すように、デバイス２側の端子２ａで
受信される信号は、前記時間ｔ１よりもさらに遅い時間
ｔ２経過後に立ち上がることになるため、本来、“１”
に変化しなければならないテスト信号を与えられた場合
であっても、波形鈍りと取込みタイミングとの組合せに
よって、“１”ではなく“０”を検出することになる。
また、第１実施形態と同様、この第２実施形態もバウン
ダリ・スキャン手法を併用することで、より一層テスト
を容易にすることが可能である。

【００２９】図５に、第２実施形態で用いられるバウン
ダリ・スキャン・アーキテクチャの回路図を示す。な
お、図中、既述の符号と同一の符号は同一部分を示して
いるので、その詳細な説明は省略する。図５に示すバウ
ンダリ・スキャン・アーキテクチャでは、図３に示した
第１実施形態のバウンダリ・スキャン・アーキテクチャ
にクロック位相調整機構７が追加して図示されている。
このクロック位相調整機構７は、従来よりクロック位相
を調整するためにそなえられているもので、第２実施形
態による方法を実現するために新たに追加されたもので
はない。図３に示す例でも、クロック位相調整機構７は
そなえられているが、第１実施形態ではその機能を特に
必要としないため、図３では図示を省略している。

【００３０】また、図６は、各バウンダリ・スキャン・
セル５の詳細構成を示すブロック図であり、この図６に
示すように、各バウンダリ・スキャン・セル５は、マル
チプレクサ５ａ，５ｄ，データ・フリップフロップ（Ｄ
−ＦＦ）５ｂおよびデータ・ラッチ（Ｄ−ＬＡＴ）５ｃ
から構成されている。そして、クロック位相調整機構７
は、Ｄ−ＦＦ５ｂおよびＤ−ＬＡＴ５ｃに供給されるク
ロックの位相を調整するものである。

【００３１】第２実施形態では、基板上に搭載されたデ
バイス１，２の相互間の結線状態を検査する際には、ま
ず、デバイス１側のバウンダリ・スキャン・セル５のＤ
−ＦＦに、バウンダリ・スキャンによりＴＤＩとして、
図４（ａ）に示すような波形のステップ信号を端子１ａ
から結線３へ入力するためのデータが設定される。デバ
イス１側で設定されたデータは、ステップ信号として結
線３を通過して、デバイス２の端子２ａに到達し、各端
子２ａにそなえられたバウンダリ・スキャン・セル５の
Ｄ−ＦＦに、端子２ａでの論理値が、取込み命令(SAMPL
E/PRELOAD)によりサンプリングされて保持される。

【００３２】このとき、クロック位相調整機構７によ
り、接触不良検出可能になる時間ｔ１だけクロック位相
調整を行なうことで、配線剥離等による接触不良箇所４
つまり接触不良結線３′を検出することができる。な
お、テスト信号送信側デバイス１では、クロック位相の
調整を必要としない。つまり、図４（ｃ）に示すような
タイミングでデバイス２側のバウンダリ・スキャン・セ
ル５のＤ−ＦＦに取り込まれた論理値は、バウンダリ・
スキャンによりＴＤＯ（テスト・データ出力）として読
み出され、その論理値が前記ステップ信号に対応する論
理値“１”でない場合つまり論理値“０”がサンプリン
グされた結線３（３′）が接触不良状態であると判断さ
れる。

【００３３】このように、本発明の第２実施形態によっ
ても、第１実施形態と同様の作用効果が得られるほか、
この第２実施形態では、一見、ディジタル的に処理する
ことが不可能と思われる不安定な論理を示す結線３′
が、クロック位相を変化させるだけで、二値（良／不
良）に切り分けて検出されるので、検査手順の単純化・
容易化に大きく貢献する。

【００３４】以上説明した通り、本発明の方法により、
接触不良結線の特定手法が確立され、不良箇所の特定や
今後不良となる可能性の高い接触不良結線の検出を、極
めて容易かつ確実に行なうことができるのである。

【００３５】

【発明の効果】以上詳述したように、本発明のデバイス
間接触不良結線検出方法によれば、入出力ピンに対して
直接的に接触することなく、且つ、回路上に特別なデバ
イスを追加することなく、どんなに微細な配線であって
も、不安定動作を引き起こす可能性のある接触不良結線
を極めて容易に且つ確実に検出して評価することが可能
であり、高密度実装の信頼性の大幅な向上に寄与すると
いう効果がある（請求項１〜３）。

【００３６】また、一見、ディジタル的に処理すること
が不可能と思われる不安定な論理を示す結線が、クロッ
ク位相を変化させるだけで、二値（良／不良）に切り分
けて検出されるため、その検出手順の単純化・容易化に
大きく貢献するという効果もある（請求項３，４）。

【図面の簡単な説明】

【図１】（ａ）〜（ｃ）は本発明の第１実施形態として
のデバイス間接触不良結線検出方法を説明するための波
形図である。

【図２】（ａ），（ｂ）は本実施形態で検出しようとす
る接触不良結線の具体的なモデルを示す回路図である。

【図３】第１実施形態で用いられるバウンダリ・スキャ
ン・アーキテクチャを示す回路図である。

【図４】（ａ）〜（ｃ）は本発明の第２実施形態として
のデバイス間接触不良結線検出方法を説明するための波
形図である。

【図５】第２実施形態で用いられるバウンダリ・スキャ
ン・アーキテクチャを示す回路図である。

【図６】第２実施形態におけるバウンダリ・スキャン・
セルの詳細構成を示すブロック図である。

【符号の説明】

１信号送信側デバイス１ａ端子（入出力ピン）２信号受信側デバイス２ａ端子（入出力ピン）３デバイス間結線３′ 接触不良結線４接触不良箇所５バウンダリ・スキャン・セル５ａ，５ｄマルチプレクサ５ｂデータ・フリップフロップ（Ｄ−ＦＦ）５ｃデータ・ラッチ（Ｄ−ＬＡＴ）６バウンダリ・スキャン・チェーン７クロック位相調整機構

Claims

【特許請求の範囲】

【請求項１】基板上に搭載された複数のデバイスの相
互間の結線状態を検査する際に、バウンダリ・スキャンにより、該デバイス間の各結線の
一端側から所定波形の信号を入力し、該所定波形の信号が各結線を通過して各結線の他端側へ
出力された結果を、バウンダリ・スキャンにより読み出
し、読み出された各結線の他端側での出力信号の波形鈍りに
基づいて、論理を不安定にする可能性のある接触不良結
線を検出することを特徴とする、デバイス間接触不良結
線検出方法。
【請求項２】前記所定波形の信号としてパルス信号を
入力し、各結線の他端側での出力信号でパルス波形を再
現できていない場合に前記接触不良結線が存在するもの
と判断することを特徴とする、請求項１記載のデバイス
間接触不良結線検出方法。
【請求項３】前記所定波形の信号としてステップ信号
を入力し、各結線の他端側での出力信号をサンプリング
するための取込み命令の出力タイミングを変化させ、当
該タイミングでサンプリングされた論理値が前記ステッ
プ信号に対応する値でない場合に前記接触不良結線が存
在するものと判断することを特徴とする、請求項１記載
のデバイス間接触不良結線検出方法。
【請求項４】前記取込み命令の出力タイミングを、バ
ウンダリ・スキャン用の既存のクロック位相調整機構に
より強制的に変化させることを特徴とする、請求項３記
載のデバイス間接触不良結線検出方法。