JP3316409B2 - 複数のｉｃチップを備えた半導体装置の構造 - Google Patents
複数のｉｃチップを備えた半導体装置の構造Info
- Publication number
- JP3316409B2 JP3316409B2 JP05890697A JP5890697A JP3316409B2 JP 3316409 B2 JP3316409 B2 JP 3316409B2 JP 05890697 A JP05890697 A JP 05890697A JP 5890697 A JP5890697 A JP 5890697A JP 3316409 B2 JP3316409 B2 JP 3316409B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- another
- corners
- chips
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、一つのＩＣチップ
の上面に、別のＩＣチップを積み重ねることによって集
積度を高めるように構成した半導体装置に関するもので
ある。
の上面に、別のＩＣチップを積み重ねることによって集
積度を高めるように構成した半導体装置に関するもので
ある。
【０００２】
【従来の技術】平面視で矩形に形成した一つのＩＣチッ
プの上面に、同じく平面視で矩形に形成した別のＩＣチ
ップを、その相互間を電気的に接続するように積み重ね
ることにより、一つの半導体装置における集積度を高め
る場合において、前記別のＩＣチップが、前記一つのＩ
Ｃチップと同じ大きさの合同形であると、前記一つＩＣ
チップにおける上面の全体が、この別のＩＣチップにて
覆われることになるから、前記一つのＩＣチップの上面
に設けられている各外部接続用電極部の各々に対してリ
ード端子をワイヤボンディング等にて接続することがで
きない。
プの上面に、同じく平面視で矩形に形成した別のＩＣチ
ップを、その相互間を電気的に接続するように積み重ね
ることにより、一つの半導体装置における集積度を高め
る場合において、前記別のＩＣチップが、前記一つのＩ
Ｃチップと同じ大きさの合同形であると、前記一つＩＣ
チップにおける上面の全体が、この別のＩＣチップにて
覆われることになるから、前記一つのＩＣチップの上面
に設けられている各外部接続用電極部の各々に対してリ
ード端子をワイヤボンディング等にて接続することがで
きない。
【０００３】そこで、従来は、一つのＩＣチップの上面
に積み重ねられる別のＩＣチップの大きさを、前記一つ
のＩＣチップよりも小さくした相似形にすることによ
り、この別のＩＣチップにおける四つの各側面の外側
に、前記一つのＩＣチップの上面における各外部接続用
電極部が露出するように構成しているのである。
に積み重ねられる別のＩＣチップの大きさを、前記一つ
のＩＣチップよりも小さくした相似形にすることによ
り、この別のＩＣチップにおける四つの各側面の外側
に、前記一つのＩＣチップの上面における各外部接続用
電極部が露出するように構成しているのである。
【０００４】
【発明が解決しようとする課題】しかし、このように、
前記別のＩＣチップにおける外側に前記一つのＩＣチッ
プの上面における各外部接続用電極部が露出するように
構成するためには、前記別のＩＣチップの大きさを、前
記一つのＩＣチップよりも可成り小さくしなければなら
ないから、一つの半導体装置における集積度を充分に高
めることができないと言う問題があった。
前記別のＩＣチップにおける外側に前記一つのＩＣチッ
プの上面における各外部接続用電極部が露出するように
構成するためには、前記別のＩＣチップの大きさを、前
記一つのＩＣチップよりも可成り小さくしなければなら
ないから、一つの半導体装置における集積度を充分に高
めることができないと言う問題があった。
【０００５】本発明は、この問題を解消できるようにし
た半導体装置の構造を提供することを技術的課題とする
ものである。
た半導体装置の構造を提供することを技術的課題とする
ものである。
【０００６】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「平面視で矩形に形成した一つのＩＣ
チップの上面に、同じく平面視で矩形に形成した別のＩ
Ｃチップを、その相互間を電気的に接続するように積み
重ねて成る半導体装置において、 前記別のＩＣチップ
を、当該別のＩＣチップにおける四隅部が前記一つのＩ
Ｃチップにおける各側面から外側にはみ出す一方、前記
一つのＩＣチップにおける四隅部が前記別のＩＣチップ
における各側面から外側にはみ出すように前記一つのＩ
Ｃチップに対して回しずらせ、更に、前記一つのＩＣチ
ップにおける上面のうち前記別のＩＣチップからはみ出
した四隅部、及び前記別のＩＣチップにおける上面のう
ち前記一つのＩＣチップからはみ出した四隅部に、外部
への接続用電極部を設ける。」と言う構成にした。
るため本発明は、「平面視で矩形に形成した一つのＩＣ
チップの上面に、同じく平面視で矩形に形成した別のＩ
Ｃチップを、その相互間を電気的に接続するように積み
重ねて成る半導体装置において、 前記別のＩＣチップ
を、当該別のＩＣチップにおける四隅部が前記一つのＩ
Ｃチップにおける各側面から外側にはみ出す一方、前記
一つのＩＣチップにおける四隅部が前記別のＩＣチップ
における各側面から外側にはみ出すように前記一つのＩ
Ｃチップに対して回しずらせ、更に、前記一つのＩＣチ
ップにおける上面のうち前記別のＩＣチップからはみ出
した四隅部、及び前記別のＩＣチップにおける上面のう
ち前記一つのＩＣチップからはみ出した四隅部に、外部
への接続用電極部を設ける。」と言う構成にした。
【０００７】
【発明の作用・効果】このように、別のＩＣチップを、
当該別のＩＣチップにおける四隅部が一つのＩＣチップ
における各側面から外側にはみ出す一方、前記一つのＩ
Ｃチップにおける四隅部が前記別のＩＣチップにおける
各側面から外側にはみ出すように前記一つのＩＣチップ
に対して回しずらせることにより、前記両ＩＣチップ
を、同じ大きさの合同形にしても、前記一つのＩＣチッ
プにおける四隅部が、前記別のＩＣチップにおける四つ
の側面よりも外側にはみ出すと同時に、前記別のＩＣチ
ップにおける四隅部も、前記一つのＩＣチップにおける
四つの側面よりも外側にはみ出すことになるから、これ
ら両ＩＣチップにおける四隅部の部分の各々に、外部接
続用電極部を形成することができるのである。
当該別のＩＣチップにおける四隅部が一つのＩＣチップ
における各側面から外側にはみ出す一方、前記一つのＩ
Ｃチップにおける四隅部が前記別のＩＣチップにおける
各側面から外側にはみ出すように前記一つのＩＣチップ
に対して回しずらせることにより、前記両ＩＣチップ
を、同じ大きさの合同形にしても、前記一つのＩＣチッ
プにおける四隅部が、前記別のＩＣチップにおける四つ
の側面よりも外側にはみ出すと同時に、前記別のＩＣチ
ップにおける四隅部も、前記一つのＩＣチップにおける
四つの側面よりも外側にはみ出すことになるから、これ
ら両ＩＣチップにおける四隅部の部分の各々に、外部接
続用電極部を形成することができるのである。
【０００８】従って、本発明によると、前記別のＩＣチ
ップを前記一つのＩＣチップに近づけるように大きくし
た状態のもとで、換言すると、前記別のＩＣチップを、
前記した従来の場合よりも遙かに大きくすることができ
る状態のもとで、前記一つのＩＣチップにおける上面の
うち四隅部の部分と、前記別のＩＣチップにおける下面
のうち四隅部の部分との両方に、外部接続用電極部を形
成することができるから、前記別のＩＣチップにおける
集積度、ひいては、一つのＩＣチップとこれに積み重ね
た別のＩＣチップとで構成される半導体装置における集
積度を大幅に向上できるとともに、両ＩＣチップに形成
することができる外部接続用電極部の数を増大できると
いう効果を有する。
ップを前記一つのＩＣチップに近づけるように大きくし
た状態のもとで、換言すると、前記別のＩＣチップを、
前記した従来の場合よりも遙かに大きくすることができ
る状態のもとで、前記一つのＩＣチップにおける上面の
うち四隅部の部分と、前記別のＩＣチップにおける下面
のうち四隅部の部分との両方に、外部接続用電極部を形
成することができるから、前記別のＩＣチップにおける
集積度、ひいては、一つのＩＣチップとこれに積み重ね
た別のＩＣチップとで構成される半導体装置における集
積度を大幅に向上できるとともに、両ＩＣチップに形成
することができる外部接続用電極部の数を増大できると
いう効果を有する。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図１
及び図２の図面について説明する。この図において符号
１は、一つのチップマウント部１ａと、このチップマウ
ント部１ａの周囲から外向きに延びる多数本のリード端
子１ｂとを備えた薄い金属板製のリードフレームを、符
号２は、前記リードフレーム１におけるチップマウント
部１ａにダイボンディングした一つのＩＣチップを各々
示す。
及び図２の図面について説明する。この図において符号
１は、一つのチップマウント部１ａと、このチップマウ
ント部１ａの周囲から外向きに延びる多数本のリード端
子１ｂとを備えた薄い金属板製のリードフレームを、符
号２は、前記リードフレーム１におけるチップマウント
部１ａにダイボンディングした一つのＩＣチップを各々
示す。
【００１０】前記一つのＩＣチップ２は、平面視におい
て略正方形に形成され、且つ、その上面のうち周囲を除
く中心の部分に能動素子及び／又は受動素子等のような
各種の回路素子の多数個が形成されている。符号３は、
前記一つのＩＣチップ２の上面に積み重ねられる別のＩ
Ｃチップを示し、この別のＩＣチップは、平面視におい
て前記一つのＩＣチップと略同じ大きさの略正方形に形
成され、且つ、その下面のうち周囲を除く中心の部分に
能動素子及び受動素子のうちいずれか一方又は両方等の
ような各種の回路素子の多数個が形成されている。
て略正方形に形成され、且つ、その上面のうち周囲を除
く中心の部分に能動素子及び／又は受動素子等のような
各種の回路素子の多数個が形成されている。符号３は、
前記一つのＩＣチップ２の上面に積み重ねられる別のＩ
Ｃチップを示し、この別のＩＣチップは、平面視におい
て前記一つのＩＣチップと略同じ大きさの略正方形に形
成され、且つ、その下面のうち周囲を除く中心の部分に
能動素子及び受動素子のうちいずれか一方又は両方等の
ような各種の回路素子の多数個が形成されている。
【００１１】そして、前記別のＩＣチップ３を、前記一
つのＩＣチップ２の上面に対して、この両ＩＣチップ
２，３のうちいずれか一方に設けた多数個のバンプ４に
て互いに電気的に接続した状態にして積み重ねるに際し
て、当該別のＩＣチップ３における四隅部３ａ，３ｂ，
３ｃ，３ｄが前記一つのＩＣチップ２における四隅部２
ａ，２ｂ，２ｃ，２ｄに一致しない（不一致）ように、
換言すると、別のＩＣチップ３における四隅部３ａ，３
ｂ，３ｃ，３ｄが前記一つのＩＣチップ２における各側
面から外側にはみ出す一方、前記一つのＩＣチップ２に
おける四隅部２ａ，２ｂ，２ｃ，２ｄが前記別のＩＣチ
ップ３における各側面から外側にはみ出すように前記一
つのＩＣチップ２に対して回しずらせて、この状態で、
この両ＩＣチップ２，３のうちいずれか一方に設けた多
数個のバンプ４にて互いに電気的に接続するように積み
重ねるのである。
つのＩＣチップ２の上面に対して、この両ＩＣチップ
２，３のうちいずれか一方に設けた多数個のバンプ４に
て互いに電気的に接続した状態にして積み重ねるに際し
て、当該別のＩＣチップ３における四隅部３ａ，３ｂ，
３ｃ，３ｄが前記一つのＩＣチップ２における四隅部２
ａ，２ｂ，２ｃ，２ｄに一致しない（不一致）ように、
換言すると、別のＩＣチップ３における四隅部３ａ，３
ｂ，３ｃ，３ｄが前記一つのＩＣチップ２における各側
面から外側にはみ出す一方、前記一つのＩＣチップ２に
おける四隅部２ａ，２ｂ，２ｃ，２ｄが前記別のＩＣチ
ップ３における各側面から外側にはみ出すように前記一
つのＩＣチップ２に対して回しずらせて、この状態で、
この両ＩＣチップ２，３のうちいずれか一方に設けた多
数個のバンプ４にて互いに電気的に接続するように積み
重ねるのである。
【００１２】これにより、前記一つのＩＣチップ２にお
ける四隅部２ａ，２ｂ，２ｃ，２ｄが、この一つのＩＣ
チップ２の上面に積み重ねた前記別のＩＣチップ３にお
ける四つの各側面から外側にはみ出す一方、前記別のＩ
Ｃチップ３における四隅部３ａ，３ｂ，３ｃ，３ｄが、
前記一つのＩＣチップ２における四つの各側面から外側
にはみ出すことになるなるから、両ＩＣチップ２，３を
略同じ大きさの合同形にした形態のままで、前記一つの
ＩＣチップ２の上面のうち四隅部２ａ，２ｂ，２ｃ，２
ｄの部分の各々に、外部接続用電極部５の複数個を形成
することができる一方、前記別のＩＣチップ３における
下面のうち四隅部３ａ，３ｂ，３ｃ，３ｄの部分の各々
にも、外部接続用電極部６の複数個を形成することがで
きるのである。
ける四隅部２ａ，２ｂ，２ｃ，２ｄが、この一つのＩＣ
チップ２の上面に積み重ねた前記別のＩＣチップ３にお
ける四つの各側面から外側にはみ出す一方、前記別のＩ
Ｃチップ３における四隅部３ａ，３ｂ，３ｃ，３ｄが、
前記一つのＩＣチップ２における四つの各側面から外側
にはみ出すことになるなるから、両ＩＣチップ２，３を
略同じ大きさの合同形にした形態のままで、前記一つの
ＩＣチップ２の上面のうち四隅部２ａ，２ｂ，２ｃ，２
ｄの部分の各々に、外部接続用電極部５の複数個を形成
することができる一方、前記別のＩＣチップ３における
下面のうち四隅部３ａ，３ｂ，３ｃ，３ｄの部分の各々
にも、外部接続用電極部６の複数個を形成することがで
きるのである。
【００１３】このように、一つのＩＣチップ２に対して
別のＩＣチップ３を積み重ね接続すると、これら両ＩＣ
チップ２，３の各四隅部における各外部接続用電極部
５，６と、前記リードフレーム１における各リード端子
１ｂとの間を、細い金属線７によるワイヤボンディング
にて電気的に接続したのち、これらの全体を、図１及び
図２に二点鎖線で示すように、合成樹脂製のパッケージ
体８にて密封する。
別のＩＣチップ３を積み重ね接続すると、これら両ＩＣ
チップ２，３の各四隅部における各外部接続用電極部
５，６と、前記リードフレーム１における各リード端子
１ｂとの間を、細い金属線７によるワイヤボンディング
にて電気的に接続したのち、これらの全体を、図１及び
図２に二点鎖線で示すように、合成樹脂製のパッケージ
体８にて密封する。
【００１４】次いで、前記各リード端子１ｂを、リード
フレーム１から切り離すたのち、図２に二点鎖線で示す
ように、折り曲げすることにより、半導体装置の完成品
にするのである。なお、前記実施の形態は、両ＩＣチッ
プ２，３における各外部接続用電極部５，６に対してリ
ードフレーム１におけるリード端子１ｂを、ワイヤボン
ディングにて接続する場合であったが、本発明はこれに
限らず、合成樹脂のフレキシブルフィルムの表面に形成
した金属箔製のリード端子を、前記両ＩＣチップ２，３
における各外部接続用電極部５，６に対して、バンプに
より直接的に接続する場合にも適用できることは言うま
でもない。
フレーム１から切り離すたのち、図２に二点鎖線で示す
ように、折り曲げすることにより、半導体装置の完成品
にするのである。なお、前記実施の形態は、両ＩＣチッ
プ２，３における各外部接続用電極部５，６に対してリ
ードフレーム１におけるリード端子１ｂを、ワイヤボン
ディングにて接続する場合であったが、本発明はこれに
限らず、合成樹脂のフレキシブルフィルムの表面に形成
した金属箔製のリード端子を、前記両ＩＣチップ２，３
における各外部接続用電極部５，６に対して、バンプに
より直接的に接続する場合にも適用できることは言うま
でもない。
【図１】本発明の実施の形態を示す平面図である。
【図２】図１のII−II視拡大断面図である。
１ リードフレーム １ａ チップマウント部 １ｂ リード端子 ２ 一つのＩＣチップ ２ａ，２ｂ，２ｃ，２ｄ 一つのＩＣチップにおけ
る四隅部 ３ 別のＩＣチップ ３ａ，３ｂ，３ｃ，３ｄ 別のＩＣチップにおける
四隅部 ４ バンプ ５，６ 外部接続用電極部 ７ 金属線 ８ パッケージ体
る四隅部 ３ 別のＩＣチップ ３ａ，３ｂ，３ｃ，３ｄ 別のＩＣチップにおける
四隅部 ４ バンプ ５，６ 外部接続用電極部 ７ 金属線 ８ パッケージ体
Claims (1)
- 【請求項１】平面視で矩形に形成した一つのＩＣチップ
の上面に、同じく平面視で矩形に形成した別のＩＣチッ
プを、その相互間を電気的に接続するように積み重ねて
成る半導体装置において、 前記別のＩＣチップを、当該別のＩＣチップにおける四
隅部が前記一つのＩＣチップにおける各側面から外側に
はみ出す一方、前記一つのＩＣチップにおける四隅部が
前記別のＩＣチップにおける各側面から外側にはみ出す
ように前記一つのＩＣチップに対して回しずらせ、更
に、前記一つのＩＣチップにおける上面のうち前記別の
ＩＣチップからはみ出した四隅部、及び前記別のＩＣチ
ップにおける下面のうち前記一つのＩＣチップからはみ
出した四隅部に、外部への接続用電極部を設けた ことを
特徴とする複数のＩＣチップを備えた半導体装置の構
造。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05890697A JP3316409B2 (ja) | 1997-03-13 | 1997-03-13 | 複数のｉｃチップを備えた半導体装置の構造 |
| PCT/JP1998/000281 WO1998033217A1 (en) | 1997-01-24 | 1998-01-22 | Semiconductor device and method for manufacturing thereof |
| US09/155,134 US6133637A (en) | 1997-01-24 | 1998-01-22 | Semiconductor device having a plurality of semiconductor chips |
| KR10-2004-7000090A KR100467946B1 (ko) | 1997-01-24 | 1998-01-22 | 반도체 칩의 제조방법 |
| EP98900725A EP0890989A4 (en) | 1997-01-24 | 1998-01-22 | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE |
| KR10-1998-0707403A KR100522223B1 (ko) | 1997-01-24 | 1998-01-22 | 반도체장치및그제조방법 |
| US09/612,480 US6458609B1 (en) | 1997-01-24 | 2000-07-07 | Semiconductor device and method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05890697A JP3316409B2 (ja) | 1997-03-13 | 1997-03-13 | 複数のｉｃチップを備えた半導体装置の構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256472A JPH10256472A (ja) | 1998-09-25 |
| JP3316409B2 true JP3316409B2 (ja) | 2002-08-19 |
Family
ID=13097865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05890697A Expired - Fee Related JP3316409B2 (ja) | 1997-01-24 | 1997-03-13 | 複数のｉｃチップを備えた半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3316409B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464561B1 (ko) * | 2000-04-11 | 2004-12-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이것의 제조방법 |
| TW544901B (en) * | 2001-06-13 | 2003-08-01 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
| JP4160447B2 (ja) * | 2003-05-28 | 2008-10-01 | シャープ株式会社 | 電子部品およびモジュールならびにモジュールの組み立て方法、識別方法および環境設定方法 |
| JP4580730B2 (ja) | 2003-11-28 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | オフセット接合型マルチチップ半導体装置 |
| JP4827556B2 (ja) * | 2005-03-18 | 2011-11-30 | キヤノン株式会社 | 積層型半導体パッケージ |
| JP5979565B2 (ja) * | 2012-04-11 | 2016-08-24 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
-
1997
- 1997-03-13 JP JP05890697A patent/JP3316409B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10256472A (ja) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927478B2 (en) | Reduced size semiconductor package with stacked dies | |
| JP2000068444A (ja) | 半導体装置 | |
| CA2392975A1 (en) | Dual-die integrated circuit package | |
| JP2002110898A (ja) | 半導体装置 | |
| US6713868B2 (en) | Semiconductor device having leadless package structure | |
| JP2005203775A (ja) | マルチチップパッケージ | |
| JPS60194548A (ja) | チツプキヤリヤ | |
| JP3316409B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| US7126209B2 (en) | Lead frame, resin-encapsulated semiconductor device, and method of producing the same | |
| JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
| KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
| JP2000228468A (ja) | 半導体チップ及び半導体装置 | |
| JP3043484B2 (ja) | 半導体装置 | |
| JPH09107067A (ja) | 半導体装置 | |
| JP3286196B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP2602834B2 (ja) | 半導体装置 | |
| JP2001110981A (ja) | 半導体装置及びその製造方法 | |
| JPS61128550A (ja) | 半導体装置 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JPH0936305A (ja) | ダイオードとコンデンサとを備えたチップ型複合素子の構造 | |
| JPH03276737A (ja) | 半導体装置 | |
| JPH03102862A (ja) | 半導体装置 | |
| JPH0493051A (ja) | 薄型モジュール | |
| JP2826518B2 (ja) | 半導体装置 | |
| JPH05299575A (ja) | メモリ内蔵半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |