JP2003502866A - 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 - Google Patents
軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法Info
- Publication number
- JP2003502866A JP2003502866A JP2001505058A JP2001505058A JP2003502866A JP 2003502866 A JP2003502866 A JP 2003502866A JP 2001505058 A JP2001505058 A JP 2001505058A JP 2001505058 A JP2001505058 A JP 2001505058A JP 2003502866 A JP2003502866 A JP 2003502866A
- Authority
- JP
- Japan
- Prior art keywords
- soft
- electronic component
- bump
- insulating layer
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000011810 insulating material Substances 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 54
- 239000004020 conductor Substances 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 22
- 230000008021 deposition Effects 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 8
- 238000007788 roughening Methods 0.000 claims description 8
- 238000002788 crimping Methods 0.000 claims description 6
- 238000001746 injection moulding Methods 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 3
- 229920001169 thermoplastic Polymers 0.000 claims description 3
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 239000004416 thermosoftening plastic Substances 0.000 claims description 3
- 239000004033 plastic Substances 0.000 description 16
- 229920003023 plastic Polymers 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 230000035882 stress Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 12
- 238000012937 correction Methods 0.000 description 9
- 238000001465 metallisation Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000013013 elastic material Substances 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 239000007779 soft material Substances 0.000 description 3
- KAKZBPTYRLMSJV-UHFFFAOYSA-N Butadiene Chemical compound C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 description 2
- 239000004721 Polyphenylene oxide Substances 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920006380 polyphenylene oxide Polymers 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- NLHHRLWOUZZQLW-UHFFFAOYSA-N Acrylonitrile Chemical compound C=CC#N NLHHRLWOUZZQLW-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012994 photoredox catalyst Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
ボンディングに役立つ電気接点とを有する電子部品に関する。
品が実装される基板との間の直接的な半田接合を介してボンディングするときの
問題点として、熱応力を受けたとき電子部品と基板との線膨張が異なる点を挙げ
られる。これにより、基板と電子部品との間の半田接合に機械的応力が現れる。
一方で、このような応力は、部品または基板の他の機械的負荷によっても現れる
ことがある。こうした応力により、部品と基板との間の半田接合が破損する、ま
たは破壊される可能性がある。
する技術が知られている。しかし、この層は、発生する機械的応力を最適に吸収
する程には、十分な弾性を持たないことが明らかとなっている。さらに、開示さ
れている層を有する部品の製造には、比較的にコストがかかる。
することである。さらに、このような部品の製造方法を明示する。
は請求項7の特徴で明示される。
絶縁材からなる少なくとも1つの軟質バンプがこの第1表面上に設けられており
、この少なくとも1つの軟質バンプ上に少なくとも1つの電気接点が配置されて
いる。こうして、電子部品上における電気接点の弾性被着を達成できる。従って
、部品が熱応力または機械的応力を受けた場合、この応力を、軟質バンプによっ
て吸収できる。従来技術による連続層とは異なり、バンプでは、このような吸収
をはるかに良好に行える。というのも、バンプは、より大きな運動自由度を有し
、それゆえに、補償できる範囲をより大きくできる。
もしくは回路チップの寸法にほとんど一致している電子部品、すなわち、いわゆ
るチップサイズ部品においてである。このような部品では、電子回路もしくは回
路チップの他に、電子部品で応力をくい止める他のハウジング素子が事実上設け
られていない。このため、このような部品では、電気接点の破損または破壊の発
生する可能性が非常に高い。まさにこうした場合に、本発明により提案されるよ
うな軟質バンプによって、過度に高い機械的応力の発生を防止でき、それととも
に、部品の動作信頼性を保証できる。
生する機械的応力を補償する。バンプ上で電気接点との導電接合を実現するため
に、例えば、軟質バンプ表面における電気接点と電子回路との間に、回路パター
ンを配置しておくことができる。電子回路は、例えば軟質バンプに直接隣接させ
ることができる。一方、軟質バンプと電子回路との間に、追加の導体パターンを
配置し、軟質バンプを電子回路から離間配置することもできる。
、電気接点と電子回路との間に回路パターンを配置しておくこともできる。これ
により、軟質バンプ上の電気接点から出発して、軟質バンプを通過し、電子回路
へと導かれる導電接合を実現できる。
の場合、導電接合を、他の材料からなる別の回路パターンによってではなく、軟
質材料自体によって実現できる。しかし、このためには、軟質材料の選択と材料
組成とを限定する、きわめて特殊な材料が必要である。さらに、このような材料
は、一般に、回路パターンを形成する純粋の回路材料よりも、高オームである。
従って、本発明による解決策では、バンプの軟質挙動と回路挙動とを別々に最適
化することが可能である。
パターンを、電子部品の第1表面を少なくとも部分的に覆う絶縁層上に配置して
おくことができ、絶縁層が軟質バンプに隣接する。これにより、例えば間接的構
造化によって、つまり絶縁層の構造化によって、導体パターンの構造化を行える
。
が可能である。このため、この部品を、例えば半導体部品または高分子部品とす
ることができる。軟質バンプ上の電気接点も、任意に構成できるので、電子部品
の各特殊用途に適合させられる。電気接点は、例えば導電層、導電ピンまたは導
電球によって形成することができる。
Drckprozess )による、可能な方法によって行われる。今日において技術的に可
能な圧着プロセスによって、このようなバンプの強度範囲(Festigungstoleranz
en)に要求される条件を満たすことができる。
この場合、材料として、熱可塑性プラスチックまたは熱硬化性プラスチックを使
用することが好ましい。また、これらに代えて、ABS(アクリロニトリル/ブ
タジエン/スチレン)プラスチック、PC(ポリカーボネート)プラスチック、
PA(ポリアミド)プラスチックまたはPPO(ポリフェニレンオキシド)プラ
スチックを使用することもできる。
は回路パターンおよび電気接点を製造するための導電性材料は、例えばスパッタ
メタライジングまたは化学メタライジング等の通常の方法によって、軟質バンパ
もしくは絶縁層上に被着できる。このための特殊な方法が、WO 98/55 669および
WO 99/05 895に述べられている。この方法では、まず、絶縁層中で核形成を行い
、次に、これらの領域のメタライジングを行う。従来技術であるこれらの方法に
代えて、軟質バンプの表面、場合によっては軟質層の表面に対する粗面化を行う
こともできる。この粗面化は、表面のレーザ処理によって、または他の好適な方
法によって行える。この粗面化により、メタライジングの後に塗布される導電性
材料の付着性を向上できる。この場合、メタライジングの塗布前、表面粗面化後
に、粗い表面上に、金属核または他の好適な核を塗布することもできる。これら
の核は、好適なあらゆる材料、例えばパラジウムで構成できる。
下では、例としてチップサイズ半導体部品を示す。
ンプを圧着した後の、図1の半導体チップを示す図である。図3は、第1メタラ
イジング被着後の、図2の半導体チップを示す図である。図4は、第2メタライ
ジング被着後の、図3の半導体チップを示す図である。図5は、接点箇所に半田
球を被着した後の、図4の半導体チップを示す図である。図6は、図5の部品の
全体図である。図7は、図3・図4に対する選択的実施形態の導電接合を示す図
である。図8は、半弾性軟質バンプおよび絶縁層をスタンピングした後の半導体
チップを示す図である。図9は、メタライジング被着後における、図8の半導体
チップを示す図である。図10は、弾性軟質バンプスタンピング後の半導体チッ
プを示す図である。図11は、半弾性絶縁層被着後の図10の半導体チップを示
す図である。図12は、メタライジング被着後の図11の半導体チップを示す図
である。
的に説明する。図1に示すように、図1に断片的に示した半導体チップ6上に、
まず、絶縁層7を被着し、この絶縁層7によって、半導体チップ6の第1表面2
を部分的に覆う。この絶縁層7の被着および構造化は、通常の方法で行える。し
かし、簡単で安価に実施可能な圧着法を適用することが理想的である。
被着することで、この軟質バンプ3を、絶縁層の上または横に配置しておくこと
ができる。
る領域内で、レーザを利用して軟質バンプ3および絶縁層7の表面の粗面化を行
える。このことを、図2に垂直矢印で示す。表面を粗面化することで、特に、各
表面への回路パターン8および導体パターン4の導電性材料の付着性を向上でき
る。
。このメタライジングは、図3および図4に示すように、例えば2工程で形成で
きる。この場合、まず、第1基本メタライジング4a・8aを形成し、または、
表面上への核4a・8aの析出を行う。これらの核は、それぞれ絶縁層上に導体
パターンを形成し、かつ、軟質バンプ上に回路パターンを形成するために役立つ
。核は、例えばパラジウム等のあらゆる好適な材料で構成できる。次に、最終的
メタライジング4b・8bを形成し、導体パターンおよび回路パターンを最終的
に形成する。このメタライジングにより、軟質バンプ上にあらかじめ形成されて
いる電気接点1を介して、電子部品のボンディングを行うことができる。しかし
、図5に示すように、まず半田球5を軟質バンプ3上に取り付け、その後、この
半田球5によって電気接点1を形成するという選択肢もある。
3を電子部品の縁に示してある。また、導体パターン4は、半導体チップ6内の
図示しない電子回路における、相応する端子へと通じている。なお、バンプ3を
、好適な手順で、第1表面2の全体にわたって分散配置することもできる。
ターン9が、軟質バンプ3に挿通されている。このような構成は、例えば、以下
のように製造できる。すなわち、まず、図1に示したように、絶縁層7を半導体
チップ6上に被着する。次に、導体パターン4を絶縁層7上に製造するためのメ
タライジングを先に行う。その後、はじめて、軟質バンプ3の被着を、例えば圧
着プロセスによって行う。最後に、例えばレーザ構造化によって、軟質バンプ3
の表面から内部に向けて、回路パターン9を形成する。そして、最終的メタライ
ジングを行う。
明の軟質バンプは、スタンピング(Spritzpraegen )によって製造される。
軟質バンプ3が被着されている。スタンピングによれば、有利なことに、軟質層
7および軟質バンプ3を、単一の作業工程で被着できる。このため、相応に形成
されたダイ(Wergzeug)を用意し、そのなかにプラスチック、例えば熱可塑性プ
ラスチックまたは熱硬化性プラスチックを入れる。そして、ダイ内で、絶縁層7
および軟質バンプ3を予備的に成形する。次に、エンボスプロセスにおいて、ダ
イを半導体チップ6の第1表面2に載置し、プラスチック、例えば半弾性材料(
絶縁層7、軟質バンプ3)を半導体チップ6と接合する。プロセスガイド(Proz
essfuehrung )は、スタンピングによって簡単に形成可能である。圧着法とは異
なり、半導体チップ上に、はるかに微細な構造を被着することができる。
あるという性質を有する。従って、軟質バンプは、バネとしては作用しない。軟
質バンプ3の弾性は、もっぱらバンプの幾何学的造形を介して達成される。本実
施例では、軟質バンプ3がその高さの割に比較的細い。これにより、半導体チッ
プ6の第1表面と平行な方向におけるバネ作用を生じさせることが可能となる。
なお、半導体チップ6の第1表面に直角なバネ作用は生じない。
軟質バンプ3を配することも考えられる。その後の過程では、後に導体パターン
が備えられることになる領域を、レーザによって、活性化、すなわち粗面化でき
る。次に、この活性化された導体パターンの核生成が行われ、これにより、これ
らの箇所でのみ、そのなかに被着された導体パターンのメタライジングが付着し
たままとなる。1つの選択肢として、絶縁層7の全体を、すべての箇所で例えば
レーザによって除去することにより、半導体チップ6の第1表面における、後に
導体パターンを形成する個所のみに絶縁層7を被着しておく、ということも考え
られよう。この処置においても、活性化および核生成は行われる。
で半導体チップ6の第1表面に被着できるが、これは必ずしも不可欠ではない。
絶縁層7および軟質バンプ3を、2つの別々の刻印過程によって、半導体チップ
6上に被着することも、同様に考えられる。
える。この場合、キャビティーを有する予め作製されたダイを半導体チップ6の
第1表面2に被着し、次に、このキャビティーにプラスチックを注入する。この
場合にも、この過程を、1工程または2工程のいずれかで実施できる。
すでに上述したように、導体パターンのメタライジングは、プラスチックが活性
化されて核生成された箇所のみにある。本実施例において、メタライジング8は
、横断面で、軟質バンプ3の表面全体に被着されている。この措置は、半導体チ
ップとプリント基板との間における半田接合を行う前に、半導体チップのテスト
を実施する必要のある場合に、特に有利である。
プリント基板の電気接点1と凹部を備えた配線面とに実現できる。また、電気接
点1と凹部との間の電気的接合を、軟質バンプ3の側部導体パターンを介して実
現できる。それゆえに、電気接点1は、配線面の凹部に挿入される。次に、半導
体チップと配線面を有するプリント基板とは、半導体チップ6の第1表面2に平
行にずらされる。これにより、個々の電気接点1と、配線面の側部に導体を備え
た凹部との間の接触を実現するために、軟質バンプ3のばね作用が利用される。
、半導体チップとプリント基板との間に、固定半田接合を形成できる。
気部品の製造を、例として示す。弾性バンプ3の被着は、スタンピング法または
射出成形法のいずれかで行える。
バンプ3が、半導体チップ6の第1表面2に被着される。弾性プラスチックの材
料特性は、一般に、金属化されないような性質である。この理由から、弾性素子
上に、半弾性絶縁層7を被着する。半弾性絶縁層7は、半導体チップ6の第1表
面の諸部分にも、弾性バンプ3の表面にも被着される。しかし、図11からわか
るように、軟質バンプ3の1側面には、半弾性絶縁層7がない。この措置は、軟
質バンプ3における弾性素子3のバネ作用を支援するために有利である。この側
面も絶縁層7で覆われてしまうと、不都合な状況下では、場合によっては、層7
が裂けることがあろう。
可能であるような性質である。これにより、次に、弾性絶縁層7における、あら
かじめ活性化された領域に、メタライジングを被着することができる。導体パタ
ーンのメタライジングは、無電流で、すなわち化学的方法で行われることが好ま
しい。
的構成に、特別の条件は要求されない。しかし、弾性絶縁層7・11および導体
パターンのを容易に被着させるために、軟質バンプの側面を、半導体チップ6の
第1表面に対して直角に向けないことが好ましい。上記処理方式で半導体部品を
形成するには、2つの部分からなるスタンピング過程もしくは射出成形過程が必
要である。
1を形成しており、この接点を介して電子部品のボンディングを行える。しかし
、軟質バンプ上に半田球を付加的に被着することもできる。この場合、この半田
球が、電気接点1を形成する(このことは図示していない)。
法は、実質的に、3つの連続する個別の工程を含む。第1工程では、半導体チッ
プの第1表面に、プラスチック(特に高分子)を被着する。その際、プラスチッ
クをあらかじめ構造化しておくことができる。次に、プラスチック中に含まれた
(重金属)核を、例えば紫外光を使用し、好適な化学物質またはアプリオリ核活
性化材料を使用することによって、活性化する。次に、第3工程では、導体パタ
ーンの化学的(すなわち無電流)メタライジングを行うことができる。プラスチ
ックを半導体チップ上に被着するとき、あらかじめ半導体チップに軟質バンプを
配し、これらのバンプによって、半導体部品における後の電気接点を形成するこ
とが好ましい。
である。
絶縁材からなる少なくとも1つの軟質バンプがこの第1表面上に設けられており
、この少なくとも1つの軟質バンプ上に少なくとも1つの電気接点が配置されて
いる。こうして、電子部品上における電気接点の弾性被着を達成できる。従って
、部品が熱応力または機械的応力を受けた場合、この応力を、軟質バンプによっ
て吸収できる。従来技術による連続層とは異なり、バンプでは、このような吸収
をはるかに良好に行える。というのも、バンプは、より大きな運動自由度を有し
、それゆえに、補償できる範囲をより大きくできる。米国特許公報5,874,782 が各種材料からなるバンプを示している。しかしそこで 問題とされているのは準幾何学的検討だけ、つまり互いに接触した2つの平面の 間の距離を橋絡することだけである。この距離がそこでは絶縁性プラスチックで 充填され、それ自体軟質の材料をバンプ用に使用する場合でも、熱応力または機 械的応力の結果としての応力の補償は行うことができない。
くは回路チップの寸法にほとんど一致している電子部品、すなわち、いわゆるチ
ップサイズ部品においてである。このような部品では、電子回路もしくは回路チ
ップの他に、電子部品で応力をくい止める他のハウジング素子が事実上設けられ
ていない。このため、このような部品では、電気接点の破損または破壊の発生す
る可能性が非常に高い。まさにこうした場合に、本発明により提案されるような
軟質バンプによって、過度に高い機械的応力の発生を防止でき、それとともに、
部品の動作信頼性を保証できる。
Claims (20)
- 【請求項1】 電子回路をボンディングするために、電子部品の少なくとも第1表面(2)に
電子回路と電気接点(1)とを有する電子部品であって、 第1表面(2)上に、絶縁材料からなる少なくとも1つの軟質バンプ(3)が
配置されており、 この少なくとも1つの軟質バンプ(3)上に、少なくとも1つの電気接点(1
)が配置されており、 軟質バンプ(3)の表面上で、少なくとも1つの電気接点(1)と電子回路と
の間に回路パターン(8)が配置されている電子部品。 - 【請求項2】 電子回路をボンディングするために、電子部品の少なくとも第1表面(2)に
電子回路と電気接点(1)とを有する電子部品であって、 第1表面(2)上に、絶縁材料からなる少なくとも1つの軟質バンプ(3)が
配置されており、 この少なくとも1つの軟質バンプ(3)上に、少なくとも1つの電気接点(1
)が配置されており、 軟質バンプ(3)の内部で、少なくとも1つの電気接点(1)と電子回路との
間に回路パターン(9)が配置されている電子部品。 - 【請求項3】 絶縁層(7、11)が、少なくとも部分的に第1表面(2)を覆って軟質バン
プ(3)に隣接しており、 導体パターン(4)が、絶縁層上に配置されて軟質バンプ(3)と電子回路と
の間に導電接合を形成することを特徴とする、請求項1または2記載の電子部品
。 - 【請求項4】 上記絶縁層(7、11)が、少なくとも部分的に軟質バンプ(3)を覆うこと
を特徴とする、請求項3記載の電子部品。 - 【請求項5】 上記絶縁層(7、11)が、弾性を有していることを特徴とする、請求項4記
載の電子部品。 - 【請求項6】 上記電子部品が半導体部品であることを特徴とする、請求項1〜5のいずれか
1項記載の電子部品。 - 【請求項7】 上記電子部品が高分子部品であることを特徴とする、請求項1〜6のいずれか
1項記載の電子部品。 - 【請求項8】 上記電気接点(1)が、導電層、導電ピンまたは導電球(5)によって形成さ
れることを特徴とする、請求項1〜7のいずれか1項記載の電子部品。 - 【請求項9】 請求項1〜8のいずれか1項に記載の電子部品を製造するための方法において
、軟質バンプ(3)の被着を、圧着プロセスによって行うことを特徴とする方法
。 - 【請求項10】 請求項1〜8のいずれか1項記載の電子部品を製造するための方法において、
軟質バンプ(3)の被着を、射出成形またはスタンピングによって行うことを特
徴とする方法。 - 【請求項11】 上記軟質バンプ(3)が、熱可塑性プラスチックまたは熱硬化性プラスチック
からなることを特徴とする、請求項10記載の方法。 - 【請求項12】 軟質バンプ(3)の被着後に、バンプ(3)の表面粗面化を、少なくとも後の
回路パターン(8)となる領域で、特にレーザを利用して行うことを特徴とする
、請求項9〜11のいずれか1項記載の方法。 - 【請求項13】 軟質バンプ(3)の表面を粗面化した後、かつ、バンプ(3)の表面に回路パ
ターン(8)を形成するための導電材料を被着する前に、バンプ(3)の表面に
核の析出が行われることを特徴とする、請求項12記載の方法。 - 【請求項14】 上記の核がパラジウムからなることを特徴とする、請求項13記載の方法。
- 【請求項15】 上記バンプ(3)表面上での回線パターン(8)の形成を、粗面化表面上に導
電材料を析出することによって行うことを特徴とする、請求項12〜14のいず
れか1項記載の方法。 - 【請求項16】 上記絶縁層(7)の被着を、圧着プロセスによって行うことを特徴とする、請
求項9〜15のいずれか1項記載の方法。 - 【請求項17】 上記絶縁層(7、11)の被着を、射出成形またはスタンピングによって行う
ことを特徴とする、請求項9〜15のいずれか1項記載の方法。 - 【請求項18】 上記絶縁層(7、11)の表面粗面化を、少なくとも、導体パターン(4)の
形成領域で、特にレーザを利用して行うことを特徴とする、請求項9〜16のい
ずれか1項記載の方法。 - 【請求項19】 絶縁層(7、11)の表面を粗面化した後、かつ、絶縁層(7、11)の表面
に回路パターン(8)を形成するための導電材料を被着する前に、絶縁層(7、
11)の表面に核の析出が行われることを特徴とする、請求項18記載の方法。 - 【請求項20】 上記の核がパラジウムからなることを特徴とする、請求項19記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19927750 | 1999-06-17 | ||
DE19927750.8 | 1999-06-17 | ||
PCT/DE2000/001123 WO2000079589A1 (de) | 1999-06-17 | 2000-04-11 | Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005339301A Division JP4226589B2 (ja) | 1999-06-17 | 2005-11-24 | 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003502866A true JP2003502866A (ja) | 2003-01-21 |
JP2003502866A5 JP2003502866A5 (ja) | 2006-02-09 |
Family
ID=7911618
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001505058A Pending JP2003502866A (ja) | 1999-06-17 | 2000-04-11 | 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 |
JP2005339301A Expired - Fee Related JP4226589B2 (ja) | 1999-06-17 | 2005-11-24 | 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005339301A Expired - Fee Related JP4226589B2 (ja) | 1999-06-17 | 2005-11-24 | 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6956287B2 (ja) |
EP (1) | EP1186035A1 (ja) |
JP (2) | JP2003502866A (ja) |
KR (1) | KR20020011440A (ja) |
WO (1) | WO2000079589A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6956287B2 (en) | 1999-06-17 | 2005-10-18 | Infineon Technologies Ag | Electronic component with flexible bonding pads and method of producing such a component |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870272B2 (en) * | 1994-09-20 | 2005-03-22 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
US6211572B1 (en) * | 1995-10-31 | 2001-04-03 | Tessera, Inc. | Semiconductor chip package with fan-in leads |
US6284563B1 (en) * | 1995-10-31 | 2001-09-04 | Tessera, Inc. | Method of making compliant microelectronic assemblies |
DE10014300A1 (de) * | 2000-03-23 | 2001-10-04 | Infineon Technologies Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
DE10016132A1 (de) | 2000-03-31 | 2001-10-18 | Infineon Technologies Ag | Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung |
DE10063914A1 (de) * | 2000-12-20 | 2002-07-25 | Pac Tech Gmbh | Kontakthöckeraufbau zur Herstellung eines Verbindungsaufbaus zwischen Substratanschlussflächen |
US20020170897A1 (en) * | 2001-05-21 | 2002-11-21 | Hall Frank L. | Methods for preparing ball grid array substrates via use of a laser |
DE10126296B4 (de) * | 2001-05-30 | 2008-04-17 | Qimonda Ag | Verfahren zur Herstellung eines elektronischen Bauelements |
DE10143790B4 (de) * | 2001-09-06 | 2007-08-02 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens einem Halbleiterchip |
JP2003124393A (ja) * | 2001-10-17 | 2003-04-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2003163312A (ja) * | 2001-11-28 | 2003-06-06 | Shinkawa Ltd | 半導体装置の製造方法 |
DE10233641B4 (de) * | 2002-07-24 | 2007-08-23 | Infineon Technologies Ag | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung |
DE10239080A1 (de) * | 2002-08-26 | 2004-03-11 | Infineon Technologies Ag | Integrierte Schaltung |
DE10261410B4 (de) * | 2002-12-30 | 2008-09-04 | Qimonda Ag | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung |
JP3945415B2 (ja) * | 2003-02-14 | 2007-07-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
WO2004077525A2 (en) * | 2003-02-25 | 2004-09-10 | Tessera, Inc. | Ball grid array with bumps |
DE10318074B4 (de) * | 2003-04-17 | 2009-05-20 | Qimonda Ag | Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften |
US7294929B2 (en) * | 2003-12-30 | 2007-11-13 | Texas Instruments Incorporated | Solder ball pad structure |
JP3873986B2 (ja) * | 2004-04-16 | 2007-01-31 | セイコーエプソン株式会社 | 電子部品、実装構造体、電気光学装置および電子機器 |
DE102004030140B3 (de) * | 2004-06-22 | 2006-01-19 | Infineon Technologies Ag | Flexible Kontaktierungsvorrichtung |
DE102004030813B4 (de) * | 2004-06-25 | 2007-03-29 | Infineon Technologies Ag | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung |
US8680534B2 (en) | 2005-01-11 | 2014-03-25 | Semileds Corporation | Vertical light emitting diodes (LED) having metal substrate and spin coated phosphor layer for producing white light |
US8012774B2 (en) * | 2005-01-11 | 2011-09-06 | SemiLEDs Optoelectronics Co., Ltd. | Coating process for a light-emitting diode (LED) |
KR101267651B1 (ko) * | 2005-02-25 | 2013-05-23 | 테세라, 인코포레이티드 | 유연성을 갖는 마이크로 전자회로 조립체 |
US7749886B2 (en) * | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
TWI381464B (zh) * | 2008-08-29 | 2013-01-01 | Hannstar Display Corp | The bump structure and its making method |
JP5149876B2 (ja) * | 2009-07-23 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US8492746B2 (en) | 2011-09-12 | 2013-07-23 | SemiLEDs Optoelectronics Co., Ltd. | Light emitting diode (LED) dice having wavelength conversion layers |
US8841146B2 (en) | 2011-09-12 | 2014-09-23 | SemiLEDs Optoelectronics Co., Ltd. | Method and system for fabricating light emitting diode (LED) dice with wavelength conversion layers having controlled color characteristics |
US8912021B2 (en) | 2011-09-12 | 2014-12-16 | SemiLEDs Optoelectronics Co., Ltd. | System and method for fabricating light emitting diode (LED) dice with wavelength conversion layers |
US8410508B1 (en) | 2011-09-12 | 2013-04-02 | SemiLEDs Optoelectronics Co., Ltd. | Light emitting diode (LED) package having wavelength conversion member and wafer level fabrication method |
KR20140091029A (ko) | 2011-10-31 | 2014-07-18 | 티코나 엘엘씨 | 레이저 직접 구조체 기판의 형성에 사용하기 위한 열가소성 조성물 |
AT17082U1 (de) * | 2020-04-27 | 2021-05-15 | Zkw Group Gmbh | Verfahren zur befestigung eines elektronischen bauteils |
Family Cites Families (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3641254A (en) * | 1969-06-27 | 1972-02-08 | W S Electronic Services Corp | Microcircuit package and method of making same |
US4001870A (en) * | 1972-08-18 | 1977-01-04 | Hitachi, Ltd. | Isolating protective film for semiconductor devices and method for making the same |
US4074342A (en) * | 1974-12-20 | 1978-02-14 | International Business Machines Corporation | Electrical package for lsi devices and assembly process therefor |
JPS5519850A (en) * | 1978-07-31 | 1980-02-12 | Hitachi Ltd | Semiconductor |
JPS601846A (ja) * | 1983-06-18 | 1985-01-08 | Toshiba Corp | 多層配線構造の半導体装置とその製造方法 |
US4902606A (en) * | 1985-12-20 | 1990-02-20 | Hughes Aircraft Company | Compressive pedestal for microminiature connections |
US4740700A (en) * | 1986-09-02 | 1988-04-26 | Hughes Aircraft Company | Thermally insulative and electrically conductive interconnect and process for making same |
US4885126A (en) * | 1986-10-17 | 1989-12-05 | Polonio John D | Interconnection mechanisms for electronic components |
US4813129A (en) * | 1987-06-19 | 1989-03-21 | Hewlett-Packard Company | Interconnect structure for PC boards and integrated circuits |
JP2781560B2 (ja) | 1988-01-22 | 1998-07-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US5074947A (en) * | 1989-12-18 | 1991-12-24 | Epoxy Technology, Inc. | Flip chip technology using electrically conductive polymers and dielectrics |
US5148266A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies having interposer and flexible lead |
US5148265A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
US5679977A (en) | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US5072520A (en) * | 1990-10-23 | 1991-12-17 | Rogers Corporation | Method of manufacturing an interconnect device having coplanar contact bumps |
US5180311A (en) * | 1991-01-22 | 1993-01-19 | Hughes Aircraft Company | Resilient interconnection bridge |
JP2958136B2 (ja) * | 1991-03-08 | 1999-10-06 | 株式会社日立製作所 | 半導体集積回路装置、その製造方法および実装構造 |
IL104056A (en) * | 1991-12-13 | 1997-02-18 | Hoechst Ag | Process for the preparation of L-phosphinothricin and its derivatives |
JP2833326B2 (ja) * | 1992-03-03 | 1998-12-09 | 松下電器産業株式会社 | 電子部品実装接続体およびその製造方法 |
JPH05251455A (ja) * | 1992-03-04 | 1993-09-28 | Toshiba Corp | 半導体装置 |
AU4782293A (en) * | 1992-07-24 | 1994-02-14 | Tessera, Inc. | Semiconductor connection components and methods with releasable lead support |
JPH0684917A (ja) | 1992-08-31 | 1994-03-25 | Tanaka Kikinzoku Kogyo Kk | 高周波用バンプの形成方法 |
US6544825B1 (en) * | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
DE4300652C1 (de) * | 1993-01-13 | 1994-03-31 | Bosch Gmbh Robert | Verfahren zur Herstellung einer hybrid integrierten optischen Schaltung und Vorrichtung zur Emission von Lichtwellen |
JP3214186B2 (ja) * | 1993-10-07 | 2001-10-02 | 三菱電機株式会社 | 半導体装置の製造方法 |
JPH07115096A (ja) * | 1993-10-18 | 1995-05-02 | Fujitsu Ltd | バンプ電極 |
US5455390A (en) * | 1994-02-01 | 1995-10-03 | Tessera, Inc. | Microelectronics unit mounting with multiple lead bonding |
US5508228A (en) * | 1994-02-14 | 1996-04-16 | Microelectronics And Computer Technology Corporation | Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same |
US5491302A (en) * | 1994-09-19 | 1996-02-13 | Tessera, Inc. | Microelectronic bonding with lead motion |
US5777379A (en) * | 1995-08-18 | 1998-07-07 | Tessera, Inc. | Semiconductor assemblies with reinforced peripheral regions |
US5874782A (en) * | 1995-08-24 | 1999-02-23 | International Business Machines Corporation | Wafer with elevated contact structures |
US6211572B1 (en) * | 1995-10-31 | 2001-04-03 | Tessera, Inc. | Semiconductor chip package with fan-in leads |
US6284563B1 (en) * | 1995-10-31 | 2001-09-04 | Tessera, Inc. | Method of making compliant microelectronic assemblies |
US5749997A (en) * | 1995-12-27 | 1998-05-12 | Industrial Technology Research Institute | Composite bump tape automated bonding method and bonded structure |
US5808874A (en) * | 1996-05-02 | 1998-09-15 | Tessera, Inc. | Microelectronic connections with liquid conductive elements |
DE19618447A1 (de) * | 1996-05-08 | 1997-11-20 | Studiengesellschaft Kohle Mbh | Lithographisches Verfahren zur Erzeugung von Nanostrukturen auf Oberflächen |
DE19639934A1 (de) | 1996-09-27 | 1998-04-09 | Siemens Ag | Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl |
US5910687A (en) * | 1997-01-24 | 1999-06-08 | Chipscale, Inc. | Wafer fabrication of die-bottom contacts for electronic devices |
US5783465A (en) * | 1997-04-03 | 1998-07-21 | Lucent Technologies Inc. | Compliant bump technology |
WO1998050950A1 (fr) | 1997-05-07 | 1998-11-12 | Hitachi, Ltd. | Dispositif semi-conducteur et production de ce dispositif |
US6051489A (en) * | 1997-05-13 | 2000-04-18 | Chipscale, Inc. | Electronic component package with posts on the active side of the substrate |
DE19723734C2 (de) | 1997-06-06 | 2002-02-07 | Gerhard Naundorf | Leiterbahnstrukturen auf einem nichtleitenden Trägermaterial und Verfahren zu ihrer Herstellung |
DE19731346C2 (de) * | 1997-06-06 | 2003-09-25 | Lpkf Laser & Electronics Ag | Leiterbahnstrukturen und ein Verfahren zu deren Herstellung |
JPH1167776A (ja) | 1997-08-21 | 1999-03-09 | Citizen Watch Co Ltd | 突起電極およびその製造方法 |
US6140456A (en) * | 1997-10-24 | 2000-10-31 | Quester Techology, Inc. | Chemicals and processes for making fluorinated poly(para-xylylenes) |
CN1146988C (zh) * | 1997-12-08 | 2004-04-21 | 东芝株式会社 | 半导体功率器件的封装及其组装方法 |
US6261941B1 (en) * | 1998-02-12 | 2001-07-17 | Georgia Tech Research Corp. | Method for manufacturing a multilayer wiring substrate |
US6100175A (en) * | 1998-08-28 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for aligning and attaching balls to a substrate |
US6075712A (en) * | 1999-01-08 | 2000-06-13 | Intel Corporation | Flip-chip having electrical contact pads on the backside of the chip |
US6426564B1 (en) * | 1999-02-24 | 2002-07-30 | Micron Technology, Inc. | Recessed tape and method for forming a BGA assembly |
US6225206B1 (en) * | 1999-05-10 | 2001-05-01 | International Business Machines Corporation | Flip chip C4 extension structure and process |
JP2003502866A (ja) | 1999-06-17 | 2003-01-21 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 |
-
2000
- 2000-04-11 JP JP2001505058A patent/JP2003502866A/ja active Pending
- 2000-04-11 EP EP00934894A patent/EP1186035A1/de not_active Withdrawn
- 2000-04-11 WO PCT/DE2000/001123 patent/WO2000079589A1/de not_active Application Discontinuation
- 2000-04-11 KR KR1020017016160A patent/KR20020011440A/ko active Search and Examination
-
2001
- 2001-12-17 US US10/022,226 patent/US6956287B2/en not_active Expired - Fee Related
-
2005
- 2005-05-06 US US11/124,515 patent/US7820482B2/en not_active Expired - Fee Related
- 2005-11-24 JP JP2005339301A patent/JP4226589B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6956287B2 (en) | 1999-06-17 | 2005-10-18 | Infineon Technologies Ag | Electronic component with flexible bonding pads and method of producing such a component |
US7820482B2 (en) | 1999-06-17 | 2010-10-26 | Qimonda Ag | Method of producing an electronic component with flexible bonding |
Also Published As
Publication number | Publication date |
---|---|
JP2006108705A (ja) | 2006-04-20 |
WO2000079589A1 (de) | 2000-12-28 |
EP1186035A1 (de) | 2002-03-13 |
US6956287B2 (en) | 2005-10-18 |
US7820482B2 (en) | 2010-10-26 |
US20020089058A1 (en) | 2002-07-11 |
US20050208703A1 (en) | 2005-09-22 |
KR20020011440A (ko) | 2002-02-08 |
JP4226589B2 (ja) | 2009-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003502866A (ja) | 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 | |
US5759047A (en) | Flexible circuitized interposer with apertured member and method for making same | |
JP5064210B2 (ja) | 電子モジュール及びその製造方法 | |
US8559184B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
KR20060080549A (ko) | 반도체 장치 | |
CN103021982B (zh) | 集成电路及制造方法 | |
US20080205012A1 (en) | Chip card module and method of producing a chip card module | |
US6660942B2 (en) | Semiconductor device with an exposed external-connection terminal | |
KR20080026028A (ko) | 반도체 장치의 제조방법 | |
EP0843357B1 (en) | Method of manufacturing a grid array semiconductor package | |
US6847116B2 (en) | Chip-type semiconductor light-emitting device | |
US7638418B2 (en) | Wiring substrate of a semiconductor component comprising rubber-elastic pads embedded in said wiring substrate and method for producing the same | |
EP1278404A4 (en) | PCB AND METHOD FOR THE PRODUCTION THEREOF | |
US6781215B2 (en) | Intermediate base for a semiconductor module and a semiconductor module using the intermediate base | |
CN1308839A (zh) | 利用导电的互连接在基片的上下侧之间制造接线的方法和具有该互连接的接线 | |
JP3441981B2 (ja) | 金属基板へグラフトする導電性エラストマー | |
US20170133340A1 (en) | Method for producing a chip module | |
JPH0951020A (ja) | 半導体装置およびその製造方法ならびにicカード | |
US20100263920A1 (en) | Electrical device and method of manufacturing thereof | |
JP3533162B2 (ja) | 磁気センサ基板の電極パターンへのモールド樹脂による端子板接続固定方法及び端子板付き電子部品 | |
KR101510379B1 (ko) | 인쇄회로기판 어셈블리 | |
JPH0722729A (ja) | ハイブリッド集積回路装置の構造 | |
CN1277736A (zh) | 在基片上的两层布线之间制作电学上导电的交叉连接的方法 | |
JPH09199242A (ja) | プリント配線板一体型コネクタ及びその製造方法 | |
US20020038726A1 (en) | Polymer stud grid array and method for producing such a polymer stud grid array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20040623 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050726 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051124 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051130 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051222 |