JPS60180163A - 半導体素子とその製法 - Google Patents
半導体素子とその製法Info
- Publication number
- JPS60180163A JPS60180163A JP60014167A JP1416785A JPS60180163A JP S60180163 A JPS60180163 A JP S60180163A JP 60014167 A JP60014167 A JP 60014167A JP 1416785 A JP1416785 A JP 1416785A JP S60180163 A JPS60180163 A JP S60180163A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- type
- opening
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 10
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910018503 SF6 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、半導体本体の一方の表面上に第１の導電形
の第１の領域が配置され、第１の領域の中ζこ第２の導
電形の第２の領域がはめ込まれ、第２の領域は開口を備
え、第１の領域はこの開口の下にあたる部分に第２の領
域により覆われていない露出面を有し、第１の領域と第
２の領域が一つの電極により電気的に相互に結合されて
なる半導体素子詔よびその製法に関する。
の第１の領域が配置され、第１の領域の中ζこ第２の導
電形の第２の領域がはめ込まれ、第２の領域は開口を備
え、第１の領域はこの開口の下にあたる部分に第２の領
域により覆われていない露出面を有し、第１の領域と第
２の領域が一つの電極により電気的に相互に結合されて
なる半導体素子詔よびその製法に関する。
かかる半導体素子は、例えば西ドイツ国特許公開公報第
３０１５７８２号、特にその第９図に記述されている。
３０１５７８２号、特にその第９図に記述されている。
この半導体素子はソース電極を有し、この電極は半導体
本体の表面に設けられたソース領域に電極などを開口し
た孔の中で接触し、かつソース領域の下に設けられたエ
ピタキシアル層と該層に形成された凹所の中で接触して
いる。ソース電極は一般にアルミニウムから成る。この
アルミニウムはｐ形にドープされたシリコンにはドープ
量に関係なく良好なオーム接触を形成する。しかしなが
らｎ形にドープされたシリコンに対するオーム接触は、
この領域の不純物濃度が非常に高く例えば１ｏ”ｉ子／
ｄを超えてドープされているときに限って得られる。例
えばｐチャネルＭＯ８電界効果トランジスタの場合のよ
うに、ｎ形にドープされた領域中にｐ形にドープされた
領域をはめ込む必要があるときには、上の前提条件は、
ｎ形ドープ領域の導電形変換のためのｐ形ドープ領域は
ｎ形のドープ量よりも一層強いドープにより形成しなけ
ればならないことを意味する。
本体の表面に設けられたソース領域に電極などを開口し
た孔の中で接触し、かつソース領域の下に設けられたエ
ピタキシアル層と該層に形成された凹所の中で接触して
いる。ソース電極は一般にアルミニウムから成る。この
アルミニウムはｐ形にドープされたシリコンにはドープ
量に関係なく良好なオーム接触を形成する。しかしなが
らｎ形にドープされたシリコンに対するオーム接触は、
この領域の不純物濃度が非常に高く例えば１ｏ”ｉ子／
ｄを超えてドープされているときに限って得られる。例
えばｐチャネルＭＯ８電界効果トランジスタの場合のよ
うに、ｎ形にドープされた領域中にｐ形にドープされた
領域をはめ込む必要があるときには、上の前提条件は、
ｎ形ドープ領域の導電形変換のためのｐ形ドープ領域は
ｎ形のドープ量よりも一層強いドープにより形成しなけ
ればならないことを意味する。
この発明は、頭記の半導体素子とその製法を改良して、
はめ込みｐ影領域を半導体素子の電気的＝ ５− 特性が必要とする以上に高くドープすることなく、ｎ形
ドープ領域とアルミニウム層との曳好なオーム接触を達
成することを目的とする。
はめ込みｐ影領域を半導体素子の電気的＝ ５− 特性が必要とする以上に高くドープすることなく、ｎ形
ドープ領域とアルミニウム層との曳好なオーム接触を達
成することを目的とする。
本発明によれば上述の目的は、冒頭記載の形式の半導体
素子を、第１の領域がｎ形で第２の領域がｐ形であり、
電極がアルミニウムからなり、第１の領域の露出面には
少なくとも注入ドープ量が５・１０１４原子／ａ／１の
ｎ形層がはめ込まれ、電極がこのｎ形層において第１の
領域と接触するようにすることによって達成される。
素子を、第１の領域がｎ形で第２の領域がｐ形であり、
電極がアルミニウムからなり、第１の領域の露出面には
少なくとも注入ドープ量が５・１０１４原子／ａ／１の
ｎ形層がはめ込まれ、電極がこのｎ形層において第１の
領域と接触するようにすることによって達成される。
またこの半導体素子の製法としては、半導体本体の地面
に第１の領域を形成した上で該本体表面を第１の酸化物
層によって覆い、該第１の酸化物層上の所定範囲に多結
晶シリコン層を蒸着して該層をマスクとして第１の領域
の表面に第２の領域をイオン注入により形成し、第１の
酸化物層と多結晶シリコン層とを第２の酸化物層により
覆い、該第２の酸化物層を第２の領域の上に位置する開
口を有する樹脂マスクによって扱い、該樹脂マス＝ ６
− りの開口を介して第１および第２の酸化物層を等方的に
エツチングして樹脂マスクの下方をアンダーカットする
とともに第２の領域の表面の一部を露出させ、その上で
樹脂マスクの開口を介して半導体本体の表面をプラズマ
エツチングして第２の領域に開口を形成するとともにそ
の下の第１の領域に凹所を形成し、さらに樹脂マスクを
用いて該凹所にイオン注入によりｎ形層を形成し、最後
に第１の領域と第２の領域の露出面にアルミニウムを蒸
着して第１および第２の領域を相互接続することζこよ
って上記の目的が達成される。
に第１の領域を形成した上で該本体表面を第１の酸化物
層によって覆い、該第１の酸化物層上の所定範囲に多結
晶シリコン層を蒸着して該層をマスクとして第１の領域
の表面に第２の領域をイオン注入により形成し、第１の
酸化物層と多結晶シリコン層とを第２の酸化物層により
覆い、該第２の酸化物層を第２の領域の上に位置する開
口を有する樹脂マスクによって扱い、該樹脂マス＝ ６
− りの開口を介して第１および第２の酸化物層を等方的に
エツチングして樹脂マスクの下方をアンダーカットする
とともに第２の領域の表面の一部を露出させ、その上で
樹脂マスクの開口を介して半導体本体の表面をプラズマ
エツチングして第２の領域に開口を形成するとともにそ
の下の第１の領域に凹所を形成し、さらに樹脂マスクを
用いて該凹所にイオン注入によりｎ形層を形成し、最後
に第１の領域と第２の領域の露出面にアルミニウムを蒸
着して第１および第２の領域を相互接続することζこよ
って上記の目的が達成される。
つぎに本発明の実施例を図面を参照しながら詳細に説明
する。
する。
第１図は製造の中間過程における、また第２図は完成状
態における半導体素子の要部断面図である。
態における半導体素子の要部断面図である。
半導体素子は半導体本体１を有する。半導体本体１は強
くｐ形にドープされた基板２に弱くｐ形にドープされた
層３、例えばエピタキシアル層を積層して形成される。
くｐ形にドープされた基板２に弱くｐ形にドープされた
層３、例えばエピタキシアル層を積層して形成される。
半導体本体１の表面、すなわち層３の中に第１の領域４
がはめ込まれている。
がはめ込まれている。
この領域は強いｎ形である。図に示すように領域４はそ
の外周部よりも中央部を厚くすることができる。このた
めには、中央部分は周知の方法により熱拡散され、外周
の薄い部分は例えばイオン注入とそれに続くドライブイ
ンにより形成される。
の外周部よりも中央部を厚くすることができる。このた
めには、中央部分は周知の方法により熱拡散され、外周
の薄い部分は例えばイオン注入とそれに続くドライブイ
ンにより形成される。
領域４はまた一様な厚さとすることもでき、この場合に
はイオン注入とそれに続くドライブインによって形成さ
れる。半導体本体がシリコンであるときは、層３と領域
４との表面上に二酸化シリコンから成る第１の酸化物層
９が蒸着される。第１の酸化物層９上のあらかじめ定め
られた範囲に、多結晶シリコンから成るＭｌｏが蒸着さ
れる。この図示の形状は全面蒸着と構造的なエツチング
とにより行なうことができる。多結晶シリコン層１０は
周知のように第２の領域５の注入のためのマスクとして
の役とｐチャンネルＭＯ８電界効果トランジスタのゲー
ト電極としての役を果たす。第２の領域５は例えばポロ
ンイオンの注入により形成される。注入量は例えば２・
１０ 原−Ｆ、／−である。
はイオン注入とそれに続くドライブインによって形成さ
れる。半導体本体がシリコンであるときは、層３と領域
４との表面上に二酸化シリコンから成る第１の酸化物層
９が蒸着される。第１の酸化物層９上のあらかじめ定め
られた範囲に、多結晶シリコンから成るＭｌｏが蒸着さ
れる。この図示の形状は全面蒸着と構造的なエツチング
とにより行なうことができる。多結晶シリコン層１０は
周知のように第２の領域５の注入のためのマスクとして
の役とｐチャンネルＭＯ８電界効果トランジスタのゲー
ト電極としての役を果たす。第２の領域５は例えばポロ
ンイオンの注入により形成される。注入量は例えば２・
１０ 原−Ｆ、／−である。
その厚さはおよそ０．５μｍとすることができる。
第１の領域４に対する第２の領域５の位置ぎめは、層３
の表面に希望の長さのｐチャンネルが生じるように選ば
れる。
の表面に希望の長さのｐチャンネルが生じるように選ば
れる。
つぎに第１の酸化物層９と多結晶シリコン層１０の上に
第２の酸化物層１１が蒸着される。そしてこの層１１は
樹脂マスク層１２により覆われる。
第２の酸化物層１１が蒸着される。そしてこの層１１は
樹脂マスク層１２により覆われる。
この層１２の中に開口１３が作られる。この開口を介し
て領域５の範囲の中の表面すなわち半導体本体の表面は
、樹脂マスクがアンダカットされるまで等方的にウェッ
トエツチングされる。またそれにより酸化物層９．１１
には開口１４が開く。
て領域５の範囲の中の表面すなわち半導体本体の表面は
、樹脂マスクがアンダカットされるまで等方的にウェッ
トエツチングされる。またそれにより酸化物層９．１１
には開口１４が開く。
エツチングは第２の領域５の表面の一部が露出されるに
至ったときに打ち切るのが合理的である。
至ったときに打ち切るのが合理的である。
続いて樹脂マスク１２は第２の領域５の中に開口６をエ
ツチングするために用いられる。このためには例えば六
ふつ化硫黄ＳＦ６を用いた（異方性の）プラズマエツチ
ング法が利用される。プラズマは矢の方向にレジストマ
スク１２の開口１３を ９ − 経て領域５の表面に向けられる。プラズマエツチングの
過程は選択的に第１の領域４の中に凹所７がエツチング
により生じるまで続けることができる。凹所７の形成は
限ずしも必要ではないが領域４が上方に向かって露出面
を有するようにすることが重要である。
ツチングするために用いられる。このためには例えば六
ふつ化硫黄ＳＦ６を用いた（異方性の）プラズマエツチ
ング法が利用される。プラズマは矢の方向にレジストマ
スク１２の開口１３を ９ − 経て領域５の表面に向けられる。プラズマエツチングの
過程は選択的に第１の領域４の中に凹所７がエツチング
により生じるまで続けることができる。凹所７の形成は
限ずしも必要ではないが領域４が上方に向かって露出面
を有するようにすることが重要である。
第１の領域４の表面の露出に続いて、第１の領域４の前
述の露出面はイオン注入により例えば燐をドープされる
。その際高いドープ濃度のｎ形の層８が生じるが、この
層は平らに形成されるか又は凹所７があらかじめ形成さ
れているときはこの凹所の壁と底の部分に形成される。
述の露出面はイオン注入により例えば燐をドープされる
。その際高いドープ濃度のｎ形の層８が生じるが、この
層は平らに形成されるか又は凹所７があらかじめ形成さ
れているときはこの凹所の壁と底の部分に形成される。
ドーピングは例えば３ Ｑ ｋｅＶのエネルギにおいて
５・１０／ｃｔＩ以上のドーズ量で行われる。これは例
えば０．１μｍの厚さにおいて最高ドープ量的１・１０
原子／−に相当する。
５・１０／ｃｔＩ以上のドーズ量で行われる。これは例
えば０．１μｍの厚さにおいて最高ドープ量的１・１０
原子／−に相当する。
レジストマスク１２の除去後半導体素子にはアルミニウ
ム層１５がかぶせられ、この層は領域４と５とに接触す
る。他の電極（ドレーン電極）は例えば半導体本体１の
下面に取り付けられ、符号１０− １６が付けられている。アルミニウム層１５と第１の領
域４の間の最適な接触が得られるようｎ形の領域８の中
に強いイオン注入により生じた結晶欠陥は除去しないこ
とが推奨される。
ム層１５がかぶせられ、この層は領域４と５とに接触す
る。他の電極（ドレーン電極）は例えば半導体本体１の
下面に取り付けられ、符号１０− １６が付けられている。アルミニウム層１５と第１の領
域４の間の最適な接触が得られるようｎ形の領域８の中
に強いイオン注入により生じた結晶欠陥は除去しないこ
とが推奨される。
この発明の詳細な説明はｐチャンネルＭＯ８電界効果ト
ランジスタに関連して記述した。第１ （７）領域４と
第２の領域５に単一の電極を接触させた目的は両領域の
間にバイパスを作ることにある。
ランジスタに関連して記述した。第１ （７）領域４と
第２の領域５に単一の電極を接触させた目的は両領域の
間にバイパスを作ることにある。
それによりＭＯ８電界効果トランジスタに内蔵され領域
３と４により形成された逆ダイオードの特性が改善され
る。この発明とくに製法はバイポーラ半導体素子におい
て、ｐ形の領域とその下にあるｎ形の領域に同一の電極
を接触させる必要があり、下の方のｎ影領域に完全なオ
ーム接触を得るに十分なドーピングを行なうと上の方の
ｐ形層がもはや欠陥なしには形成できないようなときに
も利用することができる。
３と４により形成された逆ダイオードの特性が改善され
る。この発明とくに製法はバイポーラ半導体素子におい
て、ｐ形の領域とその下にあるｎ形の領域に同一の電極
を接触させる必要があり、下の方のｎ影領域に完全なオ
ーム接触を得るに十分なドーピングを行なうと上の方の
ｐ形層がもはや欠陥なしには形成できないようなときに
も利用することができる。
半導体の表面にｎ形の第１の領域が配置され、この領域
の上に開口を有するｐ形の第２の領域がはめ込まれてい
るとき、例えばこの半導体に内蔵された逆ダイオードの
特性を改善するために、両領域を一つの電極により相互
に結合することが必要となることがある。しかしながら
アルミニウムから成る電極をｎ形の領域にオーム接触さ
せるためには、その領域の上に十分に濃いドープ量、例
えば１０原子／−を超える高いｎ形ドープ濃度の層を形
成しなければならない。このｎ形層がｐ形の第２の領域
をはめ込む前にｎ形の第１の領域上に形成されると、導
電形を強いｎ形からｐ形に変換するためにさらに濃いド
ーピングを実施しなければならず、これによりｐ形の領
域の格子欠陥が増加する。
の上に開口を有するｐ形の第２の領域がはめ込まれてい
るとき、例えばこの半導体に内蔵された逆ダイオードの
特性を改善するために、両領域を一つの電極により相互
に結合することが必要となることがある。しかしながら
アルミニウムから成る電極をｎ形の領域にオーム接触さ
せるためには、その領域の上に十分に濃いドープ量、例
えば１０原子／−を超える高いｎ形ドープ濃度の層を形
成しなければならない。このｎ形層がｐ形の第２の領域
をはめ込む前にｎ形の第１の領域上に形成されると、導
電形を強いｎ形からｐ形に変換するためにさらに濃いド
ーピングを実施しなければならず、これによりｐ形の領
域の格子欠陥が増加する。
この発明によれば、先にｐ形の第２の領域をはめ込み、
この領域にあけた開口を介して露出させたｎ形の第１の
領域にイオン注入によりドーピングすることによりｎ形
層を形成するので、ｐ形の第１の領域は半導体素子の電
気的特性から必要とされる以上に濃くドープされること
はなく、格子欠陥の発生が抑えられる。またｎ形層はそ
の厚さを例えば０．１μｍとすることにより、５・１０
／−程度以上のドーズ量のイオン注入をすればドープ濃
度約Ｉ Ｘ １０”ｉ子／ｄの層が得られ、電極との追
好な接触を保証することができる。
この領域にあけた開口を介して露出させたｎ形の第１の
領域にイオン注入によりドーピングすることによりｎ形
層を形成するので、ｐ形の第１の領域は半導体素子の電
気的特性から必要とされる以上に濃くドープされること
はなく、格子欠陥の発生が抑えられる。またｎ形層はそ
の厚さを例えば０．１μｍとすることにより、５・１０
／−程度以上のドーズ量のイオン注入をすればドープ濃
度約Ｉ Ｘ １０”ｉ子／ｄの層が得られ、電極との追
好な接触を保証することができる。
第１図はこの発明による半導体素子の実施例の製造過程
中の要部断面図、第２図は第１図に示す半導体素子の完
成後の要部断面図である。 図面において、１は半導体本体、４は第１の領域、５は
第２の領域、６は開口、７は凹所、８は高ドープ濃度ｎ
形層、９は第１の酸化物層、１０は多結晶シリコンの層
、１１は第２の酸化物層、１２は樹脂マスク、１３は開
口、１５は電極である。 代理人弁理士山 口 鳳
中の要部断面図、第２図は第１図に示す半導体素子の完
成後の要部断面図である。 図面において、１は半導体本体、４は第１の領域、５は
第２の領域、６は開口、７は凹所、８は高ドープ濃度ｎ
形層、９は第１の酸化物層、１０は多結晶シリコンの層
、１１は第２の酸化物層、１２は樹脂マスク、１３は開
口、１５は電極である。 代理人弁理士山 口 鳳
Claims (1)
- 【特許請求の範囲】 １）半導体素子であって、 ａ）半導体本体（１）の一方の表面上に第１の導電形の
第１の領域（４）が配設され、 ｂ）第１の領域（４）の中に第２の導電形の第２の領域
（５）がはめ込まれ、 Ｃ）第２の領域（５）が開口（６）を備え、ｄ）第１の
領域（４）はこの開口（６）の下にあたる部分に第２の
領域（５）により覆われない露出面を有し、 ｅ）第１の領域と第２の領域は電極ａ！１９により電気
的に相互結合され ているものにおいて、 ｆ）第１の領域（４）がｎ形であり、 ｇ）第２の領域（５）がｐ形であり、 ｈ）前記電極（１９がアルミニウムからなり、ｉ）第１
の領域（４）の裸の表面ｌこ少なくとも注入ドープ量５
・１０ 原子／−のｎ形層（８）がはめ込まれ、 ｊ）前記電極（１５１が第１の領域（４）にこのｎ形層
（８）暑こおいて接触する ことを特徴とする半導体素子。 ２、特許請求の範囲第１項に記載の半導体素子において
、ｎ形層（８）が約０．１μｍの厚さであることを特徴
とする半導体素子。 ３）％許請求の範囲第１項又は第２項に記載の半導体素
子において、ｎ形層（８）が第１の領域（４）に設けら
れた凹所（７）の表面に形成されることを特徴とする接
触孔を有する半導体素子。 ４）半導体本体（］）の一方の表面上に第１の導電形の
第１の領域（４）を配設し、該第１の領域（４）中に第
２の導電形の第２の領域（５）をはめ込んで該領域（５
）に開口（６）を設け、前記第１の領域（４）の該開口
（６）の下にあたる部分には第２の領域（５）により棲
われない露出面を設け、該露出面に接触する電極α９に
より第１および第２の領域を相互接続してなる半導体素
子の製法であって、 ａ）半導体本体の表面に第１の領域（４）を形成した上
で半導体本体の表面を第１の酸化物層（９）により覆う
工程と、 ｂ）該第１の酸化物層（９）上の所定範囲に多結晶シリ
コンの層Ｑｌを蒸着する工程と、 Ｃ）該多結晶シリコン層Ｑｌをマスクとして第１の領域
（４）の表面に第２の領域（５）をイオン注入により形
成する工程と、 ｄ）第１の酸化物層（９）と多結晶シリコン層ａ〔とを
第２の酸化物層α旧こより覆う工程と、ｅ）第２の酸化
物層ａυを第２の領域（５）の上に位置する開口を有す
る樹脂マスクα旧こより覆う工程と、 ｆ）該樹脂マスクａつがアンダカットされかつ第２の領
域（５）の表面の一部が露出されるまで、前記両酸化物
層（９，１１）を等方的にエツチングする工程と、 ｇ）第２の領域（５）に開口（６）が形成されかつ第１
の領域（４）に凹所（力が形成されるまで、半導体本体
の表面を樹脂マスク（１つの前記開口０階を介してプラ
ズマエツチングする工程と、 ｈ）樹脂マスク０りとその開口（１３）を用いて、ｎ形
層（８）をイオン注入により形成する工程と、ｉ）樹脂
マスクを溶解除去する工程と、ｊ）第１の領域及び第２
の領域の前記露出面にアルミニウム層（１５）を蒸着す
る工程と、を含むことを特徴とする半導体素子の製法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3402867.6 | 1984-01-27 | ||
| DE19843402867 DE3402867A1 (de) | 1984-01-27 | 1984-01-27 | Halbleiterbauelement mit kontaktloch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60180163A true JPS60180163A (ja) | 1985-09-13 |
| JP2566202B2 JP2566202B2 (ja) | 1996-12-25 |
Family
ID=6226102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60014167A Expired - Fee Related JP2566202B2 (ja) | 1984-01-27 | 1985-01-28 | 半導体素子とその製法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4785344A (ja) |
| EP (1) | EP0150365B1 (ja) |
| JP (1) | JP2566202B2 (ja) |
| AT (1) | ATE37967T1 (ja) |
| DE (2) | DE3402867A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282628A (ja) * | 1988-09-20 | 1990-03-23 | Sanyo Electric Co Ltd | 縦型ｍｏｓｆｅｔの製造方法 |
| JPH03290934A (ja) * | 1990-04-06 | 1991-12-20 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| WO2011048800A1 (ja) * | 2009-10-23 | 2011-04-28 | パナソニック株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3245457A1 (de) * | 1982-12-08 | 1984-06-14 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterelement mit kontaktloch |
| EP0227894A3 (en) * | 1985-12-19 | 1988-07-13 | SILICONIX Incorporated | High density vertical dmos transistor |
| EP0255970B1 (en) * | 1986-08-08 | 1993-12-15 | Philips Electronics Uk Limited | A method of manufacturing an insulated gate field effect transistor |
| US4853345A (en) * | 1988-08-22 | 1989-08-01 | Delco Electronics Corporation | Process for manufacture of a vertical DMOS transistor |
| JP2729309B2 (ja) * | 1988-12-05 | 1998-03-18 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US4998160A (en) * | 1989-01-23 | 1991-03-05 | Motorola, Inc. | Substrate power supply contact for power integrated circuits |
| US5171705A (en) * | 1991-11-22 | 1992-12-15 | Supertex, Inc. | Self-aligned structure and process for DMOS transistor |
| GB9215653D0 (en) * | 1992-07-23 | 1992-09-09 | Philips Electronics Uk Ltd | A method of manufacturing a semiconductor device comprising an insulated gate field effect device |
| US5795793A (en) * | 1994-09-01 | 1998-08-18 | International Rectifier Corporation | Process for manufacture of MOS gated device with reduced mask count |
| WO1997034253A1 (en) * | 1996-03-13 | 1997-09-18 | Philips Electronics N.V. | Filtering method and corresponding filtering system |
| US5879968A (en) * | 1996-11-18 | 1999-03-09 | International Rectifier Corporation | Process for manufacture of a P-channel MOS gated device with base implant through the contact window |
| JP3298472B2 (ja) * | 1997-09-26 | 2002-07-02 | 関西日本電気株式会社 | 絶縁ゲート型半導体装置の製造方法 |
| US6165821A (en) * | 1998-02-09 | 2000-12-26 | International Rectifier Corp. | P channel radhard device with boron diffused P-type polysilicon gate |
| CN111599669B (zh) * | 2020-05-12 | 2023-01-31 | 西安工业大学 | 一种适用于发热涂层材料欧姆电极的制作方法 |
| CN112002751A (zh) * | 2020-07-22 | 2020-11-27 | 湖南国芯半导体科技有限公司 | 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4035826A (en) * | 1976-02-23 | 1977-07-12 | Rca Corporation | Reduction of parasitic bipolar effects in integrated circuits employing insulated gate field effect transistors via the use of low resistance substrate contacts extending through source region |
| GB2049273B (en) * | 1979-05-02 | 1983-05-25 | Philips Electronic Associated | Method for short-circuting igfet source regions to a substrate |
| DE3016749A1 (de) * | 1980-04-30 | 1981-11-05 | Siemens AG, 1000 Berlin und 8000 München | Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung |
| US4516143A (en) * | 1982-01-04 | 1985-05-07 | General Electric Company | Self-aligned power MOSFET with integral source-base short and methods of making |
| US4443931A (en) * | 1982-06-28 | 1984-04-24 | General Electric Company | Method of fabricating a semiconductor device with a base region having a deep portion |
-
1984
- 1984-01-27 DE DE19843402867 patent/DE3402867A1/de not_active Withdrawn
- 1984-12-10 EP EP84115076A patent/EP0150365B1/de not_active Expired
- 1984-12-10 DE DE8484115076T patent/DE3474614D1/de not_active Expired
- 1984-12-10 AT AT84115076T patent/ATE37967T1/de not_active IP Right Cessation
-
1985
- 1985-01-18 US US06/692,757 patent/US4785344A/en not_active Expired - Lifetime
- 1985-01-28 JP JP60014167A patent/JP2566202B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282628A (ja) * | 1988-09-20 | 1990-03-23 | Sanyo Electric Co Ltd | 縦型ｍｏｓｆｅｔの製造方法 |
| JPH03290934A (ja) * | 1990-04-06 | 1991-12-20 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| WO2011048800A1 (ja) * | 2009-10-23 | 2011-04-28 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| CN102576723A (zh) * | 2009-10-23 | 2012-07-11 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP5075280B2 (ja) * | 2009-10-23 | 2012-11-21 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US8754422B2 (en) | 2009-10-23 | 2014-06-17 | Panasonic Corporation | Semiconductor device and process for production thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3474614D1 (en) | 1988-11-17 |
| EP0150365A3 (en) | 1985-09-04 |
| DE3402867A1 (de) | 1985-08-01 |
| US4785344A (en) | 1988-11-15 |
| EP0150365A2 (de) | 1985-08-07 |
| ATE37967T1 (de) | 1988-10-15 |
| JP2566202B2 (ja) | 1996-12-25 |
| EP0150365B1 (de) | 1988-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465842B2 (en) | MIS semiconductor device and method of fabricating the same | |
| KR0178824B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3416617B2 (ja) | マスク数を低減したｍｏｓゲートデバイスの製造プロセス | |
| JP4173629B2 (ja) | シリコンカーバイドに設けた自己整合パワー電界効果トランジスタ | |
| US5019522A (en) | Method of making topographic pattern delineated power MOSFET with profile tailored recessed source | |
| JPS60180163A (ja) | 半導体素子とその製法 | |
| US4895810A (en) | Iopographic pattern delineated power mosfet with profile tailored recessed source | |
| US5045903A (en) | Topographic pattern delineated power MOSFET with profile tailored recessed source | |
| US4069067A (en) | Method of making a semiconductor device | |
| US4929987A (en) | Method for setting the threshold voltage of a power mosfet | |
| US4859621A (en) | Method for setting the threshold voltage of a vertical power MOSFET | |
| US4978630A (en) | Fabrication method of bipolar transistor | |
| KR100272051B1 (ko) | 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정 | |
| US5089434A (en) | Mask surrogate semiconductor process employing dopant-opaque region | |
| JP3489602B2 (ja) | 半導体装置およびその製造方法 | |
| JP2673384B2 (ja) | 半導体装置およびその製造方法 | |
| JP2745640B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPH0239091B2 (ja) | ||
| KR100210331B1 (ko) | 수평 이중 확산 mos 트랜지스터의 제조 방법 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| JP3224320B2 (ja) | 半導体素子の製造方法 | |
| KR0163876B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0428246A (ja) | 半導体装置およびその製造方法 | |
| GB2115609A (en) | Semiconductor structure manufacturing method | |
| JPH0567623A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |