JP3224320B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP3224320B2 JP3224320B2 JP30162693A JP30162693A JP3224320B2 JP 3224320 B2 JP3224320 B2 JP 3224320B2 JP 30162693 A JP30162693 A JP 30162693A JP 30162693 A JP30162693 A JP 30162693A JP 3224320 B2 JP3224320 B2 JP 3224320B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation
- forming
- nitride film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子の製造方
法の中でも、特にバイポーラトランジスタのベース領域
部の形成方法に関するものである。
法の中でも、特にバイポーラトランジスタのベース領域
部の形成方法に関するものである。
【０００２】
【従来の技術】従来のこの種の製造方法は、例えば特開
昭５９−１０７５７３に開示されるものがあり、図３な
いし図４にその製造工程を断面図（参考のため、一部平
面図も合わせて記載）で示し、以下に概略説明する。
昭５９−１０７５７３に開示されるものがあり、図３な
いし図４にその製造工程を断面図（参考のため、一部平
面図も合わせて記載）で示し、以下に概略説明する。
【０００３】まず、図３（Ａ）に示すように、半導体基
板（この例ではＰ型シリコン基板、以下、単に基板と称
す）２０１上に、ＣＶＤ（化学的気相成長）法により窒
化シリコン膜（耐酸化性膜であり、以下、単に窒化膜と
称す）２０２を形成し、その上にやはりＣＶＤ法で絶縁
膜である酸化膜２０３を形成する。
板（この例ではＰ型シリコン基板、以下、単に基板と称
す）２０１上に、ＣＶＤ（化学的気相成長）法により窒
化シリコン膜（耐酸化性膜であり、以下、単に窒化膜と
称す）２０２を形成し、その上にやはりＣＶＤ法で絶縁
膜である酸化膜２０３を形成する。
【０００４】次いで、図３（Ｂ）に示すように、公知の
ホトリソ（ホトリソグラフィ）・エッチング技術によ
り、前記酸化膜２０３を所定領域（素子形成領域）とな
るようエッチングし、続いてその酸化膜２０３をマスク
にして前記窒化膜２０２をアンダーカット（前記酸化膜
２０３の周縁の下が除去されるようエッチングする方
法）する。次いで、露出した基板２０１にＰ+ 型不純物
をイオン注入して、Ｐ+ 型領域２０４を形成する（いわ
ゆるフィールド打ち込みである）。
ホトリソ（ホトリソグラフィ）・エッチング技術によ
り、前記酸化膜２０３を所定領域（素子形成領域）とな
るようエッチングし、続いてその酸化膜２０３をマスク
にして前記窒化膜２０２をアンダーカット（前記酸化膜
２０３の周縁の下が除去されるようエッチングする方
法）する。次いで、露出した基板２０１にＰ+ 型不純物
をイオン注入して、Ｐ+ 型領域２０４を形成する（いわ
ゆるフィールド打ち込みである）。
【０００５】次に、図３（Ｃ）に示すように、前記酸化
膜２０３を除去し、その後、前記窒化膜２０２をマスク
にして選択酸化（一般に熱酸化）を行ない、フィールド
酸化膜２０５を形成する。
膜２０３を除去し、その後、前記窒化膜２０２をマスク
にして選択酸化（一般に熱酸化）を行ない、フィールド
酸化膜２０５を形成する。
【０００６】次いで、図３（Ｄ）に示すように、前記窒
化膜２０２を除去し、エネルギー３５０ｋｅＶ、ドーズ
量２×１０12ｃｍ-2程度で不純物（例えば燐）をイオン
注入し、１１００℃で約６時間加熱してバイポーラトラ
ンジスタとしてのコレクタ領域（ｎ型領域）２０６を形
成する。
化膜２０２を除去し、エネルギー３５０ｋｅＶ、ドーズ
量２×１０12ｃｍ-2程度で不純物（例えば燐）をイオン
注入し、１１００℃で約６時間加熱してバイポーラトラ
ンジスタとしてのコレクタ領域（ｎ型領域）２０６を形
成する。
【０００７】次に、図３（Ｅ）に示すように、再び窒化
膜２０７、酸化膜２０８をそれぞれＣＶＤ法により形成
し、公知のホトリソ・エッチング技術で所定部分（コレ
クタ取り出し口部分）をエッチング除去する。そして、
その部分にエネルギー１２０ｋｅＶ、ドーズ量１×１０
14ｃｍ-2程度で不純物（例えば砒素）をイオン注入し
て、ｎ+ 型領域（コレクタ取り出し部分用）２０９を形
成する。
膜２０７、酸化膜２０８をそれぞれＣＶＤ法により形成
し、公知のホトリソ・エッチング技術で所定部分（コレ
クタ取り出し口部分）をエッチング除去する。そして、
その部分にエネルギー１２０ｋｅＶ、ドーズ量１×１０
14ｃｍ-2程度で不純物（例えば砒素）をイオン注入し
て、ｎ+ 型領域（コレクタ取り出し部分用）２０９を形
成する。
【０００８】次いで、図４（Ｆ）に示すように、前記酸
化膜２０８を除去し、その後、残った前記窒化膜２０７
をマスクにして選択酸化を行ない、前記ｎ+ 型領域２０
９上を酸化膜２１０で覆う。次いで、前記窒化膜２０７
を除去し、再度、窒化膜２１１、その上に酸化膜２１２
をＣＶＤ法により生成し、ホトリソ・エッチング技術に
より、前記酸化膜２１２の所定部分（少なくとも真性ベ
ース領域の上の部分を残すよう）をエッチング除去し、
その酸化膜２１２をマスクにして、前記窒化膜２１１を
アンダーカットするようエッチングする。そして、ここ
までの構造の酸化膜２０５，２１０，２１１、窒化膜２
１２などをマスクにして、基板２０１に不純物（例えば
硼素）をエネルギー２５ｋｅＶ、ドーズ量１×１０15ｃ
ｍ-2でイオン注入し、Ｐ+ 型領域（周知のように、これ
はベース取り出し口（図では右側）、コレクタ側接合
（図では左側）のための低抵抗化の役割をもつ、いわゆ
る外部ベースである）２１３を形成する。
化膜２０８を除去し、その後、残った前記窒化膜２０７
をマスクにして選択酸化を行ない、前記ｎ+ 型領域２０
９上を酸化膜２１０で覆う。次いで、前記窒化膜２０７
を除去し、再度、窒化膜２１１、その上に酸化膜２１２
をＣＶＤ法により生成し、ホトリソ・エッチング技術に
より、前記酸化膜２１２の所定部分（少なくとも真性ベ
ース領域の上の部分を残すよう）をエッチング除去し、
その酸化膜２１２をマスクにして、前記窒化膜２１１を
アンダーカットするようエッチングする。そして、ここ
までの構造の酸化膜２０５，２１０，２１１、窒化膜２
１２などをマスクにして、基板２０１に不純物（例えば
硼素）をエネルギー２５ｋｅＶ、ドーズ量１×１０15ｃ
ｍ-2でイオン注入し、Ｐ+ 型領域（周知のように、これ
はベース取り出し口（図では右側）、コレクタ側接合
（図では左側）のための低抵抗化の役割をもつ、いわゆ
る外部ベースである）２１３を形成する。
【０００９】次いで、図４（Ｇ）に示すように、前記酸
化膜２１２を除去し、その後、残った前記窒化膜２１１
をマスクにして、選択酸化を行ない所定領域（真性ベー
ス上を残す領域）に酸化膜２１４を形成する。次いで、
前記窒化膜２１１を除去し、エネルギー２５ｋｅＶ、ド
ーズ量５．２５×１０12ｃｍ-2で不純物（例えば硼素）
をイオン注入し、バイポーラトランジスタの真性ベース
領域（周知のように、前述した外部ベースに対して、ト
ランジスタとしての本来のベースの機能を受け持つ部分
をこのように称す）となるＰ型領域２１５を形成する。
化膜２１２を除去し、その後、残った前記窒化膜２１１
をマスクにして、選択酸化を行ない所定領域（真性ベー
ス上を残す領域）に酸化膜２１４を形成する。次いで、
前記窒化膜２１１を除去し、エネルギー２５ｋｅＶ、ド
ーズ量５．２５×１０12ｃｍ-2で不純物（例えば硼素）
をイオン注入し、バイポーラトランジスタの真性ベース
領域（周知のように、前述した外部ベースに対して、ト
ランジスタとしての本来のベースの機能を受け持つ部分
をこのように称す）となるＰ型領域２１５を形成する。
【００１０】次いで、図４（Ｈ）に示すように、前記ｎ
+ 型領域２０９上の酸化膜２１０を除去し、コレクタコ
ンタクト部２１６を開口する。次いで、前記真性ベース
領域２１５上部に、エネルギー４０ｋｅＶ、ドーズ量
３．２５×１０15ｃｍ-2で不純物（例えば砒素）をイオ
ン注入し、前記真性ベース領域２１５上部にｎ+ 型層の
エミッタ領域２１７を形成する。
+ 型領域２０９上の酸化膜２１０を除去し、コレクタコ
ンタクト部２１６を開口する。次いで、前記真性ベース
領域２１５上部に、エネルギー４０ｋｅＶ、ドーズ量
３．２５×１０15ｃｍ-2で不純物（例えば砒素）をイオ
ン注入し、前記真性ベース領域２１５上部にｎ+ 型層の
エミッタ領域２１７を形成する。
【００１１】次いで、図４（Ｉ）に示すように、ホトリ
ソ・エッチング技術により、前記外部ベース（Ｐ+ 型領
域）２１３の一方（ベースコンタクトとなる方、図では
右側）を選択的にエッチング除去し、ベースコンタクト
部２１８を形成する。以後、図も説明も省略するが、必
要箇所に配線や保護膜などを形成してバイポーラトラン
ジスタ部を完成する。
ソ・エッチング技術により、前記外部ベース（Ｐ+ 型領
域）２１３の一方（ベースコンタクトとなる方、図では
右側）を選択的にエッチング除去し、ベースコンタクト
部２１８を形成する。以後、図も説明も省略するが、必
要箇所に配線や保護膜などを形成してバイポーラトラン
ジスタ部を完成する。
【００１２】
【発明が解決しようとする課題】しかしながら、上記の
従来技術の製造方法では、エミッタ・ベース接合耐圧が
劣化するという問題があった。以下にその理由につい
て、図４（Ｆ），（Ｈ）を用いて説明する。
従来技術の製造方法では、エミッタ・ベース接合耐圧が
劣化するという問題があった。以下にその理由につい
て、図４（Ｆ），（Ｈ）を用いて説明する。
【００１３】まず、酸化膜２１２をマスクとして、窒化
膜２１１をアンダーカットエッチングした後、Ｐ+ 型領
域２１３を形成するためのイオン注入を行うと、硼素イ
オンは、酸化膜２１２の庇を貫通して、Ｐ+ 型領域２１
３が庇下にまで分布する（図４（Ｆ））。
膜２１１をアンダーカットエッチングした後、Ｐ+ 型領
域２１３を形成するためのイオン注入を行うと、硼素イ
オンは、酸化膜２１２の庇を貫通して、Ｐ+ 型領域２１
３が庇下にまで分布する（図４（Ｆ））。
【００１４】このＰ+ 型領域２１３とエミッタ領域２１
７の高濃度領域が接触すると、エミッタ・ベース接合間
にリーク電流が発生し、接合耐圧が劣化する（図４
（Ｈ））。
７の高濃度領域が接触すると、エミッタ・ベース接合間
にリーク電流が発生し、接合耐圧が劣化する（図４
（Ｈ））。
【００１５】さらに、エミッタ・ベース接合耐圧は、窒
化膜２１１のアンダーカットのみに依存しているため、
アンダーカット量の面内分布により、エミッタ・ベース
接合耐圧にバラツキが生じ、歩留が悪くなるという問題
があった。
化膜２１１のアンダーカットのみに依存しているため、
アンダーカット量の面内分布により、エミッタ・ベース
接合耐圧にバラツキが生じ、歩留が悪くなるという問題
があった。
【００１６】この発明は、以上述べたエミッタ・ベース
接合耐圧が、（１）Ｐ+ 型領域２１３とエミッタ領域２
１７の接触により劣化する、（２）窒化膜２１１のアン
ダーカット量に依存しているため、アンダーカット量の
ウェハ面内およびウェハ間バラツキにより、接合耐圧に
バラツキが生ずる、という問題点を除去するため、Ｐ+
型領域２１３を形成するイオン注入前に、酸化膜２１２
および窒化膜２１１の側壁に、サイドウォールを形成
し、Ｐ+ 型領域２１３と、エミッタ領域２１７の間隔の
制御と、エミッタ・ベース接合耐圧の窒化膜アンダーカ
ット依存性の軽減を実現し、エミッタ・ベース接合耐圧
の安定した半導体素子の製造方法を提供することを目的
とする。
接合耐圧が、（１）Ｐ+ 型領域２１３とエミッタ領域２
１７の接触により劣化する、（２）窒化膜２１１のアン
ダーカット量に依存しているため、アンダーカット量の
ウェハ面内およびウェハ間バラツキにより、接合耐圧に
バラツキが生ずる、という問題点を除去するため、Ｐ+
型領域２１３を形成するイオン注入前に、酸化膜２１２
および窒化膜２１１の側壁に、サイドウォールを形成
し、Ｐ+ 型領域２１３と、エミッタ領域２１７の間隔の
制御と、エミッタ・ベース接合耐圧の窒化膜アンダーカ
ット依存性の軽減を実現し、エミッタ・ベース接合耐圧
の安定した半導体素子の製造方法を提供することを目的
とする。
【００１７】
【課題を解決するための手段】この発明は、前記目的達
成のため、前述した製造方法において、Ｐ+ 型領域２１
３を形成するイオン注入前に、窒化膜２１１および酸化
膜２１２の側壁に絶縁膜のサイドウォールを形成し、そ
の後、それをマスクにしてイオン注入により、Ｐ+ 型領
域を形成するようにしたものである。
成のため、前述した製造方法において、Ｐ+ 型領域２１
３を形成するイオン注入前に、窒化膜２１１および酸化
膜２１２の側壁に絶縁膜のサイドウォールを形成し、そ
の後、それをマスクにしてイオン注入により、Ｐ+ 型領
域を形成するようにしたものである。
【００１８】
【作用】本発明は、前述したように、Ｐ+ 型領域（外部
ベース）領域を形成するイオン注入の前に、真性ベース
上の窒化膜、酸化膜の積層膜部分にサイドウォールを形
成して、それをマスクにして前記イオン注入するように
したので、前記酸化膜の庇下にまでＰ+ 型領域が形成さ
れず、エミッタが前記Ｐ+ 型領域に接触することがな
く、エミッタ・ベース接合間の接合耐圧が改善される。
ベース）領域を形成するイオン注入の前に、真性ベース
上の窒化膜、酸化膜の積層膜部分にサイドウォールを形
成して、それをマスクにして前記イオン注入するように
したので、前記酸化膜の庇下にまでＰ+ 型領域が形成さ
れず、エミッタが前記Ｐ+ 型領域に接触することがな
く、エミッタ・ベース接合間の接合耐圧が改善される。
【００１９】
【実施例】本発明の第１の実施例として、その特徴とす
る部分の製造工程を断面図で図１に示し、以下に説明す
る。なお、同図（Ｂ）ないし（Ｄ）は真性ベース領域部
分を中心とした部分のみ拡大した図である。
る部分の製造工程を断面図で図１に示し、以下に説明す
る。なお、同図（Ｂ）ないし（Ｄ）は真性ベース領域部
分を中心とした部分のみ拡大した図である。
【００２０】図１（Ａ）は、前述した従来例の製造工程
の図４（Ｆ）と同じ工程段階であって、この工程以前は
従来例の工程の図３（Ａ）ないし（Ｅ）と全く同じであ
るので説明は割愛する。
の図４（Ｆ）と同じ工程段階であって、この工程以前は
従来例の工程の図３（Ａ）ないし（Ｅ）と全く同じであ
るので説明は割愛する。
【００２１】図１（Ａ）の工程は、従来同様、真性ベー
ス形成領域上に窒化膜１０１（従来例の図４（Ｆ）にお
ける２１１相当）と、その上に酸化膜１０２（従来例の
図４（Ｆ）における２１２相当）をホトリソ・エッチン
グ技術で選択的に形成するのであるが、本実施例では、
酸化膜１０２をマスクにして窒化膜１０１をエッチング
する際、従来例のようにその窒化膜１０１をアンダーカ
ットしない。
ス形成領域上に窒化膜１０１（従来例の図４（Ｆ）にお
ける２１１相当）と、その上に酸化膜１０２（従来例の
図４（Ｆ）における２１２相当）をホトリソ・エッチン
グ技術で選択的に形成するのであるが、本実施例では、
酸化膜１０２をマスクにして窒化膜１０１をエッチング
する際、従来例のようにその窒化膜１０１をアンダーカ
ットしない。
【００２２】次いで、図１（Ｂ）に示すように、全面に
耐酸化性膜である窒化膜１０３をＣＶＤ法により形成
し、その上に絶縁膜である酸化膜１０４をやはりＣＶＤ
法により形成する。
耐酸化性膜である窒化膜１０３をＣＶＤ法により形成
し、その上に絶縁膜である酸化膜１０４をやはりＣＶＤ
法により形成する。
【００２３】次いで、図１（Ｃ）に示すように、前記酸
化膜１０４を異方性エッチングによりエッチングし、前
記窒化膜１０１、酸化膜１０２の部分（窒化膜１０３も
含めて）の側壁にサイドウォール１０５を形成する。そ
の後、そのサイドウォール１０５が形成された前記窒化
膜１０１、酸化膜１０２の部分をマスクにして、従来例
同様のイオン注入によりＰ+ 型領域即ち外部ベース領域
１０６を形成する。このとき、注入のエネルギーとして
不純物（例えば硼素）イオンが前記窒化膜１０３を貫通
する程度のエネルギーを従来例のエネルギーに加えて、
不純物プロファイルが従来例と同等になるようにする。
化膜１０４を異方性エッチングによりエッチングし、前
記窒化膜１０１、酸化膜１０２の部分（窒化膜１０３も
含めて）の側壁にサイドウォール１０５を形成する。そ
の後、そのサイドウォール１０５が形成された前記窒化
膜１０１、酸化膜１０２の部分をマスクにして、従来例
同様のイオン注入によりＰ+ 型領域即ち外部ベース領域
１０６を形成する。このとき、注入のエネルギーとして
不純物（例えば硼素）イオンが前記窒化膜１０３を貫通
する程度のエネルギーを従来例のエネルギーに加えて、
不純物プロファイルが従来例と同等になるようにする。
【００２４】次いで、図１（Ｄ）に示すように、前記サ
イドウォール１０５を除去する。この後、図１（Ｅ）に
示すように、前記窒化膜１０３を除去し、次いで、前記
酸化膜１０２をマスクにして、その下の前記窒化膜１０
１をアンダーカットする。
イドウォール１０５を除去する。この後、図１（Ｅ）に
示すように、前記窒化膜１０３を除去し、次いで、前記
酸化膜１０２をマスクにして、その下の前記窒化膜１０
１をアンダーカットする。
【００２５】この後は、従来例の図４（Ｇ）以後の工程
と全く同様にして、バイポーラトランジスタ部分を完成
させる。従って、その説明は省略する。
と全く同様にして、バイポーラトランジスタ部分を完成
させる。従って、その説明は省略する。
【００２６】次に、本発明の第２の実施例を、第１の実
施例同様その特徴部分の工程を図２に断面図で示し、以
下に説明する。なお同図（Ｂ）（Ｃ）は第１の実施例同
様、真性ベース領域部分を中心とした部分のみの拡大図
である。
施例同様その特徴部分の工程を図２に断面図で示し、以
下に説明する。なお同図（Ｂ）（Ｃ）は第１の実施例同
様、真性ベース領域部分を中心とした部分のみの拡大図
である。
【００２７】図２（Ａ）は、第１の実施例同様、前述し
た従来例の製造工程の図４（Ｆ）と同じ工程段階であ
る。即ち、この工程以前は従来例の工程の図３（Ａ）な
いし（Ｅ）と全く同じであるので説明は割愛する。
た従来例の製造工程の図４（Ｆ）と同じ工程段階であ
る。即ち、この工程以前は従来例の工程の図３（Ａ）な
いし（Ｅ）と全く同じであるので説明は割愛する。
【００２８】図２（Ａ）の工程は、従来同様、真性ベー
ス形成領域上に窒化膜３０１（従来例の図４（Ｆ）にお
ける２１１相当）と、その上に酸化膜３０２（従来例の
図４（Ｆ）における２１２相当）をホトリソ・エッチン
グ技術で選択的に形成する。本実施例では、第１の実施
例と違い、酸化膜３０２をマスクにして窒化膜３０１を
エッチングする際、従来例同様、その窒化膜３０１をア
ンダーカットする。
ス形成領域上に窒化膜３０１（従来例の図４（Ｆ）にお
ける２１１相当）と、その上に酸化膜３０２（従来例の
図４（Ｆ）における２１２相当）をホトリソ・エッチン
グ技術で選択的に形成する。本実施例では、第１の実施
例と違い、酸化膜３０２をマスクにして窒化膜３０１を
エッチングする際、従来例同様、その窒化膜３０１をア
ンダーカットする。
【００２９】次に、図２（Ｂ）に示すように、酸化膜３
０３をＣＶＤ法により全面に生成する。次いで、図２
（Ｃ）に示すように、前記酸化膜３０３を異方性エッチ
ングによりエッチングして、前記窒化膜３０１と酸化膜
３０２の積層膜側壁にサイドウォール３０４を形成す
る。そして、該サイドウォール３０４が形成された前記
積層膜（３０１，３０２）の部分をマスクにして、従来
例同様、不純物をイオン注入してＰ+ 型領域（外部ベー
ス）３０５を形成する。
０３をＣＶＤ法により全面に生成する。次いで、図２
（Ｃ）に示すように、前記酸化膜３０３を異方性エッチ
ングによりエッチングして、前記窒化膜３０１と酸化膜
３０２の積層膜側壁にサイドウォール３０４を形成す
る。そして、該サイドウォール３０４が形成された前記
積層膜（３０１，３０２）の部分をマスクにして、従来
例同様、不純物をイオン注入してＰ+ 型領域（外部ベー
ス）３０５を形成する。
【００３０】この後、図２（Ｄ）に示すように、前記サ
イドウォール３０４を除去するとともに、前記酸化膜３
０２も除去する。
イドウォール３０４を除去するとともに、前記酸化膜３
０２も除去する。
【００３１】この後は、従来例の図４（Ｇ）以後の工程
と全く同様にして、バイポーラトランジスタ部分を完成
させる。従って、その説明は省略する。
と全く同様にして、バイポーラトランジスタ部分を完成
させる。従って、その説明は省略する。
【００３２】
【発明の効果】以上説明したように、本発明の製造方法
によれば、真性ベース領域上に形成した窒化膜、酸化膜
の積層膜部分の側壁にサイドウォールを形成して、それ
をマスクにしてＰ+ 型領域即ち外部ベース領域形成のた
めの不純物イオン注入をするようにしたので、従来例の
ように前記窒化膜のアンダーカットによってできた前記
酸化膜の庇下まで前記Ｐ+ 型領域が分布せず、エミッタ
と外部ベースとの接触が生じない。従って、エミッタ・
ベース接合間のリーク電流が低減され、接合耐圧が改善
され、接合容量の低減が図れる。
によれば、真性ベース領域上に形成した窒化膜、酸化膜
の積層膜部分の側壁にサイドウォールを形成して、それ
をマスクにしてＰ+ 型領域即ち外部ベース領域形成のた
めの不純物イオン注入をするようにしたので、従来例の
ように前記窒化膜のアンダーカットによってできた前記
酸化膜の庇下まで前記Ｐ+ 型領域が分布せず、エミッタ
と外部ベースとの接触が生じない。従って、エミッタ・
ベース接合間のリーク電流が低減され、接合耐圧が改善
され、接合容量の低減が図れる。
【００３３】また、前記サイドウォールを形成すること
により、特に第１の実施例では前記窒化膜を最初にアン
ダーカットしないので、前記窒化膜とＰ+ 型領域との間
隔を制御し易い。
により、特に第１の実施例では前記窒化膜を最初にアン
ダーカットしないので、前記窒化膜とＰ+ 型領域との間
隔を制御し易い。
【図１】本発明の第１の実施例の工程断面図
【図２】本発明の第２の実施例の工程断面図
【図３】従来技術の工程断面図（その１）
【図４】従来技術の工程断面図（その２）
１０１，１０３ 窒化膜 １０２，１０４ 酸化膜 １０５ サイドウォール １０６ Ｐ+ 型領域（外部ベース）
Claims (2)
- 【請求項１】 半導体基板上にバイポーラトランジスタ
を形成する方法として、 （ａ）半導体基板に形成する前記トランジスタの真性ベ
ース領域上に、第１の耐酸化性膜とその上に第１の絶縁
膜をそれぞれ選択的に形成した後、全面に第２の耐酸化
性膜を形成する工程、 （ｂ）前記選択的に形成した第１の耐酸化性膜と第１の
絶縁膜との積層膜の部分の両側壁に、第２の絶縁膜でサ
イドウォールを形成する工程、 （ｃ）前記第１の耐酸化性膜と第１の絶縁膜とサイドウ
ォールの部分をマスクにして、前記第２の耐酸化性膜を
介して半導体基板に不純物を導入する工程、 （ｄ）前記サイドウォールと第２の耐酸化性膜を除去し
た後、前記第１の絶縁膜をマスクにして前記第１の耐酸
化性膜をアンダーカットする工程、以上の工程を含むこ
とを特徴とする半導体素子の製造方法。 - 【請求項２】 半導体基板上にバイポーラトランジスタ
を形成する方法として、 （ａ）半導体基板に形成する前記トランジスタの真性ベ
ース領域上に、第１の耐酸化性膜とその上に第１の絶縁
膜をそれぞれ選択的に形成し、該第１の絶縁膜をマスク
にして前記第１の耐酸化性膜をアンダーカットする工
程、 （ｂ）前記第１の耐酸化性膜と第１の絶縁膜との積層膜
の両側壁に、第２の絶縁膜でサイドウォールを形成する
工程、 （ｃ）前記第１の耐酸化性膜と第１の絶縁膜とサイドウ
ォールの部分をマスクにして、半導体基板に不純物を導
入する工程、 （ｄ）前記サイドウォールと第１の絶縁膜を除去する工
程、以上の工程を含むことを特徴とする半導体素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30162693A JP3224320B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30162693A JP3224320B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153771A JPH07153771A (ja) | 1995-06-16 |
| JP3224320B2 true JP3224320B2 (ja) | 2001-10-29 |
Family
ID=17899214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30162693A Expired - Fee Related JP3224320B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3224320B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE20113689U1 (de) * | 2000-06-24 | 2001-12-20 | Roettcher Oliver | Spiegel mit einem als Informationsgeber ausgebildeten Teilbereich |
-
1993
- 1993-12-01 JP JP30162693A patent/JP3224320B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07153771A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0039411B1 (en) | Process for fabricating an integrated pnp and npn transistor structure | |
| US4824796A (en) | Process for manufacturing semiconductor BICMOS device | |
| EP0036082B1 (en) | A self-aligned process for providing an improved high performance bipolar transistor | |
| EP0137906B1 (en) | Method for fabricating vertical npn and lateral pnp transistors in the same semiconductor body | |
| EP0170250B1 (en) | Bipolar transistor and method for producing the bipolar transistor | |
| EP0083816B1 (en) | Semiconductor device having an interconnection pattern | |
| US4871684A (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| US5970356A (en) | Method for fabricating a bipolar transistor | |
| JPS6028134B2 (ja) | 半導体構造体の形成方法 | |
| EP0029552A2 (en) | Method for producing a semiconductor device | |
| JPS63200568A (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JP3224320B2 (ja) | 半導体素子の製造方法 | |
| US20040209433A1 (en) | Method for manufacturing and structure of semiconductor device with shallow trench collector contact region | |
| JP2718257B2 (ja) | 集積回路における埋込み層容量の減少 | |
| JPH0766283A (ja) | 半導体装置及びその製造方法 | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| JPS5915494B2 (ja) | 半導体装置の製造方法 | |
| KR0137568B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPS6239538B2 (ja) | ||
| JP3138715B2 (ja) | コレクタプラグの形成方法 | |
| JPH038105B2 (ja) | ||
| JP2926817B2 (ja) | 半導体装置の製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) | ||
| JPH104142A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010807 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |