JPS60164345A - リ−ドフレ−ムの製造方法 - Google Patents
リ−ドフレ−ムの製造方法Info
- Publication number
- JPS60164345A JPS60164345A JP2045384A JP2045384A JPS60164345A JP S60164345 A JPS60164345 A JP S60164345A JP 2045384 A JP2045384 A JP 2045384A JP 2045384 A JP2045384 A JP 2045384A JP S60164345 A JPS60164345 A JP S60164345A
- Authority
- JP
- Japan
- Prior art keywords
- lead wire
- external
- frame
- lead
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体チップを樹脂モールＩ・成型にて実装す
るのに利用されるリードフレームの製造方法に関する。
るのに利用されるリードフレームの製造方法に関する。
従来よりリードフレームは半導体チップの実装を容易に
するために、リードフレームの製造過程において、第１
図に示すように外部リード線３と内部リード線４の中間
部分をリート線連結部２により固定しており、また外部
リード線３の先端部分と隣り合うセグメントから延びる
外部リート線３の先端とを固定用のリード線連結部６を
用いて固定するか、または第２図に示すように両外部リ
ード線３の先端部分を直接固定するようにしている。な
お、１はフレーム本体、５ば位置割出用の孔である。
するために、リードフレームの製造過程において、第１
図に示すように外部リード線３と内部リード線４の中間
部分をリート線連結部２により固定しており、また外部
リード線３の先端部分と隣り合うセグメントから延びる
外部リート線３の先端とを固定用のリード線連結部６を
用いて固定するか、または第２図に示すように両外部リ
ード線３の先端部分を直接固定するようにしている。な
お、１はフレーム本体、５ば位置割出用の孔である。
そのためリードフレームにおいて外部り−Ｉ・線３の占
める間隔が広くなり、リードフレーム形成（打を友きや
エツチングによる）にＦｍし、金ＩＤ？＋ ！１ｔｌＪ
の素板の歩留り向上が望めず、また、半導体チップの実
装工程では、一段取当りのモードル１１ｈ１数、つまり
限られた金型面積でのキャビティー数にもｉｌＪ度があ
る。
める間隔が広くなり、リードフレーム形成（打を友きや
エツチングによる）にＦｍし、金ＩＤ？＋ ！１ｔｌＪ
の素板の歩留り向上が望めず、また、半導体チップの実
装工程では、一段取当りのモードル１１ｈ１数、つまり
限られた金型面積でのキャビティー数にもｉｌＪ度があ
る。
本発明の目的は、上記点に鑑み、隣り合う外部リード線
を構成する連結条帯の間隔を狭くして単位材料当りのリ
ードフレームの歩留り向上と、半導体チップ実装工程の
工数低減を可能にするリードフレームの製造方法を提供
するにある。
を構成する連結条帯の間隔を狭くして単位材料当りのリ
ードフレームの歩留り向上と、半導体チップ実装工程の
工数低減を可能にするリードフレームの製造方法を提供
するにある。
本発明は複数個のセグメントから成る細長いリードフレ
ームの各セグメントに半導体チップを搭載して多数の外
部接続リード線を設りるようちるしたリードフレームの
製造方法において、前記各セグメントには多数の外部接
続リート線部分をその中間で固定するり−ド線連結部が
フレーム本体と一体に形成され、隣り合うセグメントと
の間で連結された前記外部リード線部分を構成する連結
条帯を分離して前記多数の外部接続リード線を形成する
にあたり、この連結条帯の中間部分において隣り合う両
セグメントから延びる外部リード線が重なり合うように
して分離することを特徴とする。
ームの各セグメントに半導体チップを搭載して多数の外
部接続リード線を設りるようちるしたリードフレームの
製造方法において、前記各セグメントには多数の外部接
続リート線部分をその中間で固定するり−ド線連結部が
フレーム本体と一体に形成され、隣り合うセグメントと
の間で連結された前記外部リード線部分を構成する連結
条帯を分離して前記多数の外部接続リード線を形成する
にあたり、この連結条帯の中間部分において隣り合う両
セグメントから延びる外部リード線が重なり合うように
して分離することを特徴とする。
次に本発明の一実施例を図により説明する。第３図は金
属製の素板をプレス打抜またはエツチングにより所定の
リードフレームのパターンに形成したものである。Ｉ、
■はそれぞれ１個の半導体装置を構成するノコめの単位
を表わすセグメントであり、一般的には同一のリードフ
レームのパターンに形成しである。１はフレーム本体、
２ばリード線連結部で、内部リート線４と、外部ツー１
゛線３を構成する連結条帯７とを固定する役目をもつ。
属製の素板をプレス打抜またはエツチングにより所定の
リードフレームのパターンに形成したものである。Ｉ、
■はそれぞれ１個の半導体装置を構成するノコめの単位
を表わすセグメントであり、一般的には同一のリードフ
レームのパターンに形成しである。１はフレーム本体、
２ばリード線連結部で、内部リート線４と、外部ツー１
゛線３を構成する連結条帯７とを固定する役目をもつ。
５は工程処理時にり−１−フレームの位置割出に用いる
孔である。
孔である。
連結条帯７の中間部分には、図中破線で示す如く半導体
チップ搭載後（必要により半導体装ノブ搭載前）に切断
して外部リード線３を形成するようにしである。その際
、内部リート線４と外部リード線３とからなる外部接続
リード線がリード線連結部２から切断されてそれぞれ分
離されるようにしてもよい。８は半導体チップを搭載す
る搭載部である。
チップ搭載後（必要により半導体装ノブ搭載前）に切断
して外部リード線３を形成するようにしである。その際
、内部リート線４と外部リード線３とからなる外部接続
リード線がリード線連結部２から切断されてそれぞれ分
離されるようにしてもよい。８は半導体チップを搭載す
る搭載部である。
そこで、本実施例によるリードフレームの製造工程の一
例を説明する。まず第３図に示すようなリードフレーム
がプレス打抜またはエツチング加工された段階では、隣
り合う外部リート線３が一体化された連結条帯７の形状
のままである。続いて搭載部８に半導体チップを固定し
、所定のワイヤボンディングを行ない、その後、成型金
型を用いてフレーム本体１とリード線連結部２とで決ま
る枠内に樹脂成型、封止を施し、半導体チップを実装完
了する。その後、連結条帯７の中間部分が破線に示す如
く切断されて外部リード線３を形成し、それを同時に内
部リード線４と外部リート線３からなる外部接続リード
線がリード線連結部２から分離され、第４図のように形
成される。なお、９は樹脂モールド成型されたパッケー
ジを示す。
例を説明する。まず第３図に示すようなリードフレーム
がプレス打抜またはエツチング加工された段階では、隣
り合う外部リート線３が一体化された連結条帯７の形状
のままである。続いて搭載部８に半導体チップを固定し
、所定のワイヤボンディングを行ない、その後、成型金
型を用いてフレーム本体１とリード線連結部２とで決ま
る枠内に樹脂成型、封止を施し、半導体チップを実装完
了する。その後、連結条帯７の中間部分が破線に示す如
く切断されて外部リード線３を形成し、それを同時に内
部リード線４と外部リート線３からなる外部接続リード
線がリード線連結部２から分離され、第４図のように形
成される。なお、９は樹脂モールド成型されたパッケー
ジを示す。
なお、連結条￥？？７の切断形状は種々の変更が許され
るが、少なくとも切断されて形成される外部リード線３
の線幅が互いにほぼ等しく、またその長さもほぼ等しく
する必要がある。
るが、少なくとも切断されて形成される外部リード線３
の線幅が互いにほぼ等しく、またその長さもほぼ等しく
する必要がある。
ところで、外部リード線３の全体形状は従来のものと異
なるが、コネクターなどに差し込む部分の形状や寸法は
同じである。ただ、隣り合う外部リード線３との先端位
置が同一線上にない。そこでパッケージ９と外部リード
線３との位置関係を統一するため、第５図に示すように
パッケージ９の中心を外部リード線３の線幅Ａだげフレ
ーム本体１の方向に交互にずらすようにしている。これ
は金型のキャビティの位ぽを変更すれば達成できる。
なるが、コネクターなどに差し込む部分の形状や寸法は
同じである。ただ、隣り合う外部リード線３との先端位
置が同一線上にない。そこでパッケージ９と外部リード
線３との位置関係を統一するため、第５図に示すように
パッケージ９の中心を外部リード線３の線幅Ａだげフレ
ーム本体１の方向に交互にずらすようにしている。これ
は金型のキャビティの位ぽを変更すれば達成できる。
以上に述べたように、本発明では隣り合う各セグメント
から延びる外部リード線が互いに重なり合うように構成
する連結条帯を用いるようにしζ、単位材料当りのリー
ドフレームの歩留りを向上させ、また連結条帯から外部
リート°線の切断の作業を、半導体チップ実装後のフレ
ーム切断時に同時に行なうようにすれば工数低減も可能
になる。
から延びる外部リード線が互いに重なり合うように構成
する連結条帯を用いるようにしζ、単位材料当りのリー
ドフレームの歩留りを向上させ、また連結条帯から外部
リート°線の切断の作業を、半導体チップ実装後のフレ
ーム切断時に同時に行なうようにすれば工数低減も可能
になる。
第１図及び第２図は従来のり一トフレーＪ・の一部を示
す平面図、第３図は本発明方法によるＩＪ−ドフレーム
の一実施例を示ず平面図、第４図及び第５図は本発明の
説明に用いるモールド成型後の状態を示す半導体装置の
平面図である。 ■・・・フレーム本体、２・・・リード線連結部、３・
・・外部リード線、４・・・内部リード線、７・・・連
結条帯、８・・・半導体チップの搭載部。 代理人弁理士 岡 部 隆
す平面図、第３図は本発明方法によるＩＪ−ドフレーム
の一実施例を示ず平面図、第４図及び第５図は本発明の
説明に用いるモールド成型後の状態を示す半導体装置の
平面図である。 ■・・・フレーム本体、２・・・リード線連結部、３・
・・外部リード線、４・・・内部リード線、７・・・連
結条帯、８・・・半導体チップの搭載部。 代理人弁理士 岡 部 隆
Claims (1)
- 複数個のセグメントから成る細長いリードフレームの各
セグメントに半導体チップを搭載して多数の外部接続リ
ード線を設けるようにしたリードフレームの製造方法に
おいて、前記各セグメントには多数の外部接続リード線
部分をその中間で固定するり一ト線連結部がフレーム本
体と一体に形成され、隣り合うセグメントとの間で連結
された前記外部リード線部分を構成する連結条帯を分離
して前記多数の外部接続リード線を形成するにあたり、
この連結条帯の中間部分において隣り合う両セグメント
から廷びる外部リード線が重なり合うようにして分離す
ることを特徴とするり一トフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045384A JPS60164345A (ja) | 1984-02-06 | 1984-02-06 | リ−ドフレ−ムの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045384A JPS60164345A (ja) | 1984-02-06 | 1984-02-06 | リ−ドフレ−ムの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60164345A true JPS60164345A (ja) | 1985-08-27 |
Family
ID=12027487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2045384A Pending JPS60164345A (ja) | 1984-02-06 | 1984-02-06 | リ−ドフレ−ムの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60164345A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845842A (en) * | 1987-11-25 | 1989-07-11 | National Semiconductor Corporation | Process for reducing lead sweep in integrated circuit packages |
| JPH0525739U (ja) * | 1991-09-11 | 1993-04-02 | 株式会社三井ハイテツク | リードフレーム |
| US5654878A (en) * | 1994-07-19 | 1997-08-05 | Molex Incorporated | Solder tail and electric connector incorporating same |
| US6095872A (en) * | 1998-10-21 | 2000-08-01 | Molex Incorporated | Connector having terminals with improved soldier tails |
-
1984
- 1984-02-06 JP JP2045384A patent/JPS60164345A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845842A (en) * | 1987-11-25 | 1989-07-11 | National Semiconductor Corporation | Process for reducing lead sweep in integrated circuit packages |
| JPH0525739U (ja) * | 1991-09-11 | 1993-04-02 | 株式会社三井ハイテツク | リードフレーム |
| US5654878A (en) * | 1994-07-19 | 1997-08-05 | Molex Incorporated | Solder tail and electric connector incorporating same |
| US6095872A (en) * | 1998-10-21 | 2000-08-01 | Molex Incorporated | Connector having terminals with improved soldier tails |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3444410B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| CN101847584B (zh) | 基于引线框架的快闪存储器卡的制造方法 | |
| US7247931B2 (en) | Semiconductor package and leadframe therefor having angled corners | |
| EP0701280B1 (en) | Lead frame and process of producing it | |
| JPS60164345A (ja) | リ−ドフレ−ムの製造方法 | |
| US5452635A (en) | Apparatus for integrated circuit lead-frame punching | |
| JPH08172153A (ja) | 半導体装置のリード加工方法及びリード加工用金型 | |
| JP2874435B2 (ja) | 樹脂封止型半導体装置の製造方法およびリードフレーム | |
| JP2700902B2 (ja) | リードフレームの製造方法 | |
| JPS6248053A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
| JP2535358B2 (ja) | 電子部品におけるモ―ルド部の製造方法 | |
| JP2606736B2 (ja) | リードフレームの製造方法 | |
| JPS63308358A (ja) | リ−ドフレ−ム | |
| JPS61150358A (ja) | リ−ドフレ−ムおよびその製造方法 | |
| JPS5947462B2 (ja) | 半導体装置用リ−ド構成 | |
| JPH0444255A (ja) | リードフレームの製造方法 | |
| JPS6050347B2 (ja) | シングルインライン半導体装置用リ−ドフレ−ム | |
| JPS6217383B2 (ja) | ||
| JP3008973U (ja) | 放熱板付きリードフレーム | |
| JPH0472389B2 (ja) | ||
| JPH04274354A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS61194862A (ja) | リ−ドフレ−ムおよびその製造方法 | |
| JPH08298306A (ja) | 半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法 | |
| JPH0414856A (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| JPH03175658A (ja) | 樹脂封止型半導体装置及びその製造方法 |