JPH03175658A - 樹脂封止型半導体装置及びその製造方法 - Google Patents
樹脂封止型半導体装置及びその製造方法Info
- Publication number
- JPH03175658A JPH03175658A JP31577889A JP31577889A JPH03175658A JP H03175658 A JPH03175658 A JP H03175658A JP 31577889 A JP31577889 A JP 31577889A JP 31577889 A JP31577889 A JP 31577889A JP H03175658 A JPH03175658 A JP H03175658A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- resin body
- island
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 title claims abstract description 34
- 229920005989 resin Polymers 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000007789 sealing Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 238000012858 packaging process Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置に関し、特に小信号トラ
ンジスタ又はダイオード等の小型の樹脂封止型半導体装
置に関する。
ンジスタ又はダイオード等の小型の樹脂封止型半導体装
置に関する。
従来の小型の樹脂封止型半導体装置は、第３し１（ａ＞
、（ｂ）に示すように、半導体チップをアイランド上に
搭載し、金属細線にて内部リードに結線された金属リー
ドフレームをトランスファモールド金型に装着し、樹脂
体１で封止を行ない樹脂体１より外部リード２を導出し
て構成されているが、モールド金型の上下合せ部は、外
部り−ド２の近傍以外では金型リードフレーム部と、０
．２ｍｍ〜０，５曲以上、間隔をあけて形成されている
ため上下金型の合わせ部に樹脂ばり４を生じる。
、（ｂ）に示すように、半導体チップをアイランド上に
搭載し、金属細線にて内部リードに結線された金属リー
ドフレームをトランスファモールド金型に装着し、樹脂
体１で封止を行ない樹脂体１より外部リード２を導出し
て構成されているが、モールド金型の上下合せ部は、外
部り−ド２の近傍以外では金型リードフレーム部と、０
．２ｍｍ〜０，５曲以上、間隔をあけて形成されている
ため上下金型の合わせ部に樹脂ばり４を生じる。
上述した従来の樹脂封止型半導体装置は、封止樹脂体の
周囲の−Ｌ下金型合わせ部で、樹脂体の低粘度成分や揮
発性分の漏れが起き樹脂ばりが形成され、その樹脂ぼり
は、厚さ０．１＋ｎｍ以下、樹脂体側面からの長さは０
．１〜０．５ｍｍ程度であるが、樹脂体外形寸法が２．
９ ｎ＋ｍ Ｘ １．５ ｍｍ以下の小型半導体装置に
於いては、この側面の樹脂ばりのために外形寸法公差が
悪くなり、特に小型半導体装置の位置合わせを必要とす
る半導体装置の測定１捺印。
周囲の−Ｌ下金型合わせ部で、樹脂体の低粘度成分や揮
発性分の漏れが起き樹脂ばりが形成され、その樹脂ぼり
は、厚さ０．１＋ｎｍ以下、樹脂体側面からの長さは０
．１〜０．５ｍｍ程度であるが、樹脂体外形寸法が２．
９ ｎ＋ｍ Ｘ １．５ ｍｍ以下の小型半導体装置に
於いては、この側面の樹脂ばりのために外形寸法公差が
悪くなり、特に小型半導体装置の位置合わせを必要とす
る半導体装置の測定１捺印。
テーピング、包装等の製造工程及びテーピング包装から
取り出し、プリント基板に自動実装する時の位置合わせ
が困難になるという欠点がある。
取り出し、プリント基板に自動実装する時の位置合わせ
が困難になるという欠点がある。
本発明の樹脂封止型半導体装置は、封止領域の周囲に設
けたリードフレームの枠の縁をモールド金型の合わせ部
で挟み樹脂封止し、外部リードと枠をリードフレームよ
り切離し、樹脂体の周囲より枠を取除く手段を有してい
る。
けたリードフレームの枠の縁をモールド金型の合わせ部
で挟み樹脂封止し、外部リードと枠をリードフレームよ
り切離し、樹脂体の周囲より枠を取除く手段を有してい
る。
次に、本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の一実施例の平面図及び
側面図である。
側面図である。
半導体チップを搭載したアイランド及び内部リードを封
止した樹脂体１は外部リード２の導出部及びその近傍以
外の周囲にリードフレームの枠の縁を０．０１〜０．１
ｍｍの幅で挟んでモールド封止した後にリードフレーム
の枠を取除いてできた渚３を有している。
止した樹脂体１は外部リード２の導出部及びその近傍以
外の周囲にリードフレームの枠の縁を０．０１〜０．１
ｍｍの幅で挟んでモールド封止した後にリードフレーム
の枠を取除いてできた渚３を有している。
ここで、モールド封止用の金型はリードフレームの枠に
食い込ませているので空隙を生ずることなく、樹脂ばり
を発生させない効果がある。
食い込ませているので空隙を生ずることなく、樹脂ばり
を発生させない効果がある。
第２図（ａ）、（ｂ）、（ｃ）は、本発明の一実施例の
製造方法を説明するための途中工程における中間製品の
平面図及びＡ−Ａ’線断面図並びにＢ−Ｂ’線断面図で
ある。
製造方法を説明するための途中工程における中間製品の
平面図及びＡ−Ａ’線断面図並びにＢ−Ｂ’線断面図で
ある。
第２［１（ａ）〜（ｃ）に示すように、アイランド５に
半導体チップ７を搭載し、アイランド５の周囲に配置し
た内部リード６と半導体チップ７との間を金属細線８で
接続し、アイランド５と内部リード６と外部リード２の
導出部近傍以外の封止領域の周囲に設けたリードフレー
ムの枠９の縁を０．０１〜０．１ｍｍの幅で含んでモー
ルド金型に装着して樹脂体１で封止する。ここで、金型
は枠９に食い込んでいるので樹脂体が金型からはみ出さ
ず、樹脂ぼりは生じない。次に、外部リード２及び枠９
をリードフレームより切断し、枠９を樹脂体１より取除
き、半導体装置を形成する。
半導体チップ７を搭載し、アイランド５の周囲に配置し
た内部リード６と半導体チップ７との間を金属細線８で
接続し、アイランド５と内部リード６と外部リード２の
導出部近傍以外の封止領域の周囲に設けたリードフレー
ムの枠９の縁を０．０１〜０．１ｍｍの幅で含んでモー
ルド金型に装着して樹脂体１で封止する。ここで、金型
は枠９に食い込んでいるので樹脂体が金型からはみ出さ
ず、樹脂ぼりは生じない。次に、外部リード２及び枠９
をリードフレームより切断し、枠９を樹脂体１より取除
き、半導体装置を形成する。
以上説明したように本発明は、リードフレームの枠の端
部を封入上下金型合わせ部にて挟みこむことにより、樹
脂ばりの発生を防止できるため。
部を封入上下金型合わせ部にて挟みこむことにより、樹
脂ばりの発生を防止できるため。
樹脂封止型半導体装置の外形寸法は封入金型の精度だけ
で決定され、外形寸法公差で±０ 、０１ ｍｍ以下に
することが可能となり、製造工程及びプリント基板への
実装工程の寸法精度が向上できるという効果を有する。
で決定され、外形寸法公差で±０ 、０１ ｍｍ以下に
することが可能となり、製造工程及びプリント基板への
実装工程の寸法精度が向上できるという効果を有する。
第１図（ａ）、（ｂ）は、本発明の一実施例の平面図及
び側面図、第２図（ａ）、（ｂ）。 （ｃ）は本発明の一実施例の製造方法を説明するための
途中工程における中間製品の平面図及びＡＡ′線断面図
並びにＢ−Ｂ’線断面図、第３Ｉ′２１（ａ）、（ｂ）
は従来の樹脂封止型半導体装置の平面図及び側面図であ
る。 １・・・樹脂体、２・・・外部リード、３・・・溝、４
・・・樹脂ばり、５・・・アイランド、６・・・内部リ
ード、７・・・半導体チップ、８・・・金属細線、９・
・・枠。
び側面図、第２図（ａ）、（ｂ）。 （ｃ）は本発明の一実施例の製造方法を説明するための
途中工程における中間製品の平面図及びＡＡ′線断面図
並びにＢ−Ｂ’線断面図、第３Ｉ′２１（ａ）、（ｂ）
は従来の樹脂封止型半導体装置の平面図及び側面図であ
る。 １・・・樹脂体、２・・・外部リード、３・・・溝、４
・・・樹脂ばり、５・・・アイランド、６・・・内部リ
ード、７・・・半導体チップ、８・・・金属細線、９・
・・枠。
Claims (1)
- 【特許請求の範囲】 １、アイランド上に搭載した半導体チップと、前記アイ
ランドの周囲に配置して前記半導体チップと電気的に接
続した内部リードと、前記アイランド及び内部リードを
含んで封止した樹脂体と、前記内部リードに接続して前
記樹脂体の外部に導出した外部リードとを有する樹脂封
止型半導体装置において、前記外部リード導出部及びそ
の近傍以外の前記樹脂体周囲の金型の合わせ部にリード
フレームの枠の一部を挟んで樹脂体のばりの発生を防ぐ
ために設けた浅い溝を備えたことを特徴とする樹脂封止
型半導体装置。 ２、アイランド上に半導体チップを搭載して前記アイラ
ンドの周囲に配置した内部リードと前記半導体チップと
の間を電気的に接続する工程と、前記アイランド及び前
記内部リード並びに外部リードの導出部近傍以外の封止
領域の周囲に設けたリードフレームの枠の縁を含んでモ
ールド金型に装着し樹脂体で封止する工程と、前記外部
リード及び前記枠をリードフレームより切離して前記枠
を樹脂体より取除く工程とを含むことを特徴とする樹脂
封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31577889A JPH03175658A (ja) | 1989-12-04 | 1989-12-04 | 樹脂封止型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31577889A JPH03175658A (ja) | 1989-12-04 | 1989-12-04 | 樹脂封止型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03175658A true JPH03175658A (ja) | 1991-07-30 |
Family
ID=18069438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31577889A Pending JPH03175658A (ja) | 1989-12-04 | 1989-12-04 | 樹脂封止型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03175658A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1209743A2 (de) * | 2000-11-25 | 2002-05-29 | Vishay Semiconductor GmbH | Leiterstreifenanordnung für ein gemouldetes elektronisches Bauelement und Verfahren zum Moulden |
| US6635955B2 (en) | 2000-11-15 | 2003-10-21 | Vishay Semiconductor Gmbh | Molded electronic component |
-
1989
- 1989-12-04 JP JP31577889A patent/JPH03175658A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6635955B2 (en) | 2000-11-15 | 2003-10-21 | Vishay Semiconductor Gmbh | Molded electronic component |
| EP1213770A3 (de) * | 2000-11-15 | 2005-03-16 | Vishay Semiconductor GmbH | Gemouldetes elektronisches Bauelement |
| EP1209743A2 (de) * | 2000-11-25 | 2002-05-29 | Vishay Semiconductor GmbH | Leiterstreifenanordnung für ein gemouldetes elektronisches Bauelement und Verfahren zum Moulden |
| US6653564B2 (en) | 2000-11-25 | 2003-11-25 | Vishay Semiconductor Gmbh | Conductor strip arrangement for a molded electronic component and process for molding |
| EP1209743A3 (de) * | 2000-11-25 | 2005-06-01 | Vishay Semiconductor GmbH | Leiterstreifenanordnung für ein gemouldetes elektronisches Bauelement und Verfahren zum Moulden |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI431738B (zh) | 半導體裝置之製造方法 | |
| JPS5966157A (ja) | 半導体装置及びその製造方法 | |
| JP2005026466A (ja) | 半導体装置およびリードフレーム | |
| US5508232A (en) | Method of manufacturing a semiconductor device | |
| JPH03175658A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0254665B2 (ja) | ||
| JPH0821670B2 (ja) | 合成樹脂封止型電子部品 | |
| JPH06252188A (ja) | 樹脂封止型半導体素子の製造方法および製造装置 | |
| JPS6234154B2 (ja) | ||
| JPS6084850A (ja) | リ−ドフレ−ム | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH0828447B2 (ja) | 半導体装置の製造方法 | |
| JP2555522Y2 (ja) | 樹脂封止型半導体装置 | |
| JP2006229263A (ja) | 半導体装置 | |
| JPS63237422A (ja) | レジンモ−ルド半導体の製造方法 | |
| JPS6144435Y2 (ja) | ||
| JPH04340731A (ja) | 半導体装置の製造方法 | |
| JPH02303056A (ja) | 半導体集積回路の製造方法 | |
| JPH03141677A (ja) | 半導体装置の製造方法 | |
| JP2997182B2 (ja) | 面実装用樹脂封止半導体装置 | |
| JP2560194B2 (ja) | パッケージ型半導体装置の製造方法 | |
| JPH09129803A (ja) | ホール素子及びその製造方法 | |
| JPS6217383B2 (ja) | ||
| JPH04192351A (ja) | 半導体装置及びその形成方法 | |
| JPS63273324A (ja) | 樹脂封止型回路装置の製造方法 |