JPS60163295A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はメモリのセンス方式に係り、特に情報を読み出
す際の高速化に好適な半導体記憶装置に関する。

〔発明の背景〕

マイクロプログラムをはじめとするＩＣ（ｉｎｔｅｇｒ
ａｔｅｄ　ｃｉｒｃｕｉｔ　）、　Ｌ　Ｓ　Ｉ　（ｌａ
ｒｇｅｓｃａｌｅ　ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕ
ｉｔ　）で使われるメモリの中に、マイクロプログラム
する場合などに用いられまったく変更を必要としない固
定情報で読み出すことを主な機能とする）ＬＯＭ　（Ｒ
ｅａｄ　ＯｎｌｙＭｅｍｏｒｙ　）がある。

しかし、素子の微細化に伴い各々のＬＳＩの高速化がは
かられるにつれＲＯＭの読み出し速度も高速化が要求さ
れている。ＲＯＭは通常第１図のような構成で、アドレ
ス人力であるｎビットのディジタル信号が与えられると
デコーダＤにより２１１本のワード線の中から一本を選
びそのワード線上にあるｍビットの記憶パターンをセン
ス回路Ｓｏ”５−−ｔで検出する。図でワード線とｍ本
のセンス線（ｔＩ〜ｔ、、）の交点にある○印は結合素
子の有無で′Ｈ＃、″′Ｌ”に対応する情報を作ること
を示している。

センス回路８　ｇ　”’＝　Ｓ　＋ｍ−１は消費電力等
の点から電圧検出方法が多く用いられている。また、通
常メモリの小形化をはかるためのセンス方法としてセン
ス線を２１１本のワード線に共通に用いる方法がとられ
ている。すなわち、まずセンス線をプリチャージ回路（
Ｐ６−Ｐ−＋　）であらかじめ任意の電圧レベルに充電
する。（プリチャージ）つぎにアドレス人力で選択され
たワード線の記憶パターンによりセンス線のプリチャー
ジ電圧は放電するかそのままの状態に保持される。この
センス線の状態をセンスアンプ等のセンス回路Ｓ。

〜Ｓｍ−１で検出する。

このような構成において、周辺回路の高速化に伴いＲＯ
Ｍの高速化に際して、問題となるのはセンス線を充電す
るためのプリチャージ回路と読み出しの際に用いるセン
ス回路である。

メモリは高集積化の点からＭＯＳ）ランジスタで構成す
るのが有効である。しかし、ＭＯＳトランジスタのｇ、
が小さいためにオン抵抗が大きく、負荷容量や寄生容量
を充電するのに時間がかかる。

このため、センス線を充電するプリチャージ回路の高速
化をはかるには充電用ＭＯＳトランジスタの寸法を大き
くしたり、ゲート制御方法に工夫が必要である。しかし
、これらの対応策は小型化。

高集積化に反することになる。

また、センスアンプの高速化を狙うだめにセン。

スアンプの比較電圧とセンス線の充電電圧の差を数１０
０１ｎＶ程度にしているが、従来この方法には電圧振幅
を小さくするために電圧クランプやフィードバック構成
のセンスアンプを用いたり、比較電圧源としてダミーセ
ルを用い僅かな差電圧を作るのに工夫している。したが
って、センスアンプが比較的大きな回路構成となったり
、加工精度などによる比較電圧への影響が避けられなか
った。

〔発明の目的〕

本発明の目的は上記欠点を除去し、センス線の変化を高
速に検出できる半導体記憶装置を提供することにある。

〔発明の概要〕

上記目的を達成する本発明の特徴とするところは、差動
増幅器を有するセンス回路を具備する半導体記憶装置に
於いて、一方の電圧から該一方の電圧より低い他方の電
圧を発生する制御回路を具備し、上記一方の電圧と上記
他方の電圧とを上記差動増幅器の入力とすることにある
。

本発明の好ましい実施態様に於いては、上記一方の電圧
はプリチャージ電圧でｓｂ、また上記一方の電圧から該
一方の電圧より低い他方の電圧を発生する制御回路は、
ＭＯＳトランジスタのフィールドスルーを利用する。

さらに、本発明の好ましい実施態様に於いては、センス
回路を直流差動増幅器と交流増幅器で構成し、高利得、
高速のセンスアンプを得る。

さらに、本発明の好ましい実施態様に於いてはバイポー
ラトランジスタとＭＯＳトランジスタとを組み合わせた
増幅器によシ高速プリチャージ回路とセンスアンプの比
較電圧を同一の構成で実現できる。

さらにまた、本発明の好ましい実施態様に於いてはセン
ス回路の直流差動増幅器の出力から交流増幅器の人力に
与える信号をセンス線に接続されていない差動入力端の
方から取ることによりセンス線容量に影響されることな
く高速検出でき、高速、大容量のＲＯＭを実現する。

〔発明の実施例〕

第２図は本発明の第１の実施例の基本構成を示す図で、
１がセンス線、２がセンス線をプリチャージするだめの
プリチャージ回路、３がプリチャージ回路の出力電圧か
ら僅かに低い電圧を作る制御回路、４がセンス線１の状
態を検出するセンス回路、５がセンス線１の状態に対応
する出力信号である。第２図には第１図で示した結合素
子は記述されていない。

本構成は電圧発生手段をプリチャージ回路２のみに置き
、このプリチャージ電圧をもとにしてセンス回路４の２
つの入力端子（センス線１のプリチャージ電圧と制御回
路３の出力電圧）を決めるようになっている。このため
、各部分の電圧関係が一つの電圧源から決められるため
動作上不都合の起こりにくい構成となっている。

第３図にプリチャージ回路の構成を示す。

第３図（ａ）において、１００は電源陽極端、２０はソ
ース端を電源陽極端１００に接続するｐチャネルＭＯＳ
トランジスタ（以下ｐＭＯ８と称す）、２１はコレクタ
を電源陽極端１００に接続し、ベース端を９ＭＯ８２０
のドレイン端に接続するｎｐｎ）ランジスタ、２２はド
レイン端をＩ）ＭＯ８２０のドレイン端に接続し、ゲー
ト端を９ＭＯ８２０のゲート端とｎｐｎ）ランジスタ２
１のエミッタ端に接続し、ソース端を電源陰極端１ｏ１
に接続する１１チャネルＭＯＳトランジスタ（以下ｎＭ
Ｏ８と称すン、２３はドレイン端をｎｐｒｌ）ランジス
タ２１のエミッタ端に接続するｎチャネルＭＯＳトラン
ジスタ、２４は０ＭＯ８２３（Ｄゲート端に信号を与え
る入力端子、２５は一端を０ＭＯ８２３のソース端に接
続し、他端を電源陰極端１０１に接続するコンデンサ、
２６は０ＭＯ８２３のソース端に接続する出力端子、ｃ
、はｎｐｎトランジスタ２１のエミッタ端につく容量で
記憶容量の大小で異る値をもつ。

本構成の動作は次のようになる。

いま、コンデンサ２５の端子電圧が電源陰極端子電圧に
あり端子２４がｔｏ　Ｈ”レベルになったとするとａ点
は″′Ｌ″レベルとなり、このとき９ＭＯ８２０を流れ
る電流Ｉ、は と表わされる。ここで、βＯｐ＋β、はそれぞれ１）Ｍ
Ｏ８２０のチャネルコンダクタンス回数とチャネル寸法
比（チャネル幅／チャネル長）を表わし、Ｖａはゲート
電圧、Ｖｃｃｉ’ｔｉｌｉ源陽極端１００の電圧、ｖｔ
昨はしきい電圧である。

（１）式の電流はｎｐｎ　）ランジスタ２１のベース電
流となるためｎｐｎトランジスタ２１のエミッタ電流１
．は Ｉ　、　＝　（１＋　ｈｒｗ　）Ｉ、　＝　ＬｒｔＩｐ
　−・−（ｚ）となる。ここで、ｈｌ’には口ｐｎトラ
ンジスタ２１の直流増幅率である。

（礎式の゛電流は、９ＭＯ８２０、ｎ　Ｍ　ＯＳ　２２
　（Ｄゲートが高インピーダンスのため、コンデンサＣ
２の充電と０ＭＯ８２３を通りコンデンサ２５を充電す
る（プリチャージ）。２つのコンデンサの充電電圧が９
ＭＯ８２０と１ＭＯ８２２からなるインバータの論理し
きい電圧以上になると９ＭＯ８２０のゲート・ソース間
電圧が小さくなり９ＭＯ８２０はオフ状態になる。した
がって、口ｐｎトランジスタ２１のベース電流が供給さ
れなくなるためｎｐｎ　）ランジスタ２１はカットオフ
される。

このときのペース電圧はａ点の電圧よりもｎｐロトラン
ジスタ２１のベース・エミッタ間順方向電圧分（Ｖｇｇ
）だけ高い状態にある。

通常のインバータ構成では伝達特性が第３図（ｂ）のよ
うになる。この図でβ１〜β３は９ＭＯ８２０とｒ１Ｍ
Ｏ８２２との寸法比（（ｎＭＯｓチャネル幅／チャネル
長）／（ｐＭｏｓのチャネル幅／チャネル長））で寸法
比が小さくなる程β１からβ３に伝達特性は変化する。

インバータの入出力端子を短絡すると入出力電圧は伝達
特性とＶ　ｌ　ａ　＝Ｖ　＊　ｗ　ｔの直線との交点の
電圧となるが、本構成のインバータ出力電圧は■１＝Ｖ
　ｅ　ｗ　ｔの直線よりも順方向電圧分シフトした直線
と伝達特性との交点となる。

第３図の構成でａ点の電圧がＶ、まで充電された（プリ
チャージ）あとでＶ、より僅かに低い電圧を作る方法に
ついて説明する。このように僅かに低い電圧を作る機能
は第２図の制御回路３で行うものでセンス線ｌの電圧変
化を高速に検出するためのものである。

第４図は、ｎチャネルＭＯ８）ランジスタＳｗをスイッ
チ素子として入力端子Ｖ’＋ａを出力側に伝達する構成
を示している。ここで　Ｃ０は出力端子につく容量、Ｃ
はＭＯＳトランジスタＳｖにおいてゲート電極とドレイ
／（またはソース）拡散層の間にできる重なり容量、φ
はゲート電極に印加される制御入力端である。

いまφに制御信号”Ｈ”を人力すると出力端子Ｖ　ｅａ
ｔには入力端子ｖ−１が伝達される。ｖ＋、は負荷容量
Ｃ０に充電されるが制御信号が“Ｌ”になるとＣ０に充
電された電荷は重なシ容量Ｃのため電荷分配され出力電
圧はＶ　ｒａｔからΔＶだけ小さくなる。このΔＶは ΔＶ＝□ΔＶφ　（３） Ｃ，＋Ｃ と表わされるが、ΔＶφは端子φにおける′Ｈ“レベル
から″′Ｌ″レベルへの電圧変化量である。

（３）式のΔＶは一般にはフィードスルー誤差電圧と呼
ばれＭｏ８）ランジスタのスイッチング時に生ずる誤差
として問題にされている。このΔＶは（３ン式のように
ＣゆとＣの値で決められるため寸法が決まるとめられる
値であゆ、Δ■φも論理レベルで決めることができるた
め（３）式のΔＶは設計的にその量に見通しをもって制
御できる値である。

この機能は、第３図においてａ点の電圧ｖ１．０ＭＯ８
２３、コンデンサ２５によって実現でき、口ＭＯ８２３
をオフすることによりコンデンサ２５に充電されていた
電圧Ｖ、はＶ、−ΔＶに変化する。

このａ点の電圧■、とコンデンサの電圧ｖ、−割をはた
す。

、第５図に複数のセンス線に対して有効な本発明のプリ
チャージ回路と制御回路を示す。

図において、１００．２０〜２６、Ｃ２は第３図と同様
の構成を示している。２７はドレイン端をｌ１ｐｎトラ
ンジスタ２１のベース端に接続し、ソース端を電源陰極
端に接続するｎチャネルＭＯＳトランジスタ、２８は０
ＭＯ８２７のゲート信号入力端子である。２１１はコレ
クタ端を電源陽極端１００に接続し、ベース端を９ＭＯ
８２０のドレイン端に接続するｎｐｎｌ−ランジスタ、
ｔｌはｎｐロトランジスタ２１１のエミッタ端に接続さ
れるセンス線、ＣＬＩはセンス線２１につく負荷容量、
同様に２１２．　２ｉｊはそれぞれコレクタ端を電源陽
極端に接続し、ベース端を９ＭＯ８２０のドレイン端に
接続するｎｐｎ）ランジスタ、Ｚ２　＋　１１はそれぞ
れ２番目とｊ番目のセンス線、Ｃ１，ｚ　、Ｃｔ、Ｊは
それぞれ２番目とｊ番目のセンス、線につく負荷容量で
ある。

０ＭＯ８２３がオンでｒ１ＭＯ８２７がオフのとき、コ
ンデンサ２５、Ｃ，は先に述べたａ点の電圧Ｖ、まで充
電され、ｎｐｎ）ランジスタ２１のベース′亀圧はＶ　
−＋　Ｖ　ｍ　ｍの電圧になる。

またｎｐｎ）ランジスタ２１，２１１，２１２゜２１１
のベースは互いに接続されているので各トランジスタの
ベース電圧もＶ　−＋　Ｖ　Ｂ　ｖとなる。したがって
、各センス線ｔ１〜１．の負荷容量ＣＬＩ。

ＣｂｊはＶ、まで充電されることになる。

口ＭＯ８２７はプリチャージ動作を停止する際にゲート
２８に１Ｈ”レベルの信号を印加しｎｐｎトランジスタ
２１，２１１，２１２，２１ｊをカットオフさせるとと
もに、オフ時の各トランジスタの蓄積時間を小さくする
だめの抵抗の作用をする。

以上述べてきたプリチャージ回路、制御回路を使って第
２図のＨ，ＯＭの１ピット分を構成すると第６図のよう
になる。

ここで、第２図から第５図までで述べて来たと同様の部
分は同一符号で示しである。

３１は入力端子、３２はドレイン端を０ＭＯ８２３のゲ
ート端を入力端子３１に接続し、ソース端を電源陽極端
１００に接続するｐチャネルＭＯＳトランジスタ、３３
はドレイン端を０ＭＯ８２３のゲート端に接続し、ゲー
ト端を入力端子３１に接続し、ソース端を電源陰極端１
０１に接続するｎチャネルＭｏ８）ランジスタである。

３１〜３３の構成はインバータで口ＭＯ８２３のゲート
信号を与えるものであるが、特性上支障のない場合は無
くても良い。

４０〜４８はセンス回路を構成する。

図において、４０はソース端を電源陽極端１ｏ。

に接続するｐチャネルＭＯＳトランジスタ、４１はソー
ス端を電源陽極端１００に接続し、ゲート端とドレイン
端を９ＭＯ８４０のゲート端に接続するｐチャネルトラ
ンジスタ、４２はドレイン端を９ＭＯ８４０のドレイン
端に接続し、ゲート端をセンス線１に接続するｎチャネ
ルＭｏＳトランジスタ、４３はドレイン端を９ＭＯ８４
１のドレイン端に接続し、ソース端を０ＭＯ８４２のン
ース端に接続し、ゲート端をコンデンサ２５の一端に接
続するｎチャネルＭＯ８）ランジス、り、４５はドレイ
ン端を０ＭＯ８４２のソース端に接続し、ソース端を電
源陰極端１０１に接続するｎチャネルＭＯＳトランジス
タ、４６は０ＭＯ８４５のゲート電圧を与える端子、４
７はドレイン端を電源陽極端１００に接続し、ゲート端
を口ＭＯ８４２のドレイン端に接続するｐチャネルＭＯ
８）ランジスタ、４８はドレイン端を９ＭＯ８４７のソ
ース端に接続し、ゲート端を０ＭＯ８４２のドレイン端
に接続し、ソース端を電源陰極端１０１に接続するｎチ
ャネルＭＯ８）ランジスタである。

４０〜４６は直流差動増幅器を構成する。すなわち、セ
ンス線１の電圧とコンデンサ２５の端子電圧の差電圧に
対応して０ＭＯ８４２，４３のドレイン電流°が変化し
、その変化量が０ＭＯ８４２゜４３のドレイン電圧とし
て読み出される。

０ＭＯ８４５は差動増幅器の定電流回路で端子４６の電
圧Ｖ４６により次式の定電流工。が流れる。

１、＝−１９ｍ”β−（Ｖ４６　Ｖｔｈ−）”　・’・
（４）ここで、β０．β、はそれぞれ０ＭＯ８４５のチ
ャネルコンダクタンス定数と寸法比（チャネル幅／チャ
ネル長）、Ｖｔｈｓはしきい電圧である。

０ＭＯ８４２，４３のドレイン電流をそれぞれＩｎＨ，
Ｉｏ＜３とすると（４）式の１．は■　。　＝　Ｉ　０
４２−）−Ｉ　Ｄ４３　−（５）となる。

また、Ｉｏ４□、Ｉｏ４Ｂは と表わされる。ここで、β、２．β４３はそれぞれ０Ｍ
Ｏ８４２と４３の寸法比（チャネル幅／チャネル長）、
Ｖｒはセンス線の電圧、Ｖ２５はコンデンサ２５の充１
！亀圧、Ｖ、ｆｉｎＭＯ８４２と０ＭＯ８４３のソース
端と口ＭＯ８４５とのドレイン端電圧である。

（６）、　（７）式からセンス線電圧とコンデンサの端
子電圧の差は と表わされる。ここで、Ｖ７ンＶβ０．・βは定数であ
る。

（８）式によるセンス線電圧とコンデンサの端子電圧の
差電圧Ｖ＋　Ｖｚｓの変化は第７図のように変化し、差
電圧のある信号域では線形の増幅器として動作する。こ
の信号域での出力電圧（口ＭＯ８４２，４３のドレイン
電圧）は差電圧とその利得に応じて決まる。

つぎに、この構成での電圧利得Ｇ、はつぎのようになる
。いま簡単のため９ＭＯ８４１と口ＭＯ８４３で利得を
める。９ＭＯ８４１，０ＭＯ８４３がともに飽和領域に
あるときそれぞれを流れる電流Ｉ、、１．はつぎのよう
になる。

ここで、βＯＰｓβ、ｔ／′ｉ、それぞり、ｐ　Ｍ　Ｏ
Ｓのチャネルコンダクタンス定数と寸法比（チャネル幅
／チャネル長）、Ｖｏ　ｆｄ　ｐＭＯＳ　４１のドレイ
ン端電圧、Ｖ２．はコンデンサ２５の端子電圧、Ｖｃｃ
は電源陽極端電圧、Ｖよは０ＭＯ８４３のソース端電圧
、Ｖｔｈｐは２ＭＯ８のしきい電圧である。

（９）式とα〔式から βｏｐ’βｐ　（Ｖｏ　Ｖｃｃ　Ｖｔｂｐ）２−βＯＲ
・β。（Ｖ２５　Ｖ−Ｖｔｈ−Ｆ・・・ａυ ・・・αの が得られ、電圧利得Ｇ７は とめられる。

以上の差動増幅器によりセンス線１とコンデンサ２５の
端子電圧の差電圧（Ｖｒ　Ｖｚｓ）に対応して０ＭＯ８
４２，４３のドレイン電流が変化し〔（８）式〕、Ｉ）
ＭＯ８４１のドレイン端電圧の変化は電圧利得〔（２）
式〕によシ得られる。

プリチャージ動作後からとの差動増幅器までの動作は次
のようになる。

まず、プリチャージ回路によってセンス線１とコンデン
サ２５が同電位に充電される。プリチャージ動作終了後
にコンデンサ２５の端子電圧はフィードスルー動作によ
りセンス線１の電圧より僅かに低いΔ■だけ低い電圧に
なる。

このような電位関係のときセンス線１の電圧とコンデン
サ２５の差電圧は僅かであるため差動増幅器の動作点を
第７図の直線領域でしかも最も高利得が得られるＶ８付
近に置くことができる。

４７．４８はインバータを構成し、差動増幅器の出力信
号を次段に伝達するだめの波形整形をする。このため出
力端５ではセンス線の状態を′Ｈ”′Ｌ”のレベルで検
出することができる。

２′はデコーダによシ選択された１番目のワード線で、
６０はドレイン端をセンス線１に接続し、ゲート端をワ
ード線２Ｉに接続し、ノース端を接地するｎチャネルＭ
ＯＳ）う／ジスタで第１図で説明した結合素子である。

第６図の動作について詳述する。

端子２８が″′Ｌ＃レベルになるとプリチャージ回路が
動作し、ｎｐｎトランジスタによりセンス線１は充電さ
れる。このとき、端子３１も″Ｌ”レベルにありｎＭＯ
Ｓ２３もオン状態となるためコンデンサ２５もセンス線
１の充電電圧と等しい電圧に充電される。

センス線の電圧が上昇しＩ）ＭＯＳ２０がオフするとｎ
ｐｎ）ランジスタ２１，２１１もオフされプリチャージ
回路は不動作となるっ つぎに、端子３１がＨ”レベルになるとｎＭＯＳ２３が
オフしコンデンサ２５の充電電圧はフィードスルーによ
りプリチャージ電圧よシも（３）式のΔＶだけ低い電圧
となる。この状態では直流差動増幅器の動作点は線形領
域にあシ高利得検出が可能である。

この状態のときワード線２′が選択され”Ｈ”レベルに
なると１ＭＯ８６０がオンしセンス線１のプリチャージ
電圧は放電される。この放電電圧変化がコンデンサ２５
の電圧よシも低くなると直流差動増幅器の出力電圧（第
６図す点の電圧）が上がシ出力端子５の信号は′Ｈ″か
ら′Ｌ″に変化する。

もし、１ＭＯ８６０が無い場合はワード線２Ｉが選択さ
れてもセンス線工のプリチャージ電圧は放電されず出力
端子５の信号は″Ｈ＃レベルのままでちる。

本発明の第１の実施例によれば （１）ＭＯＳトランジスタのスイッチング時に生ずるフ
ィードスルー誤差電圧を利用することによりスイッチン
グ前の電圧よシも僅かに低い電圧を作り出せるので、こ
れを用いたセンス回路によりＲＯＭの読み出しの高速化
がはかれる。

（２）ＭＯＳのインバータとノ（イボーラトランジスタ
とを組み合わせたプリチャージ回路で、センス線に接続
されたバイポーラトランジスタのエミッタとＭＯＳイン
バータのゲートを接続することによシ自己バイアスされ
た高速のプリチャージ回路ができる。

（３）プリチャージ回路の電圧をもとにセンス回路の比
較電圧を作り出しているため電位の大小関係が一律に決
まる。

本発明の第２の実施例を第８図に示す。

第８図はフィードスルー誤差電圧を更に小さくし、セン
ス線との差電圧を非常に小さくするもので、第６図と異
る点はコンデンサ２５の一端にｎＭＯ３２３と逆相動作
のＭＯＳ）ランジスタ２３０を設けたところにある。先
にも述べたようにフィードスルー誤差電圧はＭＯＳ）ラ
ンジスタを使用する場合では避けられないものであるが
設計的に見通しの立てられるものである。

端子３１が＋　ＬＩＩレベルから′″Ｈ１７レベルに変
化すると（３）式のΔ■は となる。ここで、Ｃ２３０は０ＭＯ８２３０のゲートと
ドレイン、ソース間の重なシ容量である。

Ｊｏｕｒｎａｌ　ｏｆ　５ｏｌｉｄ　５ｔａｔｅ　Ｃ１
ｒｃｕｉｔｓ　ｖｏｌ。

８Ｃ−１０Ａｌｌ　−Ｍ２Ｓ　Ｃｈａｒｇｅ　ｉ（、ｅ
ｄｉｓｔｒｉｌ）ｕｔｉｏｎＡｎａｌｏｇ　ｔｏ　Ｄｉ
ｇｉｔａｌ　Ｃｏｎｖｅｒｓｉｏｎ　Ｔｅｃｈｎｉｑｕ
ｅｐａｒｔ　［によると０式の値がｉｏｍｖ程度になる
との報告もありプリチャージ電圧と比較して非常に小さ
な差電圧が作れる。したがって、本実施例によシセンス
回路の直流差動増幅器の差電圧を小さくできるので更に
高速化がはかれるという効果がある。

本発明の第３の実施例を第９図に示す。

第９図は複数のセンス線１．−１．に対しプリチャージ
回路のＭＯＳインバータとセンス回路を共通に用いる構
成を示している。

本構成は第６図の構成にセンス線とセンス回路の間にス
イッチング用ＭＯ８）ランジスタ４００〜４０ｊと、セ
ンス線とプリチャージ回路の間にスイッチング用ＭＯ８
）ランジスタ２００〜２０ｊを設けたものである。

図において、ｌθ〜１ｊは入力端子である。

４００〜４０ｊはセンス線とセンス回路の間に設けたス
イッチである。

４００はドレイン端をセンス線ｔｏに接続しゲート端を
入力端子１０に接続し、ソース端を０ＭＯ８２３のドレ
イン端と直流差動増幅器のｎＭＯ８４２のゲート端に接
続するｎチャネルＭＯＳトランジスタ、４０１はドレイ
ン端をセンス線ｔ１に接続し、ゲート端を入力端子１１
に接続しソース端を０ＭＯ８２３のドレイン端と直流差
動増幅器のｎＭＯ８４２のゲート端に接続するｎチャネ
ルＭＯ８）ランジスタである。

以下４０２〜４０ｊまで同様の接続となっている。

２００〜２０ｊはセンス線１ｏ−１，とプリチャージ回
路の間に設けたスイッチである。

２００はドレイン端をセンス線ｔｏに接続し、ゲート端
を入力端子ｌＯに接続し、ソース端を０ＭＯ８２２のゲ
ート端に接続するｎチャネルＭＯＳトランジスタ、２０
１はドレイン端をセンス線ｔＩに接続し、ゲート端を入
力端子１１に接続し、ソース端を０ＭＯ８２２のゲート
端に接続するｎチャネルトランジスタである。

以下２０２〜２０」まで同様の構成となってい仝・ センス線１．ｏＫついて本構成の動作を説明するとまず
、入力端子１０がＨ”レベルになる１１〜１ｊはＬ”レ
ベルにあるとｎＭＯ８２０Ｑ。

４００がオンしセンス線１．をプリチャージする。

このとき、１ＭＯ８２７はオフ状態にあるっまた、１Ｍ
Ｏ８４０２〜４０ｊはオフ状態にあるが各センス線１．
−１．につく負荷容量もプリチャージされる。

勿論このときコンデンサ２５もセンス線と同じ電圧にプ
リチャージされる。

以下の動作は第９図で説明した動作と同様の動作で２Ｍ
Ｏ８２０がオフするとｎｐｎ）ランジスタもオフされプ
リチャージ回路の動作は停止する。

つぎに、端子３１が１Ｈ”レベルになると０ＭＯ８２３
がオフしコンデンサ２５の充電電圧はフィードスルーに
よりプリチャージ電圧よりも（３）式のΔＶだけ低い電
圧となる。この状態では直流差動増幅器の動作点は線形
領域にあシ高利得検出が可能である。

この状態のときワード線２′が選択され１Ｈ＃レベルに
なるとｎＭＯ８６０がオンしセンス線１、のプリチャー
ジ電圧は放電される。この放電電圧変化がコンデンサ２
５の電圧よりも低くなると直流差動増幅器の出力電圧が
上昇し出力端子２５の信号はＨ”からＬ”に変化する。

本構成により複数のセンス線に対し、プリチャージ回路
、プリチャージ電圧よりも僅かに低い電圧を作る制御回
路及びセンス回路を共通に用いることができるとｂう効
果がある。

第１０図は本発明の’ｊｊ４４の実施例の基本構成を示
す図で、１がセンス線、２がセンス線をプリチャージす
るためのプリチャージ回路、３がプリチャージ回路の出
力電圧から僅かに低い電圧ａを作る制御回路、４がセン
ス線１の状態を検出するセンス回路、５がプリチャージ
を停止したり、センス回路４の出力信号をラッチしたり
するタイミングを決めるための制御信号入力端子、６が
センス回路４の出力信号と端子５からの制御信号からプ
リチャージを停止する信号すを作る制御回路である。

本構成でも電圧発生手段をプリチャージ回路２のみに置
きこの出力電圧をもとにしてセンス回路４０２つの入力
電圧（ａとセンス線１の電圧）を決める構成となってい
る。したがって、各部分の電圧関係（大小関係）が一つ
の電圧源から決められるため動作上不都合の起こりにく
い構成となっている。。

第１１図にプリチャージ回路の構成を示す。

第１１図（ａ）において、１００は電源陽極端、２０は
ソース端を電源陽極端１００に接続するｐチャネルＭＯ
Ｓトランジスタ、２１はコレクタを電源陽極端１００に
接続し、ペース端を９ＭＯ８２０のドレイン端に接続す
るｎｐｎ）ランジスタ、５２２はドレイ／端をｎｐｎ）
ランジスタ２１のエミッタ端に接続し、ゲート端を９Ｍ
Ｏ８２０のゲート端に接続し、ソース端を電源陰極端１
０１に接続するｎチャネルｈ、１０Ｓ）ランジスタ、２
３−はドレイン端を口ＭＯ８２２のドレイン端に接続し
、ソース端を０ＭＯ８２２のゲート端に接続す→（ｎチ
ャネルＭＯ８）ランジスタ、２４はｎＭＯ８２３のゲー
ト端に接続する信号入力端、２５は一端を口ＭＯ８５２
２のゲート端に接続し、他端を電源陰極端１０１に接続
するコンデンサ、２６は口ＭＯ８２２のドレイン端に接
続する出力端子である。

本構成の動作は次のようになる。

９ＭＯ８２０を流れる電流Ｉ、は と表わされる。ここで、βＯｐｒβ、はそれぞれ９ＭＯ
８２０のチャネルコンダクタンス定数と寸法比（チャネ
ル幅／チャネル長）を表わし、Ｖａはゲート電圧、Ｖ　
＊　ｂ　ｐ　はしきい電圧である。

（１ン式の電流は口ｐｎトランジスタのベース電流とな
るためエミッタ電流１．は Ｌ＊＝（１＋ｈｒｇ）Ｉｐ＝ｈｙｃｌｐ　−（２）とな
る。ここで、ｈｒｆｆｉはｎｐロトランジスタ２１の直
流増幅率である。

一方、０ＭＯ８５２２を流れる電流１．ｄと表わされる
。ここで、βｏ、、β、はそれぞれ０ＭＯ８５２２のチ
ャネルコンダクタンス定数と寸法比を表わし、Ｖｔｈａ
はしきい電圧である。

いま、端子２４に＠Ｈ＃レベルを印加すると（２ン式の
電流は０ＭＯ８５２２と１ＭＯ８２４に分流されるが１
ＭＯ８２４に流れる電流は、９ＭＯ８２０，０ＭＯ８５
２２のゲートが高インピーダンスのためコンデンサ２５
に流れ、コンデンサ２５を充電する。このとき口ＭＯ８
２４のドレイン端とソース端が等しい電圧になったとこ
ろで口ＭＯ８２４をオフすると、（２）式の電流は０Ｍ
Ｏ８５２２にのみ流れ込む。

この状態では（２）式とαω式が等しくなるのでＪｌｒ
ｚ・Ｉｐ＝−βＱａ’β。（Ｖｏ　Ｖｔｈ−）”　”’
Ｑ６１ｈＦ１１’βｏｐ’βｐ　（Ｖａ　Ｖｃｃ　Ｖ−
ｈｐ）”＝βｏ　、　Ｈβ−（Ｖｏ　Ｖｔｈ、　）”・
・・（Ｉη ・・・α樟 ここで、 となるようにすると、Ｖｓ＋＋＋＋＝　Ｖｌｂｐである
からとなる。このときのＶｏはコンデンサ２５の充電電
圧であり、出力端子２６の端子電圧に等しい。

したがって、第１１図（ａ）の構成は第１１図（ｂ）に
示した反転の伝達特性でｖｌ、＝Ｖ０ｗｔＯ点を作シ出
すことができる。第１１図（ａ）の２０．　２１．５２
２は反転増幅回路を構成するとともに、ｎＭＯ８２４を
オンすることにより反転増幅回路の最も利得の高い点、
すなわちＶ　１ｍ　＝Ｌｗｔ　０点を容易に作ることが
できる。

第１１図（ａ）の構成のプリチャージ回路では出力電圧
が電源電圧の２分の１になるため出力端子２６をセンス
線に接続するとセンス線を電源電圧の２分の１にプリチ
ャージできることになる。

また、第１１図（ａ）の構成は１つの構成で複数のセン
ス線を同時に電源電圧の２分の１にプリチャージする場
合に有効である。第１２図にその構成例を示す。

第１２図において、１００．２０〜２５，５２２は第１
１図（ａ）と同様の構成を示している。５２６はドレイ
ン端をＩ）ＭＯ８２０のドレイン端に接続し、ソース端
を電源陰極端１０１に接続するｎチャネルＭＯＳトラン
ジスタ、５２７は０ＭＯ８５２６のゲート端に接続する
制御信号入力端子である。２１１はコレクタ端を電源陽
極端１００に接続し、ベース端を９ＭＯ８２０のドレイ
ン端に接続するｎｐｎ）ランジスタ、ｔＩはｎｐｎ）ラ
ンジスタ２１１のエミッタ端に接続されるセンス線、Ｃ
＋４はセンス線につく負荷容量、同様に、２１２．２１
ｊはそれぞれコレクタ端を電源陽極端１００に接続し、
ベース端を９ＭＯ８２０のドレイン端に接続するｎｐｎ
）ランジスタ、ｔ２゜１、はそれぞれ２番目とｊ番目の
センス線、Ｃｔ２　。

ＣＬＪはそれぞれ２番目とｊ番目のセンス線につく負荷
容量である。

１ＭＯ８２３がオンで１ＭＯ８２６がオフ（７）とき、
コンデンサ２５は０１式及びぐ９式でめられる電圧に充
電される。このときｎ　ｐ　ｎ　）ランジスタ２１のベ
ース電圧Ｖｇに比べＶＢＥだけ高い電圧にある。

ＶＢ　＝Ｖｏ＋Ｖａｇ　−−・＠ ｎｐｎトランジスタ２１，２１１，２１２．・・・２１
ｊのベースは互いに接続されているのでｎｐｎトランジ
スタ２１１，２１２，２１ｊのベース電圧もＱ式で表わ
される。したがって、各センス線ｔ、−ｔ、０負荷容量
ＣＬｌ　”−Ｃｔ、ｊ’ｂ　（１１式、Ｑｖ式で表わさ
れる電圧まで充電されることになる。

口ＭＯ８５２６はプリチャージ動作を停止する際にｎｐ
ロトランジスタ２１，２１１．・・・２１ｊをカットオ
フさせるとともに、オフ時の各トランジスタの蓄積時間
を小さくするためのものである。

第１２図の構成でプリチャージすることにより各センス
線のプリチャージ電圧のばらつきが小さく、高速のプリ
チャージ回路が可能となる。

第１３図に本実施例のセンス回路４を示す。

図において、１はセンス線、１００は電源陽極端、４０
はノース端を電源陽極端１００に接続するｐチャネルＭ
Ｏ８Ｉ−ランジスタ、４１はソース端を電源陽極端１０
０に接続し、ゲート端とドレイン端をｐＭＯ８４００ゲ
ート端に接続するｐチャネルＭＯ８）ランジスタ、４２
はドレイン端を１）ＭＯ８４０のドレイン端に接続し、
ゲート端をセンス線１に接続するｎチャネルＭＯＳトラ
ンジスタ、４３はドレイン端を９ＭＯ８４１のドレイン
端に接続し、ソース端を０ＭＯ８４２のソース端に接続
するｎチャネルＭＯＳトランジスタ、４４は０ＭＯ８４
３のゲート電圧を与える端子、４５はドレイン端を０Ｍ
Ｏ８４２のソース端に接続し、ソース端を電源陰極端に
接続するｎチャネルＭＯＳトランジスタ、４６は０ＭＯ
８４５のゲート電圧を与える端子であるっ 以上は直流差動増幅器を構成する。すなわち、センス線
１と端子４４の差電圧に対応して０ＭＯ８４２，４３の
ドレイン電＃：ｊ；変化し、０ＭＯ８４２，４３のドレ
イン電圧が変化する。

０ＭＯ８４５は差動増幅器の定電流回路で端子４６の電
圧により次式の定電流Ｉ０が流れる。

ここで、β。１．β、はそれぞれ０ＭＯ８４５のチャネ
ルコンダクタンス定数と寸法比（チャネル幅／チャネル
長）、Ｖ４６は端子４６の電圧、Ｖ　Ｉｈａはしきい電
圧である。

図示した如＜０ＭＯ８４２，４３のドレイン電流をそれ
ぞれＩ　ｏＢ　、Ｉ　Ｏ４３とすると（４）式の１゜は ■。＝　Ｉ　Ｏ４２＋　Ｉ　Ｏ４３・・・（５）となる
。

また）Ｉ　Ｄ４２１　Ｉ　ｏｓｓは と表わされる。ここで、βＯａ＋　β４Ｚ＋β４３はそ
れぞれ１ＭＯ８のチャネルコンダクタンス定数と１ＭＯ
８４２の寸法比（チャネル幅／チャネル長）、０ＭＯ８
４３の寸法比（チャネル幅／チャネル長）、Ｖ＋はセン
ス線の電圧、ｖ４４は端子４４の電圧、■、は１ＭＯ８
４２と０ＭＯ８４３のソース端と１ＭＯ８４５のドレイ
ン端の電圧、Ｖ　ｔｈａ　はしきい電圧である。

式（６）、四から 一般に差動増幅段を構成する場合、１ＭＯ８４２と０Ｍ
Ｏ８４３の寸法比は等しいのでａｅ式においてはβ４２
＝β４３＝βとなシ（ハ）式はとなる。ここで、ＶＴ／
Ｖ７真ΣＦは定数である。

したがって、センス線電圧と端子４４の電圧の差電圧の
変化は第７図と同様に変化し、差電圧のある信号域では
線形の増幅器として動作する。この信号域の出力電圧（
１ＭＯ８４２，４３のドレイン電圧）は差電圧とその利
得に応じて決壕る。

つぎにこの構成での電圧利得Ｇ、はつぎのようになる。

いま簡単のだめ９ＭＯ８４１と０ＭＯ８４３で利得をめ
る。

ｐＭ０８４１を流れる電流■、とｎＡ４０ｓ４３を流れ
る電流■、は飽和領域にあるときそれぞれ次のようにな
る。

１、＝−βｏｐ’βｐ　（Ｖｏ　Ｖｃｃ　Ｖ　Ｉｂｐ　
）２−（９）１、＝−βＱ＋＋’β。（Ｖ＋−Ｖ−Ｖｔ
ｈ−）２−Ｑ１ここで、βＯｐ＋β、とβｏ、、β、は
それぞれ９ＭＯ８，！：ｎＭＯ８のチャネルコンダクタ
ンス定数と寸法比（チャネル幅／チャネル長）、Ｖｏは
ｐＭＯ８４１のドレイン端電圧、ｖｌ、は０ＭＯ８４３
のゲート電圧、Ｖｃｃは電源陽極端電圧、■。

は０ＭＯ８４３のソース端電圧、ＶｔｈｐｌＶｓｂａは
それぞれ９ＭＯ８，１ＭＯ８のしきい電圧である。

（９）式と四式を等しいとおくと βｏｐ’βｐ　（Ｖｏ　−Ｖｃｅ−Ｖ　ｔｂｐ　）”＝
βｏａ’β−（ＶｌａＶ−Ｖｔｈａ）’・・・αυ ・・・ａの 電圧利得ＧｖはｄＶｏ／　ｄ　Ｖ　＋　、でめられるか
ら通常Ｇ、は３〜１０倍程度でバイポーラの回路に比べ
ると小さい。

以上のことからセンス線１と端子４４の電圧差に対応し
てドレイン電流が変化し〔（イ）式）　９ＭＯ８のドレ
イン端電圧の変化は電圧利得Ｇ、Ｃｍ式〕により得られ
る。たとえば、端子４４の電圧を固定電圧４４とした場
合の動作は次のようになる。

センス線１の電圧がＶ４４よシも僅かに低くなると１Ｍ
Ｏ８４２のドレイン電流Ｉ　Ｄ４２が減少し１ＭＯ８４
２のドレイン電圧は上昇する。一方、０ＭＯ８４３のド
レイン電流はＩＤ４２の減少に伴って（５）式の差分だ
け増加するので０ＭＯ８４３のドレイン電圧は減少する
。

この動作の高速化をはかるには第７図の直線領域にあり
しかも最も高利得が得られるｖＩＩ付近に動作点をおく
のが有効である。また、差電圧がほんの僅かで直流領域
から飽和領域に変化するように直流領域幅を狭く、勾配
を急峻にする（高利得化〕のが高速化には有効である。

しかし、先にも述べたようにＭＯＳ）ランジスタで構成
する差動増幅器は高利得化（バイポーラのように簡単に
Ｇ、＝５０〜６０が得られること）が難しい。そこで、
さらに交流増幅器と併用してセンス回路を構成する。

第１３図において、５４７は一端を０ＭＯ８４３のドレ
イン端に接続するコンデンサ、５４８はソース端を電源
陽極端１００に接続し、ゲートｉをコンデンサ５４７の
他端に接続するｐチャネルＭＯＳトランジスタ、５４９
はドレイン端を１）Ｍ０８５４８のドレイン端に接続し
、ゲート端をＩ）Ｍ、０８５４８のゲート端に接続し、
ソース端を電源陰極端１０１に接続するｎチャネルＭＯ
Ｓトランジスタ、５５０はドレイン端を１ＭＯ８５４９
のゲート端に接続し、ソース端を１ＭＯ８５４９のドレ
イン端に接続するｎチャネルＭＯＳトランジスタ、５５
１は０ＭＯ８５５０のゲートに制御信号を与える端子、
５５２はソース端を電源陽極端１００に接続し、ゲート
端を１ＭＯ８５４９のドレイン端に接続するｐチャネル
ＭＯＳトランジスタ、５５３はドレイン端を９ＭＯ８５
５２のドレイン端に接続し、ゲート端を９ＭＯ８５５２
のゲート端に接続し、ソース端を電源陰極端１０１に接
続するｎチャネルＭＯ８）ランジスタ、５５４は口ＭＯ
８５５３のドレイン端に接続する出力端子である。

５４７〜５５４は交流増幅器を構成する。

コンデンサ５４７は結合コンデンサで直流的な結合を除
く働きをするっ５４８〜５５１は０ＭＯ８のインバータ
構成に自己バイアスをかけた回路で０ＭＯ８５５０のオ
ン抵抗によって帰還がかかり第１４図のようにＶ　１ａ
＝＝　Ｎ’ａａｔＯ点に自己バイアスがかかる。自己バ
イアスで得られるＶ＋ゎ＝■。■の点は電源電圧の２分
の１で構成上最も利得が高い点となる。したがって、出
力側（１ＭＯ８５４９のドレイン端）での出力条幅は次
段のバッファ回路（ｐ〜１０８５５２と口ＭＯ８５５３
で作られるインバータ）の状態を変化させるだけの論理
振幅となる。しかも、自己バイアス用のスイッチ（ｎＭ
ＱＳ５５０）がオフの状態では動作点に対し人力振幅の
方向が一旦決まると（第８図の■（あるいは［Ｆ］））
その方向と反転する方向に出力振幅が増幅されるので誤
動作を起こしたりハンチング等の必要が少ない。

この構成での利得も（７）式と同様に１ＭＯ８５４９と
Ｉ）ＭＯ８５４８の寸法比によって決まる。すなわち、 と利得は表わされる。β。４９．β９４８はそれぞれ１
ＭＯ８５４９とｐＭＯ８５４ｓの寸法比（チャネル幅／
チャネル長）である。

５５２．５５３はインバータを構成するがこのインバー
タの９ＭＯ８５５２，ｎＭｏ５５５ａでもある利得をも
つことになる。すなわち、インバータの伝達特性は第１
４図のように増幅器としての電圧利得を持っているから
である。しかし、インバータのゲート電圧は０ＭＯ８５
５０がオンのときほぼＶｃｃ／２になっているため出力
端子５４で次段への論理振幅を得られるようにしなけれ
ばならない。すなわち、ゲート電圧がＶｃｃ／２にある
とき出力端では″′Ｈ″レベルに、Ｖｃｃ／２より僅か
でも高くなると”Ｌ”レベルに変化するように電圧利得
（具体的には０ＭＯ８５５３と９ＭＯ８５５２の寸法比
）を選ばなければならない。

以上の構成のセンス回路においては全体の電圧利得が Ｇ＝Ｇ−・Ｇ＆ｖ−ＯＢ　−Ｑｉｊ となる。ＧＩＩはバッファとなるインバータでの利得を
示す。

以上述べてきた構成を匝って第１０図のＲＯＭの１ビッ
ト分を構成すると第１５図のようになる。

ここで第１０図〜第１４図までに述べて来たと同様の部
分は同一符号で示しである。

センス回路の１ＭＯ８４３のゲート端はプリチャージ回
路のコンデンサ２５の一端に接続されている。また、セ
ンス回路の結合コンデンサ５４７はＭＯＳトランジスタ
のゲート容量を利用するためＭＯＳ）ランジスタのゲー
ト端と、ドレイン端とソース端を接続する拡散層の間で
形成する。これは静電容量に対する面積効率を向上する
有効な方法である。さらに、センス回路の交流増幅器を
構成する２つのインバータ５４８，５４９と５５２゜５
５３とは論理記号で省略記述してありインバータ４００
，５００となっている。

６０〜６３はセンス回路の出力信号と端子２４の制御信
号からプリチャージを停止するための制両回路を構成す
る。この構成の機能はセンス線１の状態変化をセンス回
路で高速に検出し、センス線１にプリチャージした電圧
が完全に放電しきらない前に再度プリチャージを行うこ
とによりプリチャージに要する時間の短縮をはかること
にある。

６０はインバータ５００の出力端に接続するラッチ回路
、６１はラッチ回路６０にラッチ信号を与える入力端子
、６２はラッチ回路６０の出力端子、６３はラッチ回路
からの信号と端子２４からの信号からプリチャージ回路
を動作させるか停止させるかの制御をする制御回路であ
る。

この６０〜６３の構成の動作は、端子２４が％％Ｈ”レ
ベルのときこの信号で制御回路はｂ信号を′Ｌ”レベル
にしプリチャージ回路の０Ｍ０８５２６をオフ状態にす
る。このだめプリチャージ回路はプリチャージ動作とな
る。つぎに端子２４が″′Ｌ＃レベルに変化するとこの
信号変化によシ制御回路はｂ信号を′Ｈ”レベルに変化
させｆ１ＭＯ８２６をオン状態にする。これによシブリ
チャージ動作は停止する。

れた場合にはラッチ回路６０でこの変化が確立すると制
御回路ではｂ信号を“Ｌ”レベルにし、センス線ｌにプ
リチャージされた電圧が放電しきらないうちに再びプリ
チャージ動作をさせプリチャージ動作の高速化がはかれ
る。

２Ｉはデコーダ（より選択されたｉ番目のワード線で、
３０はドレイン端をセンス線１に接続し、ゲート端をワ
ード＃Ｊ　２１　に接続し、ソース端を接地するｎチャ
ネルＭＯ８）ランジスタで第１図で説明した結合素子で
ある。

第１５図の動作について詳述する。

端子２４がＨ”レベルになるとプリチャージ回路は動作
し、ｎｐｎトランジスタ２１，２１１によりセンス線１
は充電される。このとき、コンデンサ２５もセンス線１
の充電電圧と等しい電圧′に充電される。一方、センス
回路のｎｈｉｏｓｓ。

もオン状態で動作点は電源電圧の２分の１の点に自己バ
イアスされる。

つぎに、端子２４が“Ｌ”レベルになるとプリチャージ
動作が停止すると同時にコンデンサ２５の充電電圧はフ
ィードスルーによりプリチャージ電圧よりも（３）式の
ΔＶだけ低い電圧となる。この状態のときワード線２Ｉ
が選択され″′Ｈ″レベルになると口ＭＯｆ９３０はオ
ンしセンス線１のプリチャージ電圧は放電される。

この放電ＭＬ電圧変化コンデンサ２５の電圧より低くな
ると直流差動増幅器の０点の電圧が下がりインバータ５
００の出力電圧も下がる。この電圧変化は端子６１の信
号でラッチ回路６０にラッチされると同時に制御回路６
３のｂ信号により再びプリチャージを開始する。

もし、０ＭＯ８３０が無い場合はワード線２Ｉが選択さ
れてもセンス線１のプリチャージ電圧は放電されず、イ
ンバータ５００の出力信号も変化しない。ラッチ回路は
この状態が変化しない情報をラッチするが制御回路６３
のｂ信号は＠−ＬＨレベルのままである。端子２４の信
号が再び″′Ｈ″レベルになるとプリチャージ回路はプ
リチャージ動作に入るがセンス線１のプリチャージ電圧
は放電されていないので電源電圧の２分の１までプリチ
ャージする時間は短い。

本発明の第４の実施例によれば （１）ＭＯＳ）ランジスタのスイッチング時に生ずるフ
ィードスルー誤差電圧を利用することによりスイッチン
グ前の電圧よりも僅かに低い電圧を作り出せるので、こ
れを用いたセンス回路により）ＬＯＭの読み出しの高速
化がはかれる。

（２）　バイポーラトランジスタとＭＯＳ）ランジスタ
とを組み合わせたインバータを自己バイアスさせること
によシ高速プリチャージ回路ができる、 （３）　プリチャージ回路の電圧をもとにセンス回路の
比較電圧を作り出しているため電位の大小関係が一律に
決まる。

（４）　センス回路を直流差動増幅器と聞流増幅器で構
成し電圧利得を大きくすることにより高利得。

高速のセンス回路が構成できる。

本発明の第５の実施例を第１６図に示す。

第１６図はフィードスルー誤差血圧を更に小さくシ、セ
ンス線との差電圧を非常に小さくするもので、第１５図
と異なる点はコンデンサ２５の一端に１ＭＯ８２３と逆
相動作のＭＯ８）ランジスタ２３０を設けたところにあ
る。先にも述べたようにフィードスルー誤差電圧はＭＯ
ｓトランジスタを使用する場合では避けられないもので
あるが設計的に見通しの立てられるものであるから端子
２４がＨ”レベルから″′Ｌ＃レベルに変化するときに
インバータ２４０によって口ＭＯ８２３０のゲート端を
ｔｏ　Ｌ　ｗから１Ｈ＃レベルに変化させることにより
（３）式のΔＶを とすることができる。ここで、Ｃ２３０ｆｄ　ｎ　ＭＯ
５２３０のゲートとドレイン、ソース間の重なり容量で
ある。Ｊｏｕｒｎａｌ　ｏｆ　５ｏｌｉｄ　５ｔａｔｅ
　ｃｉｒｃｕｊｔｓによると（２）式の匝が１０ｍＶ程
度になるとの報告もありプリチャージ電圧と比較して非
常に小さな差電圧が作れる。

したがって、本実施例によシセンス回路の直流差動増幅
器の差電圧を小さくできるので更に高速化がはかれると
いう効果がある。

第１７図は本発明の第６の実施例を示すもので第１５図
と異るのはプリチャージ回路のバイポーラトランジスタ
がダーリントン接続になっている点である。本実施例に
よりセンス線へのプリチャージ性能がｈＦＥの２乗で効
いてくるのでプリチャージ動作の一層の高速化と大容量
化に対応できるという効果がある。

尚、本発明は、上述した第１〜第６の実施例の様なＩＬ
　ＯＭに限定されずに、１ｉ１．ＡＭにも適用できうる
。

〔発明の効果〕

本発明によれば、センス線の変化を高速に検出できる半
導体記憶装置を得ることができる。

【図面の簡単な説明】

第１図はＲＯＭの構成を示す図、第２図は本発明の第１
の実施例の構成を示すブロック線図、第３図は本発明の
第１の実施例に用いるプリチャージ回路の一実施例、第
４図はフィードスルー動作を説明する図、第５図は複数
のセンス線をプリチャージする構成を示す図、第６図は
本発明の第１の実施例になるセンス線１ビツトに対する
ＲＯＭの構成を示す図、第７図は直流差動増幅器の伝達
特性を示す図、第８図は本発明の第２の実施例になるｌ
（、ＯＭ　ｆＪ成を示す図、第９図は本発明の第３の実
施例になる複数のセンス線に対しプリチャージ回路と制
御回路、センス回路を共通に用いる構成を示す図、第１
０図は本発明の第４の実施例の構成を示すブロック図、
第１１図は本発明の第４の実施例に用いるプリチャージ
回路の一実施例、第１２図は複数のセンス線をプリチャ
ージする構成を示す図、第１３図は本発明の第４の実施
例のセンス回路の構成を示す図、第１４図は交流増幅器
の増幅特性を説明するための図、第１５図は本発明の第
４の実施例になるＲＯＭのセンス線１ビツトに対する構
成を示す図、第１６図は本発明の第５の実施例になるフ
ィードスルー誤差電圧を更に小さくする方法のＲＯＭ構
成を示す図、第１７図は本発明の第６の実施例になるプ
リチャージ速度を更に高速化する構成を示す図である。 ２・・・プリチャージ回路、３・・・制御回路、４・・
・セン１０ Ｙ２０ １３１フ ＃Ｌ） ￥ｌ−７−ＤＩ Ｓ＋ｗ Ｖ ７５ｍ ４０ Ｙ７図 り１力へカ屯瓦　（Ｖｔ　−Ｖ２５　）χ８図 ￥９０ １ｏＱ ％／２（２ Ｙ１３０ Ｋ　／＝ｌ−ロ ７７５図 Ｙ／ろ図

Claims (1)

1. 【特許請求の範囲】 １、差動増幅器を有するセンス回路を具備する半導体記
   憶装置に於いて、一方の電圧から該一方の電圧より低い
   他方の電圧を発生する制御回路を具備し、上記一方の電
   圧と上記他方の電圧とを上記差動増幅器の入力とするこ
   とを特徴とする半導体記憶装置。 ２、特許請求の範囲第１項に於いて、上記一方の電圧は
   プリチャージ電圧であることを特徴とする半導体記憶装
   置。 ３、特許請求の範囲第１項に於いて、上記一方の電圧か
   ら該一方の電圧より低い他方の電圧を発生する制御回路
   は、ＭＯＳトランジスタのフィールドスルーを利用する
   ことを特徴とする半導体記憶装置。