JPS60134942A - 異常状態におけるバツクアツプシステム - Google Patents
異常状態におけるバツクアツプシステムInfo
- Publication number
- JPS60134942A JPS60134942A JP58243608A JP24360883A JPS60134942A JP S60134942 A JPS60134942 A JP S60134942A JP 58243608 A JP58243608 A JP 58243608A JP 24360883 A JP24360883 A JP 24360883A JP S60134942 A JPS60134942 A JP S60134942A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- processing unit
- bus
- processing device
- abnormal state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、異常状態におけるバンクアップシステムに
関し、特に、複数の演算処理装置を有する冗長化システ
ムにおいて常用モードで動作している演算処理装置に異
常状態が発生し、これを予備の演算処理装置側に切り換
えた場合にこれら演算処理装置が重複して動作すること
のないような異常状態におけるバックアンプシステムに
係る。
関し、特に、複数の演算処理装置を有する冗長化システ
ムにおいて常用モードで動作している演算処理装置に異
常状態が発生し、これを予備の演算処理装置側に切り換
えた場合にこれら演算処理装置が重複して動作すること
のないような異常状態におけるバックアンプシステムに
係る。
この種の異常状態におけるバンクアンプシステムの一例
として従来の冗長化システムの例を示すと、第１図に見
るごとく、２つの演算処理装置１゜１が共通の内部バス
６に接続されて、このバス６を介して共通のメモリュニ
ト４及び入出カニニット（又ハ入出力インタフェースユ
ニット）５，５に接続される構成を採る。ここに、入出
カニニット５．５は、例えば、プロセス等から所定の信
号を受けて、プロセスに所定の制御信号を送出する、人
出力信号のやり取りを行う。
として従来の冗長化システムの例を示すと、第１図に見
るごとく、２つの演算処理装置１゜１が共通の内部バス
６に接続されて、このバス６を介して共通のメモリュニ
ト４及び入出カニニット（又ハ入出力インタフェースユ
ニット）５，５に接続される構成を採る。ここに、入出
カニニット５．５は、例えば、プロセス等から所定の信
号を受けて、プロセスに所定の制御信号を送出する、人
出力信号のやり取りを行う。
ここで、各演算処理装置１，１は、それぞれマイクロプ
ロセッサ２ （ＭＰＵ２）を有し、このマイクロプロセ
ッサ２がバスインタフェース３を介して内部バス６との
間でデータの交換を行う。
ロセッサ２ （ＭＰＵ２）を有し、このマイクロプロセ
ッサ２がバスインタフェース３を介して内部バス６との
間でデータの交換を行う。
このような構成において、通常は、２つの演算処理装置
１，１のうちのどちらか一方の演算処理装置１がシステ
ム全体の通常の演算制御についての演算制御権を持って
いて所定の処理を実行する、いわゆる常用モードで動作
し、演算制御の処理を担当する常用の演算処理装置とさ
れる。そして、他方の演算処理装置１が予備のモードと
して、その演算処理装置が異常状態になったときに予備
のモードから常用モードとなるものである。
１，１のうちのどちらか一方の演算処理装置１がシステ
ム全体の通常の演算制御についての演算制御権を持って
いて所定の処理を実行する、いわゆる常用モードで動作
し、演算制御の処理を担当する常用の演算処理装置とさ
れる。そして、他方の演算処理装置１が予備のモードと
して、その演算処理装置が異常状態になったときに予備
のモードから常用モードとなるものである。
ここで、常用として使用されている演算処理装置１は自
己診断処理により異常を検出し、異常を検出したときに
は自分でシステムの制御を停止する機能を有している。
己診断処理により異常を検出し、異常を検出したときに
は自分でシステムの制御を停止する機能を有している。
一方、予備の演算処理装置は、常用の演算処理装置との
相互診断により相互にそれぞれの異常状態を監視してい
て、常用の演算処理装置１が異常と診断されたときに予
備の動作モードから常用モードとなり、このシステムの
演算制御権を獲得して、制御の主体が切りＩ据えられる
ものである。
相互診断により相互にそれぞれの異常状態を監視してい
て、常用の演算処理装置１が異常と診断されたときに予
備の動作モードから常用モードとなり、このシステムの
演算制御権を獲得して、制御の主体が切りＩ据えられる
ものである。
さて、以上のような異常状態におけるバックアンプシス
テムにあっては、常用として通審使用している演算処理
装置ｌが異常となる原因には、種々のものがあり、その
発生個所又はその発生状態によっては、正常に自己の制
御を停止できない場合が発生する。
テムにあっては、常用として通審使用している演算処理
装置ｌが異常となる原因には、種々のものがあり、その
発生個所又はその発生状態によっては、正常に自己の制
御を停止できない場合が発生する。
このような場合には、２−′）の演算処理装置１゜１が
常用モードとなってしまい、これら演算処理装置１，１
から同時に又は重複して内部バス６がアクセスされて、
システム全体が誤動作したり、システム全体に悪影響を
及ぼすという欠点がある。
常用モードとなってしまい、これら演算処理装置１，１
から同時に又は重複して内部バス６がアクセスされて、
システム全体が誤動作したり、システム全体に悪影響を
及ぼすという欠点がある。
この発明の目的は、このような欠点にかんがみてなされ
たものであって、このような欠点を除去するとともに演
算処理装置を予備側に切り換えた場合にこれらが同時に
又は重複して動作することなく、品用側であった演算処
理装置の動作を確実に停止させて、その制御を予備側に
確実に移すことができるような異常状態におけるバンク
アンプシステムを提供するものである。
たものであって、このような欠点を除去するとともに演
算処理装置を予備側に切り換えた場合にこれらが同時に
又は重複して動作することなく、品用側であった演算処
理装置の動作を確実に停止させて、その制御を予備側に
確実に移すことができるような異常状態におけるバンク
アンプシステムを提供するものである。
このような目的を達成するためのこの発明の異常状態に
おけるバンクアップシステムの特徴は、常用モードで動
作する第１の演算処理装置がバスから切り離しでき、予
備モードで動作する第２の演算処理装置が第１の演算処
理装置の動作を監視するものであり、第１の演算処理装
置は自己をバスから切り離す所定の指令情報を優先的に
受付けてバスからの切り離し処理をし、第２の演算処理
装置は、第１の演算処理装置の異常状態を検出したとき
に第１の演算処理装置にこの所定の指令情報を送出して
、予備モードから常用モードになるというものである。
おけるバンクアップシステムの特徴は、常用モードで動
作する第１の演算処理装置がバスから切り離しでき、予
備モードで動作する第２の演算処理装置が第１の演算処
理装置の動作を監視するものであり、第１の演算処理装
置は自己をバスから切り離す所定の指令情報を優先的に
受付けてバスからの切り離し処理をし、第２の演算処理
装置は、第１の演算処理装置の異常状態を検出したとき
に第１の演算処理装置にこの所定の指令情報を送出して
、予備モードから常用モードになるというものである。
このようにすることにより、異常状態においても優先的
に所定の指令情報が第１の演算処理装置に受付られて第
１の演算処理装置を強制的にバスから切り離せるもので
ある。そして、その制御が第１の演算処理装置から第２
の演算処理装置へと確実に移行して第２の演算処理装置
のみを常用モードで動作させることができる。
に所定の指令情報が第１の演算処理装置に受付られて第
１の演算処理装置を強制的にバスから切り離せるもので
ある。そして、その制御が第１の演算処理装置から第２
の演算処理装置へと確実に移行して第２の演算処理装置
のみを常用モードで動作させることができる。
以下、この発明の一実施例について図面を用いて説明す
る。
る。
第２図は、この発明の異常状態におけるハックアップシ
ステムを適用した冗長化システムのブロック図である。
ステムを適用した冗長化システムのブロック図である。
なお、第１図と同一の符号で示すものは同一の構成要素
を示す。
を示す。
１０．１１は、それぞれ演算処理装置であって、演算処
理装置１．０．１１は、それぞれマイクロプロセッサ２
とバスインタフェース３とコマンドレジスタ７とを備え
ている。そして、これら演算処理装置１０．１１は、内
部バス６に切り離し可能に接続されている。
理装置１．０．１１は、それぞれマイクロプロセッサ２
とバスインタフェース３とコマンドレジスタ７とを備え
ている。そして、これら演算処理装置１０．１１は、内
部バス６に切り離し可能に接続されている。
ここで、コマンドレジスタ７は、マイクロプロセッサ２
の割込み端子とバスインタフェース３のバス切り離し制
御端子にハード的に接続されていて、バス切り離し指令
情報が七７１−されたときに、マイクロプロセッサ２に
割込みをかけて、その処理を停止させるとともに、バス
インタフェース３にバス切り離し信号を送出する。なお
、この時の前記割込みは、優先順位の一番高い割込み処
理に対応付けられている。
の割込み端子とバスインタフェース３のバス切り離し制
御端子にハード的に接続されていて、バス切り離し指令
情報が七７１−されたときに、マイクロプロセッサ２に
割込みをかけて、その処理を停止させるとともに、バス
インタフェース３にバス切り離し信号を送出する。なお
、この時の前記割込みは、優先順位の一番高い割込み処
理に対応付けられている。
バスインタフェース３は、マイクロプロセッサ２の制御
のちとに内部バス６からのデータを所定のタイミングで
取込み、マイクロプロセッサ２で処理したデータを所定
のタイミングで内部バス６上に乗せるものである。そし
て、バスインタフェース３には、内部にデコーダが設け
られていて、取込んだデータがバス切り離し指令情報か
否かを判定する。ここで、バス切り離し指令情報の場合
には、その情報をコマンドレジスタ７にセットする。な
お、この判定の結果、ハス切り離し指令情報でないとき
には、マイクロプロセッサ２にそのデータを送出するこ
とになる。
のちとに内部バス６からのデータを所定のタイミングで
取込み、マイクロプロセッサ２で処理したデータを所定
のタイミングで内部バス６上に乗せるものである。そし
て、バスインタフェース３には、内部にデコーダが設け
られていて、取込んだデータがバス切り離し指令情報か
否かを判定する。ここで、バス切り離し指令情報の場合
には、その情報をコマンドレジスタ７にセットする。な
お、この判定の結果、ハス切り離し指令情報でないとき
には、マイクロプロセッサ２にそのデータを送出するこ
とになる。
マイクロプロセッサ２ば、コマンドレジスタ７から割込
み信号を受けたときには、その制御の停止処理をすると
ともに、バスインタフェース３に処理停止の情報又は重
複してハス切り離しの情報を送出する。この場合の具体
的な処理としては、第２図に見るごとく、コマンドレジ
スタ７から割込み信号を受けて、所定の停止処理として
、まず、コマンドレジスタ７のデータを取込み、所定の
バス切り離し指令情報か否かを判定して確認する。
み信号を受けたときには、その制御の停止処理をすると
ともに、バスインタフェース３に処理停止の情報又は重
複してハス切り離しの情報を送出する。この場合の具体
的な処理としては、第２図に見るごとく、コマンドレジ
スタ７から割込み信号を受けて、所定の停止処理として
、まず、コマンドレジスタ７のデータを取込み、所定の
バス切り離し指令情報か否かを判定して確認する。
そして、ハスインタフェース３に処理停止の情報又はバ
ス切り離しの情報を送出するものである。
ス切り離しの情報を送出するものである。
さて、各演算処理装置ｔｏ、ｉｉは、いずれか一方が常
用のモードとされてこのシステムの演算制御を受持ち、
他方が予備のモードで動作する。
用のモードとされてこのシステムの演算制御を受持ち、
他方が予備のモードで動作する。
この発明における第１の演算処理装置として、今仮に、
演算処理装置１０が常用モードで動作していて、この発
明における第２の演算処理装置として、演算処理装置１
１が予備モードで動作しているものと仮淀する。
演算処理装置１０が常用モードで動作していて、この発
明における第２の演算処理装置として、演算処理装置１
１が予備モードで動作しているものと仮淀する。
予備モードに設定されている演算処理装置１１は、演算
処理装置１０の異常状態を監視するもの ”であって、
異常を検出した場合には、バス切り離し情報を内部バス
６上に送出した後に常用モードの演算制御に移行してそ
のバスインタフェース３を制御し、メモリユニット４か
ら所定の制御情報又はデータを取り込む。なお、このと
きに読出される制御情報又はデータは、演算処理装置１
０の状態を監視している関係から、演算処理装置１０に
おけるその後の処理を受け継ぐものである。なお、その
１つの処理単位の処理が途中で中断して停止するような
ときには、１つ手前の処理単位に戻り、その処理単位を
やり直して、処理を継続するものである。ここで、処理
単位としては、例えば、プロセス制御の場合等では、こ
れは制御対象となるプロセスからデータをサンプリング
する１周期に対応している。
処理装置１０の異常状態を監視するもの ”であって、
異常を検出した場合には、バス切り離し情報を内部バス
６上に送出した後に常用モードの演算制御に移行してそ
のバスインタフェース３を制御し、メモリユニット４か
ら所定の制御情報又はデータを取り込む。なお、このと
きに読出される制御情報又はデータは、演算処理装置１
０の状態を監視している関係から、演算処理装置１０に
おけるその後の処理を受け継ぐものである。なお、その
１つの処理単位の処理が途中で中断して停止するような
ときには、１つ手前の処理単位に戻り、その処理単位を
やり直して、処理を継続するものである。ここで、処理
単位としては、例えば、プロセス制御の場合等では、こ
れは制御対象となるプロセスからデータをサンプリング
する１周期に対応している。
次に、動作について説明すると、常用モードの演算処理
装置１０がメモリユニ・ノド４に記憶された制御情報及
びデータを読出して所定の演算制御を実行する。この実
行過程で演算処理装置１１４よ、メモリユニット４を介
し又は直接演算処理装置１０とデータ交換を行い、内部
バス６上のデータを取込んで、演算処理装置１０の動作
状態を監視する。このとき、同様に、演算処理装置１０
も演算処理装置１１の動作状態を監視して相互に異常状
態の診断を行う。
装置１０がメモリユニ・ノド４に記憶された制御情報及
びデータを読出して所定の演算制御を実行する。この実
行過程で演算処理装置１１４よ、メモリユニット４を介
し又は直接演算処理装置１０とデータ交換を行い、内部
バス６上のデータを取込んで、演算処理装置１０の動作
状態を監視する。このとき、同様に、演算処理装置１０
も演算処理装置１１の動作状態を監視して相互に異常状
態の診断を行う。
このような処理過程で、演算処理装置１１により演算処
理装置１０に異常が検出されると、演算処理装置１１は
、内部バス６上にバ′ス切り離し指令情報を送出する。
理装置１０に異常が検出されると、演算処理装置１１は
、内部バス６上にバ′ス切り離し指令情報を送出する。
このバス切り離し、指令情報を演算処理装置１０のバス
インタフェース３が取込み、これを判定した結果、バス
切り離し指令情報であるので、その情報がコマンドＬ・
ジスタフにセントされることになる。
インタフェース３が取込み、これを判定した結果、バス
切り離し指令情報であるので、その情報がコマンドＬ・
ジスタフにセントされることになる。
その結果、コマンドレジスタ７からマイクロプロセッサ
２にその処理停止のための割込み信号が送出されて、マ
イクロプロセッサ２がこの割込み信号を受付けて、強制
的に停止処理に入る。
２にその処理停止のための割込み信号が送出されて、マ
イクロプロセッサ２がこの割込み信号を受付けて、強制
的に停止処理に入る。
一方、演算処理装置１０のバスインクフェース３は、コ
マンドレジスタ７からハス切り離し信号を受けて、マイ
クロプロセッサ２の停止処理とは別に、強制的に内部バ
ス６から自己を切り離す処理をする。そこで、演算処理
装置１ｏは、その処理の状態にかかわらず強制的に内部
バス６がら切り離されることになる。
マンドレジスタ７からハス切り離し信号を受けて、マイ
クロプロセッサ２の停止処理とは別に、強制的に内部バ
ス６から自己を切り離す処理をする。そこで、演算処理
装置１ｏは、その処理の状態にかかわらず強制的に内部
バス６がら切り離されることになる。
さて、切り離し指令情報を演算処理装置１ｏに送出した
演算処理装置１１は、その後、常用モードに移行してそ
のバスインタフェース３を介してメモリユニット４をア
クセスして、その後のこのシステムに対して所定の演算
制御を続けて実行する。なお、この常用モードでの演算
制御の開始に当たって、演算処理装置１０がバス６から
切り離されたかを確認する処理、例えば、演算処理装置
１０に所定の情報を送出してその応答がないことを見る
等の処理を追加してもよい。
演算処理装置１１は、その後、常用モードに移行してそ
のバスインタフェース３を介してメモリユニット４をア
クセスして、その後のこのシステムに対して所定の演算
制御を続けて実行する。なお、この常用モードでの演算
制御の開始に当たって、演算処理装置１０がバス６から
切り離されたかを確認する処理、例えば、演算処理装置
１０に所定の情報を送出してその応答がないことを見る
等の処理を追加してもよい。
以上のようにして、異常状態を検出した場合に予備の演
算処理装置を常用に切り換えて、常用していた演算処理
装置を停止して、そのパックアンプをすることになる。
算処理装置を常用に切り換えて、常用していた演算処理
装置を停止して、そのパックアンプをすることになる。
第３図は、予備のモードで動作している演算処理装置１
１の監視処理の手順を示したものである。
１の監視処理の手順を示したものである。
まず、異常判定のステップとして、ステップ■で、常用
モードで動作中の演算処理装置１０が異常か否かを判定
して、異常でなければ、ものへと戻り、一定の周期で再
びステップ■の異常判定ステップへと入る。このステッ
プ■は、いわゆる異常検出ループである。
モードで動作中の演算処理装置１０が異常か否かを判定
して、異常でなければ、ものへと戻り、一定の周期で再
びステップ■の異常判定ステップへと入る。このステッ
プ■は、いわゆる異常検出ループである。
このステップ■で異常と判定された場合には、ステップ
■で常用モードで動作中の演算処理装置１０に対して、
強制終了させるバス切り離し指令情報のコマンドを送出
する。
■で常用モードで動作中の演算処理装置１０に対して、
強制終了させるバス切り離し指令情報のコマンドを送出
する。
その後、ステップ■へと移行して、常用モードへと移り
、このシステムの演算制御の開始処理をして、常用モー
ドの演算処理装置として演算制御を実行するものである
。
、このシステムの演算制御の開始処理をして、常用モー
ドの演算処理装置として演算制御を実行するものである
。
以上、説明してきたが、実施例では、演算処理装置は、
２つのものを例に挙げているが、複数の演算処理装置が
常用モードで動作する場合にも適用でき、このような場
合の予備モードで動作する演算処理装置は、時分割にて
これら複数の演算処理装置を順次監視することになる。
２つのものを例に挙げているが、複数の演算処理装置が
常用モードで動作する場合にも適用でき、このような場
合の予備モードで動作する演算処理装置は、時分割にて
これら複数の演算処理装置を順次監視することになる。
また、実施例では、コマンドレジスタを設けて、強制的
にマイクロプロセッサの処理の停止をし、かつ、バスか
ら切り離すようにしているが、このような処理は、演算
処理装置の内部にマイクロプロプログラム等の停止処理
回路を設けて行ってもよい。また、強制的なバスからの
切り離し処理ができればよいので、必ずしもコマンドレ
ジスタからバス切り離し信号を送出する必要はなく、バ
スインタフェースにはマイクロプロセッサから切り離し
信号を送出することで処理することができる。
にマイクロプロセッサの処理の停止をし、かつ、バスか
ら切り離すようにしているが、このような処理は、演算
処理装置の内部にマイクロプロプログラム等の停止処理
回路を設けて行ってもよい。また、強制的なバスからの
切り離し処理ができればよいので、必ずしもコマンドレ
ジスタからバス切り離し信号を送出する必要はなく、バ
スインタフェースにはマイクロプロセッサから切り離し
信号を送出することで処理することができる。
なお、実施例に示したようにマイクロプロセッサの処理
とは独立にコマンドレジスタからバスインタフェースに
信号を送出して、バスインタフェースをバスから切り離
すようにすれば、切り離し処理が確実で早期になされる
ことになる。
とは独立にコマンドレジスタからバスインタフェースに
信号を送出して、バスインタフェースをバスから切り離
すようにすれば、切り離し処理が確実で早期になされる
ことになる。
さらに、実施例においては、第１の演算処理装置の具体
例である演算処理装置１０と第２の演算処理装置の具体
例である演算処理装置１１とが同様の構成を採り、いず
れを常用モードとして用いてもよいようになっているが
、少なくとも、常用モードで使用する第１の演算処理装
置のみがバスに対して切り離し可能に接続されていて強
制切り離しできればよく、予備で動作する側の演算処理
装置１１は、演算処理装置１０と同様の構成を採る必要
はない。
例である演算処理装置１０と第２の演算処理装置の具体
例である演算処理装置１１とが同様の構成を採り、いず
れを常用モードとして用いてもよいようになっているが
、少なくとも、常用モードで使用する第１の演算処理装
置のみがバスに対して切り離し可能に接続されていて強
制切り離しできればよく、予備で動作する側の演算処理
装置１１は、演算処理装置１０と同様の構成を採る必要
はない。
以上の説明から理解できるようにこの発明にあっては、
常用モードで動作する第１の演算処理装置がバスから切
り離しでき、予備モードで動作する第２の演算処理装置
が第１の演算処理装置の動作を監視するものであり、第
１の演算処理装置は自己をバスから切り離す所定の指令
情報（バス切り離し指令情報）を優先的に受付けてバス
からの切り離し処理をし、第２の演算処理装置は第１の
演算処理装置の異常状態を検出したときに第１の演算処
理装置にこの所定の指令情報を送出して、予備モードか
ら常用モードになるようにしているので、異常状態にお
いても優先的に所定指令情報が第１の演算処理装置に受
付られて第１の演算処理装置が強制的にバスから切り離
され、その制御が第１の演算処理装置から第２の演算処
理装置へと確実に移行し、第２の演算処理装置のみを常
用モードで動作させることができる。
常用モードで動作する第１の演算処理装置がバスから切
り離しでき、予備モードで動作する第２の演算処理装置
が第１の演算処理装置の動作を監視するものであり、第
１の演算処理装置は自己をバスから切り離す所定の指令
情報（バス切り離し指令情報）を優先的に受付けてバス
からの切り離し処理をし、第２の演算処理装置は第１の
演算処理装置の異常状態を検出したときに第１の演算処
理装置にこの所定の指令情報を送出して、予備モードか
ら常用モードになるようにしているので、異常状態にお
いても優先的に所定指令情報が第１の演算処理装置に受
付られて第１の演算処理装置が強制的にバスから切り離
され、その制御が第１の演算処理装置から第２の演算処
理装置へと確実に移行し、第２の演算処理装置のみを常
用モードで動作させることができる。
その結果、２つの演算処理装置が常用モードとして、同
時又は重複してバスアクセスをするようなことはなく、
システム全体が誤動作したり、システム全体に悪影響を
及ぼすこともない。
時又は重複してバスアクセスをするようなことはなく、
システム全体が誤動作したり、システム全体に悪影響を
及ぼすこともない。
第１図は、異常状態におけるバックアップシステムを適
用した従来の冗長化システムのブロック図、第２図は、
この発明の異常状態におけるバンクアップシステムを適
用した冗長化システムのブロック図、第３図は、予備モ
ード側の演算処理装置の異常監視処理の流れ図である。 １、 １０． １１ − 演算処理装置、２− マイク
ロプロセッサ、３ ・−・−バスインタフェース。 ４− メモリユニット、５ −入出力ユニット６−ｒＭ
部ババス ７ − コマンドレジスタ。 特許出願人 富士電機製造株式会社 冨士ファコム制御株式会社 代理人 弁理士 森 哲也 弁理士 内藤 車間 弁理士 清水 正 弁理士 提出 倍長 第１図 第２図 第３図
用した従来の冗長化システムのブロック図、第２図は、
この発明の異常状態におけるバンクアップシステムを適
用した冗長化システムのブロック図、第３図は、予備モ
ード側の演算処理装置の異常監視処理の流れ図である。 １、 １０． １１ − 演算処理装置、２− マイク
ロプロセッサ、３ ・−・−バスインタフェース。 ４− メモリユニット、５ −入出力ユニット６−ｒＭ
部ババス ７ − コマンドレジスタ。 特許出願人 富士電機製造株式会社 冨士ファコム制御株式会社 代理人 弁理士 森 哲也 弁理士 内藤 車間 弁理士 清水 正 弁理士 提出 倍長 第１図 第２図 第３図
Claims (3)
- （１）常用モードで動作する第１の演算処理装置と異常
時に対応するために予備として設けられ、予備モードで
動作する第２の演算処理装置とが共通のバスに接続され
、前記第１の演算処理装置はバスから切り離しできかつ
前記第２の演算処理装置は前記第１の演算処理装置の動
作を監視するものであり、前記第１の演算処理装置の異
常状態を検出したときにこの第２の演算処理装置を常用
モードとして使用する異常状態におけるバンクアップシ
ステムにおいて、前記第１の演算処理装置は、自己を前
記バスから切り離す所定の指令情報を優先的に受付けて
前記バスからの切り離し処理をするものであって、前記
第２の演算処理装置は、前記第１の演算処理装置の異常
状態を検出したときに前記第１の演算処理装置にこの所
定の指令情報を送出して、前記常用モードとなることを
特徴とする異常状態におけるバンクアップシステム。 - （２）第１の演算処理装置は、所定の指令情報を優先的
に受付けて記憶するレジスタを有し、このレジスタにこ
の所定の指令情報が記憶されたときにバス切り離し処理
を行うことを特徴とする特許請求の範囲第１項記載の異
常状態におけるバンクアンプシステム。 - （３）第１の演算処理装置は、所定の指令情報を優先的
に受付けて記憶するレジスタとバスインタフェースとを
有し、自己をバスから切り離す処理としてこのレジスタ
に前記所定の指令情報が記憶されたときに前記バスイン
タフェースを前記バスから切り離すことを特徴とする特
許請求の範囲第１項記載の異常状態におけるバックアッ
プシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243608A JPS60134942A (ja) | 1983-12-23 | 1983-12-23 | 異常状態におけるバツクアツプシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243608A JPS60134942A (ja) | 1983-12-23 | 1983-12-23 | 異常状態におけるバツクアツプシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60134942A true JPS60134942A (ja) | 1985-07-18 |
Family
ID=17106340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243608A Pending JPS60134942A (ja) | 1983-12-23 | 1983-12-23 | 異常状態におけるバツクアツプシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134942A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263554A (ja) * | 1986-05-09 | 1987-11-16 | Fujitsu Ltd | 共用メモリ二重化システム方式 |
| JPS6364134A (ja) * | 1986-09-04 | 1988-03-22 | Matsushita Commun Ind Co Ltd | ネツトワ−クシステム停止方式 |
| JPS6381538A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | バツクアツプフアイルを有する二重化情報処理システムとその作動方法 |
| JPH01100659A (ja) * | 1987-10-14 | 1989-04-18 | Fuji Electric Co Ltd | 二重化制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015457A (ja) * | 1973-06-08 | 1975-02-18 | ||
| JPS5688519A (en) * | 1979-12-21 | 1981-07-18 | Toshiba Corp | System switching device |
-
1983
- 1983-12-23 JP JP58243608A patent/JPS60134942A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015457A (ja) * | 1973-06-08 | 1975-02-18 | ||
| JPS5688519A (en) * | 1979-12-21 | 1981-07-18 | Toshiba Corp | System switching device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263554A (ja) * | 1986-05-09 | 1987-11-16 | Fujitsu Ltd | 共用メモリ二重化システム方式 |
| JPS6364134A (ja) * | 1986-09-04 | 1988-03-22 | Matsushita Commun Ind Co Ltd | ネツトワ−クシステム停止方式 |
| JPS6381538A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | バツクアツプフアイルを有する二重化情報処理システムとその作動方法 |
| JPH01100659A (ja) * | 1987-10-14 | 1989-04-18 | Fuji Electric Co Ltd | 二重化制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11143729A (ja) | フォールトトレラントコンピュータ | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| KR100279204B1 (ko) | 자동제어시스템에서현장제어장치의콘트롤러이중화제어방법및그장치 | |
| JP2001060160A (ja) | 制御装置のｃｐｕ二重化システム | |
| JPH0644093A (ja) | 二重化装置切替方式 | |
| JPH0652130A (ja) | マルチプロセッサシステム | |
| JPH03266131A (ja) | 多重化システムの無応答判定方式 | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPS61182107A (ja) | デイジタル制御装置 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JPS6290068A (ja) | 予備系監視方式 | |
| JPS6113627B2 (ja) | ||
| JPS61169036A (ja) | システム監視装置 | |
| JPS6213700B2 (ja) | ||
| JPH02306362A (ja) | マルチプロセッサシステム | |
| JPS62106564A (ja) | 情報処理システムの現用／予備切り替え制御方式 | |
| JPH03156646A (ja) | 障害情報の出力方式 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH0329033A (ja) | フォールトトレラントプロセッサ | |
| JPH1153222A (ja) | 多重系計算機システムにおける自己診断方式 | |
| JPS63181001A (ja) | 故障診断装置 | |
| JPS63174149A (ja) | 情報処理システム | |
| JPH09198270A (ja) | 障害時自動切離し機能付二重化プロセッサシステム |