JPS62106564A - 情報処理システムの現用/予備切り替え制御方式 - Google Patents

情報処理システムの現用/予備切り替え制御方式

Info

Publication number
JPS62106564A
JPS62106564A JP60246480A JP24648085A JPS62106564A JP S62106564 A JPS62106564 A JP S62106564A JP 60246480 A JP60246480 A JP 60246480A JP 24648085 A JP24648085 A JP 24648085A JP S62106564 A JPS62106564 A JP S62106564A
Authority
JP
Japan
Prior art keywords
input
processor
output
signal
output channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60246480A
Other languages
English (en)
Inventor
Yoshiki Sudo
芳樹 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60246480A priority Critical patent/JPS62106564A/ja
Publication of JPS62106564A publication Critical patent/JPS62106564A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、情報処理システムの現用/予□1N切り替え
制御方式に関するものである。
従来の技術 情報処理システムでは、稼働性、信鮪性を高めるために
現用プロセッサと予備プロセッサによる並列冗長構成が
採用されることも多い。
ウォッチドッグ・タイマなど適宜な動作監視回路によっ
て現用プロセッサの障害発生が検出されると、現用プロ
セッサの中央処理装置の動作が停止せしめられ、予備プ
ロセッサによる現用動作移行処理が開始される。
発明が解決しようとする問題点 従来、現用プロセッサの動作停止に際しその中央処理装
置の動作は停止せしめられるが、入出力チャネルについ
ては、現用動作に移行しようとする予備プロセッサによ
る障害発生時の現用プロセッサの状態の読取りや、制御
卓からの診断などを可能にするため、動作可能状態に置
かれている。
このため、切り替え直前に入出力制御装置に発行されて
いた入出力要求に対する接続応答が現用側でなくなった
入出力チャネルに返されることなどによってこれが動作
し、システムの動作が撹乱されるおそれが伴うという問
題がある。
問題点を解決するだめの手段 上記従来技術の問題点を解決する本発明の現用/予備切
り替え制御方式は、現用プロセ・ノサの障害発生を検出
し、現用プロセッサの中央処理装置と人出力チヤ不ルの
動作を共に停止させると共に、予(Jifプロセッサが
開始する現用移行動作によって上記人出力チャネルの動
作停止状態を解除するように構成されている。
以下、本発明の作用を実施例と共に詳細に説明する。
実施例 第1図は本発明の一実施例の現用/′予備切り替え方式
が適用される情+1処理ソステムの構成を示すブし]ツ
ク図である。
この情報処理システムは、現用プロセッサlOと、予備
プロセッサ20と、入出力制御装置30゜31・・3n
と、これら各プロセッサと人出力制’+111装置相互
間を接続する共通ハス40に加えて、監視・制御装置5
0を備えている。
現用プロセッサ10は、中央処理装置(C))U)11
と、上記1.α装置(MM)12と、入出力チャネル1
3とを備えている。同様に、予備プロセッサ20も、中
央処理装置21と、主記憶装置22と、入出力チャネル
23を備えている。
監視・制御装置50内の監視部は、現用プロセッサlO
内の中央処理装置11の正常動作101間中に所定の頻
度で出現する所定の命令を信号線51を介してモニタし
、ウォッチドッグ・タイマをリセットすることによって
、現用プロセッサ10の動作の正常性を監視する。
このウォッチドッグ・タイマが、中央処理装置11の障
害発生に伴ってタイムアウトすると、監視・制御装置5
0は、現用プロセッサ1oに障害が発生したものと見做
し、現用と予備の切り替え制御を行うために、その出力
端子OUTにハイ信号を出力する。
このハイ信号は、信号線52を介して中央処理装置11
の割込み入力端子INTに対する割込みを発生させる。
この割込みを受けた中央処理装置11は、オペレーター
介入によるW11込み信号に対するウェイト状態に移行
することにより、動作を停+hする。
同時に、監視・制御装置50のハイ出力は、信号綿53
を介して人出力チャネル13のイネーブル端子Eに供給
される。人出力チャネル13は、そのイネーブル端子E
に供給される信号がハイに)(1」二がると、内部状態
をリセットしたのら一切の動作を停止する。従って、中
央処理装置11の障害発生前に、入出力制御装置30〜
3nに発行していた入出力要求に対する接続応答信号が
対応の入出力制御装置から返されてきても、入出力チヤ
不ル13はなんらの動作も行わない。
監視・制御装置50からのハイ出力は、信月線54を介
して予備プロセッサ20内の中央処理装置21の割込み
入力端子INTに割込みを発生させる。これを受し′l
た中央処理装置21は、この割込みに対するウェイト状
態から、所定の現用移行ルーチンに遷移する。
現用移行ルーチンを開始したプし1セノザ20内の中央
処理装置21は、信号線56上の出力をローに立上げる
ことにより、入出力チャネル23を動作可能にすると共
に、スイッチ55の閉成に伴う信号線53のローへの立
上げにより入出力チャネル13の動作停止状態を解除す
る。
この後、中央処理装置21は、入出力チャネル23と共
通ハス40を介して、入出力チャネル13に、プロセッ
サ10の障害発生時の状態の読取りを要求する。この要
求を受けた人出力チャネル13は、主記憶装置12内の
所定の領域に保存されているプログラム・カウンタの内
容、各種のステータス信号、実行履歴情報などを読取り
、中央処理装置2Iに転送する。
この中央処理装置21とのデータ授受の間に、人出力制
御装置33〜3r+から、障害発生前の入出力要求に対
する応答が返されてきても、人出力チャネル53の内部
状態は一旦すセントされているため、これに対する応答
は行われず、従って土足現用移行動作が攪乱されること
はない。
人出力チャネル13を介してプロセッサ10の障害発生
時の状態情報を受は取った中央処理装置21は、以後の
処理を引き継くための現用動作を開始する。
以上、説明の便宜上、プロセッサ10と20がそれぞれ
現用と予備に固定されている場合を例示したが、プロセ
ッサ10の修復完了後もプロセッサ20の動作を継続さ
せ、その障害発生に伴いプロセッサ10を再度現用動作
に移行させる構成とする場合には、監視・制御回路50
に常時現用動作側の中央処理装置を監視させるための監
視対象切り替え回路と、信号綿51乃至53.スイツチ
55及び信号線56に相当する部分を、第2図の構成に
追加すればよい。
また、現用側の人出力チャネルのりセットと動作停止を
同時に行う場合を例示したが、さしあたって動作の停止
だけを行っておき、現用移行動作による動作停止状態の
解除の際にリセットを行う構成としてもよい。
発明の効果 以上詳細に説明したように、本発明の現用/予備切り替
え制御方式は、障害が発生した現用プロセッサの中央処
理装置だけでなく、人出力チャネルをも一旦動作停止状
態とする構成であるから、切り替えの直後においてこの
人出力チャネルが入出力制御装置からの応答によって動
作してシステムが擾乱される事態を有効に回避すること
ができる。
【図面の簡単な説明】
第1図は、本発明の一実施例の現用/予備切り替え制御
方式が適用される情輸処理システムのブロック図である
。 10.20・・プロセッサ、11.21・・中央処理装
置、12.22・・主記憶装置、13.23・・入出力
チャネル、30.31・・・3n・・人出力制御装置、
40・・共通ハス、5o・・監視・制御装置。

Claims (1)

  1. 【特許請求の範囲】 現用プロセッサと予備プロセッサを備える情報処理シス
    テムの現用/予備切り替え制御方式において、 現用プロセッサの障害発生を検出し、 現用プロセッサの中央処理装置と入出力チャネルの動作
    を停止させると共に、予備プロセッサが開始する現用移
    行動作によって前記入出力チャネルの動作停止状態を解
    除させることを特徴とする情報処理システムの現用/予
    備切り替え制御方式。
JP60246480A 1985-11-02 1985-11-02 情報処理システムの現用/予備切り替え制御方式 Pending JPS62106564A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60246480A JPS62106564A (ja) 1985-11-02 1985-11-02 情報処理システムの現用/予備切り替え制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60246480A JPS62106564A (ja) 1985-11-02 1985-11-02 情報処理システムの現用/予備切り替え制御方式

Publications (1)

Publication Number Publication Date
JPS62106564A true JPS62106564A (ja) 1987-05-18

Family

ID=17149022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60246480A Pending JPS62106564A (ja) 1985-11-02 1985-11-02 情報処理システムの現用/予備切り替え制御方式

Country Status (1)

Country Link
JP (1) JPS62106564A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7774532B2 (en) 2005-03-03 2010-08-10 Nec Corporation Processing device, failure recovery method therefor, and failure restoration method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7774532B2 (en) 2005-03-03 2010-08-10 Nec Corporation Processing device, failure recovery method therefor, and failure restoration method

Similar Documents

Publication Publication Date Title
KR920003497B1 (ko) 억세스 손실 처리용 시스템 및 그 보호방법
JPS62106564A (ja) 情報処理システムの現用/予備切り替え制御方式
JP2998804B2 (ja) マルチマイクロプロセッサシステム
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
JP2845616B2 (ja) マルチプロセッサシステム
JPS6290068A (ja) 予備系監視方式
JP2744113B2 (ja) 計算機システム
JPH0430245A (ja) マルチプロセッサ制御方式
JP2578908B2 (ja) 再立ち上げ方式
JPS62245456A (ja) 時間監視制御方式
JPS6113627B2 (ja)
JP2814988B2 (ja) 障害処理方式
JPS61169036A (ja) システム監視装置
JP2815730B2 (ja) アダプタ及びコンピュータシステム
JPH02310755A (ja) ヘルスチェック方式
JPH03156646A (ja) 障害情報の出力方式
JPH10143393A (ja) 診断処理装置
JPS6123258A (ja) 時間監視付制御装置
JPS62256162A (ja) デユ−プレツクス計算機システムの切替制御装置
JPH0588926A (ja) 監視制御系の自動切替回路
JPS60254338A (ja) マルチプロセツサの異常検出方式
JPS6388660A (ja) マイクロプロセツサシステム
JPS634210B2 (ja)
JPH0650486B2 (ja) データチェイン処理方式
JPS63155332A (ja) マイクロプログラム制御方式