JPS60113444A - 多層配線構造 - Google Patents

多層配線構造

Info

Publication number
JPS60113444A
JPS60113444A JP22060183A JP22060183A JPS60113444A JP S60113444 A JPS60113444 A JP S60113444A JP 22060183 A JP22060183 A JP 22060183A JP 22060183 A JP22060183 A JP 22060183A JP S60113444 A JPS60113444 A JP S60113444A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
conductive layer
groove
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22060183A
Other languages
English (en)
Inventor
Nobuo Owada
伸郎 大和田
Osamu Sasahara
修 笹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22060183A priority Critical patent/JPS60113444A/ja
Publication of JPS60113444A publication Critical patent/JPS60113444A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、多層配線技術VC適用して有効な技術に関す
るものであり、特に、半導体集積回路装置の多層配線技
術に適用し、て有効な技術に関するものである。
〔背景技術〕
基板上に導電層と絶縁層とが又互に重り合い複数層をな
す多層配線部材Wおいて、第1層目の導を層である下層
配線の有する急峻ブよ段差形状によって、その上部に形
成される絶縁膜上面部に急峻な段差形状が生じる。前記
絶縁膜上面部に、第2層目の導を層である上層配線を形
成するとぎに、配線材料としてアルミニウムを用いると
急峻な段差部におけるその被着性が極めて悪いため、断
線。
エレクトロマイグレーション寿命の劣化等を生じる。こ
のために、多層配線部材における信頼性が低下するとい
う問題点がある。
この問題点を解決するために、%開昭56−33899
号公報の多層配線部材における層間絶縁膜の平坦化技術
が提案されている。これは、下層配線と上層配線との間
のP縁膜が、熱応力による下層配線の体積膨張を緩和す
るための第1の絶縁膜と、下層配線の有する急峻な段差
形状を緩和するための第2の絶縁膜と、下層配線と上層
配線との電気的な分離をするための第3の絶縁膜とによ
って構成され、王として第2の絶縁膜にょっ又平坦化を
促進し、上層配線の被着性を向上するものである。
しかしながら、多層配線構造を備えた半導体集積回路装
置について、かかる技術における実験ならびにその検討
の結果、本発明者は、以下に述べるような新しい事実を
発見した。これは、高集積化を図るべ(、半導体集積回
路装置の製造プロセスにおける最小配線間寸法(最小配
線間スペース)を1.5〔μm〕程度にすると、最小配
線間寸法を有する下層配線間上部を交差する上層配線が
その部分において断線、エレクトロマイグレーション寿
命の劣化等を極めて生じゃ丁いという第1の事実と、最
小配線間寸法を有する下層配線間上部を交差1〜、かつ
隣接する上層配線間がその部分において上層配線形成後
の工・Iチングのこりによるショート不良を極めて生じ
やすいという第2の事実とである。
本発明者によれば、前記事実は以下に述べる理由によっ
て生じるであろうと考察している。第1の事実は、下層
配線と上層配線との間の第2の絶縁膜ならびに第3のP
縁膜上面部が、最小配線間寸法を有する下層配線間部分
において、前記第1の絶縁膜によって急峻な段差形状を
有する小さな溝部を生じ、例えばアルミニウムからなる
上層配線をスパッタ技術で蒸着する場合、前記溝部の開
口部子端においてアルミニウム粒子が積極的に堆積され
、溝内部に堆積しようとするアルミニウム粒子を遮断し
てしまう(self shadowing)ために生じ
る。第2の事実は、上層配線となる導電膜を全面に形成
すると、前記溝部の上部に形成された導!膜上面部に新
たなる第2の溝部が生じ、該溝部には上層配線をバター
ニングするためのホトレジスト膜が他に比べて厚く形成
されるので、現像してもホトレジスト膜が残存し、その
部分における導電膜を完全に除去しきれreいために生
じる。
従って、本発明者は、かかる技術では多層配線部材の高
集積化および高信頼性を得ることができないであろうと
推測している。
[発明の目的〕 本発明の目的は、高集積化が可能な多層配線技術を提供
することにある。
本発明の他の目的は、高信頼性が可能な多層配線技術を
提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は1本
明細書の記述および添付図面によって、明らかにされる
であろう。
〔発明の概要〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、半導体集積回路装置の製造プロセスにおける
最小配線間寸法を有する下層配線間部分において、下層
配線と上層配線との間に設けられる絶縁膜の上面部を、
熱応力による下層配線の体積膨張を緩和するための第1
の絶縁膜および下層配線の有する急峻な段差形状を緩和
するための第2の絶縁膜の膜厚を制御することによって
ほぼ平坦化し、上層配線の被着性を向上てることによっ
て、多層配線構造を備えた半導体集積回路装置の信頼性
を向上し、高集積化を可能にすることである。
〔実施例〕
以下、本発明の構成J/rついて、一実施例とともに詳
細に説明する。
本実施例は、2層配線構造を備えた半導体集積回路装置
を用い、その説明をする。
第1図は、本発明の一実施例を説明するための半導体集
積回路装置の要部を示す斜視図である。
なお、全図におい又、同一の機能を有するものは同一符
号を付け、そのくり返しの説明は省略する。
第1図において、1はシリコン単結晶からなる所定導電
型の半導体基板であり、半導体集積回路装置を構成する
だめのものである。図示していないが、半導体基板]に
は、絶縁ゲート型電界効果トランジスタ、バイポーラト
ランジスタ等の半導体素子が設けられている。2は半導
体素子と後述する第1層目の配線との間に設けられた絶
縁膜であり、それらを電気的に分離するためのものであ
る。絶縁膜2はたとえは基板1の熱酸化による厚いSi
O□膜である。3A、3B、30は絶縁膜2上部に設け
られた第1層目の配線であり、王と1゜て、絶縁膜2を
介し前記半導体素子間を電気的に接続するためのもので
ある。この配線3A、3B。
30は、例えば、アルミニウムによって構成し、その膜
厚な0.8〜1.0〔μm〕、その配線幅寸法を2〜4
〔μm〕程度に構成すればよい。第1図に示した配線3
A、3B間の寸法(距離)は、例えば1.5〔μm〕程
度の最小配線間寸法を有し、配線3B、30間は、例え
ば5〜9〔μm〕程度の最小配線間寸法以上の寸法を有
している。4は配線3A、3B、30の有する急峻な段
差形状をほぼ忠実に覆うようにすなわちその膜厚がほぼ
均一化して配線3上部に設けられた第1の絶縁膜であり
熱処理工程等の熱応力による配線3A、3B、30の体
積膨張を緩和し、また、後述する第2層目の配線の被着
性を向上するだめのものである。この第1の絶縁膜4は
、熱応力による配線30体積膨張を緩和するために、例
えば強靭なプラズマCVD(化学的気相析出)技術によ
る窒化シリコン膜を用いればよい。また、プラズマOV
D技術による酸化シリコン膜を用いてもよい。そして、
その膜厚は、最小配線間寸法を有する配線3A、3B間
部分において、後述する第2の絶縁膜上面部がほぼ平坦
化されるようにするために最小配線間寸法から決定され
る値例えば0.20〜0.65Cμm〕程度に積極的に
厚く構成する。4Aは第1の絶縁膜4によって配線3A
、3B間部分に設けられた溝部である。仮に、絶縁膜4
が薄くて溝部4Aの幅寸法<1.に相当)が配線3A、
3B間の最小配線間寸法に近い幅寸法程度では、その部
分に形成される後述する第2の絶縁膜が第1の絶縁膜4
両側面の近接により互いに干渉しその上面部が平坦化さ
れない。これを防止するために溝部4Aの寸法は第1の
絶縁膜4膜厚を積極的に厚く形成することにより、0.
2〜1.1〔μm〕程度の溝寸法11にしである。4B
は第1の絶縁膜4によって配線3B、30間に設けられ
た溝部である。この溝部4Bは、配線3B、30間の最
小配線間寸法程度以上の寸法で形成される溝において、
その部分に形成される後述する第2の絶縁膜が第1の絶
縁膜4両側面の近接により互いに干渉しないように積極
的に幅寸法を広くさせ、4.6Cμm〕程度以上の溝幅
寸法12にしである。また、絶縁膜4の厚さは幅寸法1
1により支配的に決定されるので、幅寸法12を広くす
るように配線3B、30が配置される。5は第4の絶縁
膜4上部に設けられた第2の絶縁膜であり、配線3A、
3B、30の有する急峻な段差形状を緩和するためのも
のである。
この第2の絶縁膜5は、例えば、1.0[cp]程度の
粘度を有し、4.1%]程度の酸化シリコン成分を溶解
した形で含有した溶液を、3000[rpm〕程度の回
転力により任意に引き伸して塗布し、窒素ガス雰囲気中
において80〜440 C℃I程度の温度で1〔時間〕
程度ベータ処理し、同様な工程を2回程度施すことによ
って、形成てればよい。
その膜厚は、例えは平坦部において1soO[A]程度
に構成すればよい。第2の絶縁膜5は、急峻な段差部で
かつその寸法が小さいほど、その膜厚が厚く形成される
。つまり、最小配線間寸法を有する配線3A、3B間部
分において、第1の絶縁膜4両側面の近接により第2の
絶縁膜5は互いに干渉し、溝部4八部分には厚く形成さ
れ、溝部4A内部を埋めその上面部はほぼ平坦化される
ようになっている。また、第2の絶縁膜5は、最小配線
間寸法以上の寸法を有する溝部4Bおよび配線3A、3
B、30上面の平坦部においては、はぼ同等の膜厚でそ
の上面部は平坦化されている。
第2の絶縁膜5は塗布法によって形成される膜なので、
溝部4Aの開口部上端で干渉しても溝内部を埋めること
に何ら支障はない。6は第2の絶縁膜5上部に設けられ
た第3の絶縁膜であり、王として配線3A、3B、30
と後述する第2層目の配線とを電気的に分離するための
ものである。この第3の絶縁膜6は、例えばOVD技術
によるフォスフオシリケードガラス(PSG)膜を用い
、その膜厚を2000[IA]程度に構成すればよい。
PSG膜は、グラスフローな旋すとその下地が有する急
峻な段差形状を緩和することができる。
7A、7Bは第3の絶縁膜6十部に設けられた第2層目
の配線であり、図示されてないが、主として第1層目の
配線間を電気的に接続するためのものである。この配置
7A、7Bは、例えばアルミニウム膜によって構成し、
その膜厚を0.8〜1.0〔μm〕程度にすればよい。
また、配線7A、7Bは、スパッタ蒸着技術によって蒸
着し、ホトレジスト膜等のマスクを用いて選択的にバタ
ーニングすることによって、構成てればよい。配線7A
7Bは、最小配線間寸法を有する配線3A、3B間部分
において、第2の絶縁膜5上面部がほぼ平坦化されるよ
うに、積極的に第1の絶縁膜4の膜厚を厚く形成し、溝
部4Aの溝幅寸法11を積極的に小さくしたことによっ
て、第3の絶縁膜6上面部がほぼ平坦化され、その被着
性は極めて良好になる。さらに、最小配線間寸法を有す
る配線3A、3B間部分において、第3の絶縁膜6上面
部がほぼ平坦化されているために、アルミニウム膜をバ
ターニングして配線7A、7Bを構成するためのホトレ
ジスト膜が必要以上に厚く塗布されることがなくなる。
従って、アルミニウム膜をバターニングする不要なマス
クはなくなり、その部分における配線7A、7B以外の
不要なアルミニウム膜が完全に除去されるので、第2層
目の隣接する配線7A、7B間のショート不良を防止す
ることができる。
次に、最小配線間寸法を有する配線3A、3B間に第1
の絶縁膜4を形成したときに構成される溝部4への溝幅
寸法島 と、その上部を交差する配線7A、7Bの信頼
性との関係について説明する。
表1は、前記関係を説明するためのものであり、最小配
線間寸法を1.5〔μm〕、配線3A、3Bの膜厚を1
.0〔μm〕とした場合において、配線3A。
3Bの上部に構成した第1の絶縁膜4の膜厚dと、それ
ばよって構成される溝部4Aの溝幅寸法l。
と、その上部に第2の絶縁膜(平坦部において1500
[Al程度)5および第3の絶縁膜(2000[Al程
度)6を介して構成された配線7A、7Bの信頼性とを
データとして示したものである。
表1において、第1の絶縁膜4膜厚dが0.15〔μm
〕程度以下、丁なわち、溝幅寸法11が1.2〔μm〕
程度以上になると、その部分において第2の絶縁膜5は
互いに不要な干渉をしその上面部は配線7A、7Bの信
頼性を得るような平坦化はなされない。ところが、第1
の絶縁膜4膜厚dが0.30[μm]程度以上、すなわ
ち、溝幅寸法l、が0.9〔μm〕程度以下になると、
第2の絶縁膜5は互いに良好な干渉をしその上面部は配
線7の信頼性を得るような平坦化がなされる。本発明者
によれば、溝幅寸法l、が、1.1〔μm〕程度であれ
ば、配線7A、7Bの被着性の低下、ショート不良を防
止し、信頼性を得ることができる。
また、第1の絶縁膜4膜厚dが0.65[、μm]程度
以上、すなわち、溝幅寸法lIが0.2〔μm〕程度以
下になると、1.5〔μm〕程度の最小配線間寸法を有
する配線3A、3B間部分において、第1の絶縁膜4に
よる溝部4への両側面部が互いに接触。
あるいは接合し、半導体集積回路装置の電気的。
機械的性能上好ましくない果(ピンホール)等を生じや
すい。
従って、前述したように、本実施例は、最小配線間寸法
を有する配線3間部分において、第1の?縁膜4膜厚を
積極的に厚く、具体的には、第1の絶縁膜4によって構
成でれる溝部4Aの溝幅寸法11を0.2〜1.1Cμ
m]程度にfることによって、第2の絶縁膜5上面部が
ほぼ平坦化され、結果的に、配線7A、7Bの信頼性を
向上することができる。
また、最小配線間寸法以上の配線3B、30間部分にお
い壬、溝部4Bは、第2の絶縁膜5が不要な干渉を生じ
配線7A、7Bの信頼性を低下させないように積極的に
離隔させ、その溝幅寸法l。
を4.6しμm〕以上にてれはよい。
すなわち、第1層目の配線による急峻な段差形状を緩オ
ロするための第2の絶縁膜5が不要な干渉を生じないよ
うに、その部分を避け、第1層目の配線に、第2の絶縁
膜5の良好な干渉を生じるように積極的に配線間を近接
する設計ルールと、第2の絶縁膜5の干渉を生じないよ
うに積極的に配線間を離隔させる設計ルールとを採用す
ることによって、配線7A、7Bの被着性の低下、ショ
ート不良を防止することができる。
次に、本実施例の具体的な製造方法について、その説明
をする。
第2図〜第6図は、本発明の一実施例の製造方法を説明
するための′?!rm造工程における半導体集積回路装
置の要部断面図である。なお、第2図〜第6図は、第1
図のT−T切断面における断面図である。
まず、シリコン単結晶からなる所定導電型の半導体基板
1を用意する。この半導体基板1に半導体素子(図示し
ていない)を形成し、該半導体素子と後の工程によって
形成される第1層目の配線との電気的な分離をするため
に、半導体基板】全面に絶、縁膜2を形成する。この後
に、所定の半導体素子上部の絶縁膜2を選択的に除去し
、接続孔(図示していない)を形成する。そして、第2
図に示すように、所定の前記接続孔を介して半導体素子
と電気的に接続し、かつ、絶縁膜2上部に延在する第1
層目の配線3A、3B、30を形成する。図示しである
配線3A、3B間は、例えば、1.5〔μm〕程度の半
導体集積回路装置の製造プロセスにおける最小配線間寸
法を有し、配線3B。
30間は、例えば5〔μm〕程度の最小配線間寸法以上
の寸法を有している。また、配線3A、3B。
30は、例えばアルミニウム膜を用い、その膜厚を0.
8〜1.0〔μm〕程度に形成すればよい。
第2図に示す工程の後に、熱応力による配線3の体積膨
張を緩和するために、および、最小配線間寸法を有する
配線3A、3B間部分において、後σ)工程によって形
成される第2の絶縁膜上面部がほぼ平坦化されるように
、第3図に示すように、第1の絶縁膜4を全面に形成す
る。この第10絶縁膜4は、例えばプラズマOVD技術
による窒化シリコン膜を用い、その膜厚を0.20〜0
.65〔μm〕程度に構成すればよい。これによって、
最小配線間寸法を有する配線3A、3B間部分において
、第1の絶縁膜4による溝部4Aが形成され、最小配線
間寸法以上の寸法を有する配線3B、30部分において
、溝部4Bが形成される。この溝部4Aは、半導体集積
回路装置における最小の溝幅寸法1.となり、その寸法
は0.2〜1.1〔μm〕程度になり、溝部4Bは、4
.6〔μm〕程度以上になる。
第3図に示す工程の後に、配線3A、3B、30の有す
る急峻な段差形状を緩和するために、第4図に示すよう
に、第2の絶縁膜5を第1の絶縁膜4上部全面に形成す
る。この第2の絶縁膜5は、例えば前述した塗布型の酸
化シリコン膜を用い、その膜厚が平坦部において150
0[A]程度になるように形成すればよい。この第2の
絶縁膜5によって、前記溝部4Aがほぼ完全に埋込まれ
、その上面部がほぼ平坦化される。
第4図に示す工程の後に、王として、配線3A。
3B、30と後の工程によって形成される第2N目の配
線とを電気的に分離するために、また、第2のP縁膜5
が第2N目の配線の電気的特性を劣化させないために、
第5図に示すように、第3のP縁膜6を第2の絶縁膜5
−ヒ部全面に形成する。
この第3のP1縁膜6は、例えばOvD技術によるPS
G膜を用い、第1層目の配線と第2層目の配線との充分
な電気的な分離し、それらを電気的に接続する接続孔を
容易に形成する等のために、その膜厚を2000LA]
程度に形成すればよい。また、第3の絶縁膜6は、酸化
シリコン膜でもよい。
最小配線間寸法を有する配線3A、3B間部において、
第2の絶縁膜5上面部が平坦化されるために、第3のP
縁膜6上面部が平坦化される。
第5図に示す工程の後に、配線3A、3B、30の所定
上部の第1の絶縁膜4.第2の絶縁膜5および第3の絶
縁膜6を選択的に除去し、所定の第1層目の配線間を電
気的に接続するための接続孔(図示し、ていない)を形
成する。この後に、第6図に示すように、前記接続孔を
介I−で所定の第1層目の配線と電気的に接続するよう
に、第3の絶縁膜6上部に第2層目の配線7A、7Bを
形成する。最小配線間寸法を有する配線3A、3B間部
分において、配線7A、7Bは、その下地となる第3の
絶縁膜6上面部がほぼ平坦化されているので、その被着
性は良好である。また、その部分において生じるであろ
う隣接する配線7A、7B間の不要なショート不良を防
止できる。
これら一連の製造工程によって、本実施例の半導体集積
回路装置は完成する。なお、この後に、保護膜等の処理
をしてもよい。
〔効 果〕
(1)、基板上に形成された第1層目の配線間において
、第1層目の配線形状にほぼ忠実に被着する第1の絶縁
膜を設け、該第1の結縁膜々厚すなわち第1の絶縁膜に
よって形成される溝の溝幅寸法を制御することによって
、急峻な段差形状を緩和するための第2の絶縁膜上面部
がほぼ平坦化されるので、さらにその上部に形成される
第2層目の配線の被着性を向上することができる。
(2)、基板上に形成された第1Ji目の配線間におい
て、前述のように、第2の絶縁膜上面部ならびにその上
部に形成される第3の絶縁膜上面部がほぼ平坦化される
ことによって、第2層目の配線を形成するだめのホトレ
ジスト膜が必要以上に厚く塗布されることがな(なるの
で、第2層目の配線以外の不要な導電性材料は第3の絶
縁膜上部から除去され、隣接する第2層目の配線間のシ
ョート不良を防止することができる。
(3)、前記(1)および(2)によって、第2膚目の
配線の被着性を向上し、かつ、隣接する第2層目の配線
間のショート不良を防止することができるので、多層配
線部材の信頼性を向上することができる。
(4)、基板上に形成された最小配線間寸法を有する配
線間と、最小配線間寸法以上の寸法を有する配線間とを
具備する第1膚目の配線において、第1層目の配線形状
にほぼ忠実に被着する第1の絶縁膜を設け、その上部に
第1層目の配線による急峻な段差形状を緩和するための
第2の絶縁膜を設げ。
該第2の絶縁膜が不要な干渉を生じない程度に、前記最
小配線間寸法を有する配線間に形成された第1の絶縁膜
による溝部の溝幅寸法と、前記最小配線間寸法以上の寸
法を有する配線間に形成された第1の絶縁膜による溝部
の溝幅寸法とを、あるいは、それらの配線間隔を制御す
ることによって、最小配線間寸法およびそれ以上の寸法
を有する配線間部分の第2の絶縁膜上面部が平坦化され
るので、前記(1)および(2)に前述したように第2
の絶縁膜上面部に形成される第2層目の配線の被着性。
第2層目の配線間のショート不良を防止することができ
る。
(5)、前記(3)および(4)ニよって、信頼性を向
上することができるので、多層配線部材の集積度を同士
することができる。
以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば前記実施例は
、2層配線構造な備えた半導体集積回路装置に適用した
場合について説明したが、3層配線構造もしくはそれ以
上の多層配線構造を備えた半導体集積回路装置に適用し
てもよい。
〔利用分野〕
以上の説明では、王とじ℃本発明者によってなされた発
明をその背景となった利用分野である半導体集積回路装
置の多層配線技術に適用した場合について説明したが、
それに限定されるものでなく、例えば配線基板における
多層配線技術に適用できる。
表1
【図面の簡単な説明】
第1図は、本発明の一実施例を説明するための半導体集
積回路装置の要部を示す斜視図、第2図〜第6図は、本
発明の一実施例の製造方法を説明するための各製造工程
における半導体集積回路装置の要部断面図である。 図中、1・・・半導体基板、2・・・絶縁膜、3A。 3B、30・・・(第1層目の)配線、4・・・第1の
絶縁膜、4A、4B・・・溝部、5・・・第2の絶縁膜
、6・・・第3の絶縁膜、7A、7B・・・(第2Ni
目の)配線である。 第 2 図 / 第 3 図 第 4 図 第 5 図 / 第 6 図

Claims (1)

  1. 【特許請求の範囲】 1、基板上に導電層と絶縁層とが交互に重り合い複数層
    をなす多層配線構造において、所定の第1導電層とその
    上層である第2導電層との間に設けられた絶縁層が、少
    なくとも、第1導電層の配線の形状にほぼ忠実に被着す
    る第1の絶縁膜と、その上部に形成する前記配線による
    急峻な段差形状を緩和する第2の絶縁膜とによって構成
    され、かつ、第1導電層の配線間部分に形成される前記
    第1の絶縁膜の側面間が互に近接して溝を構成してなる
    ことを特徴とする多層配線構造。 2、前記溝の幅寸法が0.2マイクロメートル程度以上
    1.1マイクロメートル程度以下であることを特徴とす
    る特許請求の範囲第1項記載の多層配線構造。 3、前記第1の絶縁膜は、プラズマOVD技術による窒
    化シリコン膜、または、酸化シリコン膜によらて構成し
    、前記第2の絶縁膜は、塗布型の酸化シリコン膜によっ
    て構成されてなることを特徴とする特許請求の範囲第1
    項記載の多層配線構造。 4、前記第1の絶縁膜の膜厚が、その上の第2の絶縁膜
    の膜厚よりも厚く形成し℃なることを特徴とする特許請
    求の範囲第1項記載の多層配線構造。 5、前記第2の絶縁膜上に第3の絶縁膜を形成し、その
    膜厚は前記第1の絶縁膜より薄くしたことを特徴とする
    特許請求の範囲第1項記載の多層配線構造。 6、基板上に導電層と絶縁層とが交互に重り合い複数層
    をなす多層配線構造において、所定の互いに近接する第
    1導電層と、その表面に形成され第1導電層の形状にほ
    ぼ忠実に被着された第1の絶縁膜と、該第1の絶縁膜の
    上層に形成され前記互いに近接する第4導電膚間の溝に
    起因して生ずる前記第1の絶縁膜の溝部における段差形
    状を緩和する第2の絶縁膜と、前記溝に交差し、かつ、
    互いに近接する複数の第2導電層とを具備し、前記第1
    の絶縁膜の膜厚は、前記溝部において前記第2の絶縁膜
    がほぼ平坦化され、かつ、前記第2導電層が前記溝部に
    おいて断線せず、また、前記互いに近接する第2導電層
    間が前記溝部においてショートしない程度に前記互いに
    近接する第1の絶縁膜の両側面間が互いに近接するよう
    に厚(形成してなることを特徴とする多層配線構造。 7、′基板上に導電層と絶縁層とか父互に重り合い複数
    層をなす多層配線部材において、互いに最小配線間寸法
    で近接する導電層と、最小配線間寸法以上の間隔をもっ
    て形成される導電層とを有する第1導を層と、その表面
    に形成され第1導電層の形状にほぼ忠実に被着された第
    ]の?縁膜と、その上層に形成され互いに最小配線間寸
    法で近接する第1導電層間の溝に起因[7て生じる第1
    の絶縁膜の溝部における段差形状を緩和するとともに、
    前記最小配線寸法以上の間隔をもって形成される第1導
    X層間においては核部における厚さが前記導電層上にお
    ける厚さとほぼ等しくなる程度に形成された第2の絶縁
    膜と、前記溝に交差し、かつ、互いに近接する複数の第
    2導電層とを具備してなることを特徴とする多層配線構
    造。
JP22060183A 1983-11-25 1983-11-25 多層配線構造 Pending JPS60113444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22060183A JPS60113444A (ja) 1983-11-25 1983-11-25 多層配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22060183A JPS60113444A (ja) 1983-11-25 1983-11-25 多層配線構造

Publications (1)

Publication Number Publication Date
JPS60113444A true JPS60113444A (ja) 1985-06-19

Family

ID=16753530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22060183A Pending JPS60113444A (ja) 1983-11-25 1983-11-25 多層配線構造

Country Status (1)

Country Link
JP (1) JPS60113444A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239548A (ja) * 1986-04-10 1987-10-20 Seiko Epson Corp 半導体装置の製造方法
JPS63220543A (ja) * 1987-03-09 1988-09-13 Matsushita Electronics Corp 半導体装置
JPS6445148A (en) * 1987-08-13 1989-02-17 Fuji Xerox Co Ltd Semiconductor device and manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239548A (ja) * 1986-04-10 1987-10-20 Seiko Epson Corp 半導体装置の製造方法
JPS63220543A (ja) * 1987-03-09 1988-09-13 Matsushita Electronics Corp 半導体装置
JPS6445148A (en) * 1987-08-13 1989-02-17 Fuji Xerox Co Ltd Semiconductor device and manufacture thereof

Similar Documents

Publication Publication Date Title
JPS62279661A (ja) 集積回路に貫通導体を形成する方法
JPS60113444A (ja) 多層配線構造
JPH0586661B2 (ja)
JPS60262443A (ja) 多層配線の形成方法
JP2819640B2 (ja) 半導体装置
JPH1126575A (ja) 半導体装置およびその製造方法
JPH05226475A (ja) 半導体装置の製造方法
JPH02183536A (ja) 半導体装置
JPH10294366A (ja) 半導体装置及びその製造方法
JPS6347952A (ja) 半導体装置
JPH036827A (ja) 半導体装置の製造方法
JPH08255831A (ja) 半導体装置
JPH06236928A (ja) 半導体装置およびその製造方法
JPS61239646A (ja) 多層配線の形成方法
JPS60195950A (ja) 多層配線部材
JPS62271453A (ja) 半導体素子の製造方法
JPH0226054A (ja) 半導体装置の製造方法
JPS63226041A (ja) 半導体集積回路装置の製造方法
JPH06125012A (ja) 半導体装置の配線構造
JPS6146051A (ja) 配線方法
JPS6366951A (ja) 半導体装置
JPH01321658A (ja) 半導体集積回路
JPH07130851A (ja) 配線形成方法
JPS6151848A (ja) 半導体装置の製造方法
JPS63107043A (ja) 半導体装置の導電線路の形成方法