JPS6366951A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6366951A JPS6366951A JP21114986A JP21114986A JPS6366951A JP S6366951 A JPS6366951 A JP S6366951A JP 21114986 A JP21114986 A JP 21114986A JP 21114986 A JP21114986 A JP 21114986A JP S6366951 A JPS6366951 A JP S6366951A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- insulating film
- section
- film
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000009413 insulation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 210000004709 eyebrow Anatomy 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
主呈上■肌■立夏
この発明は、半導体基板上に配線パターンを多層構造で
形成したＩＣなどの半導体装置に関するものである。
形成したＩＣなどの半導体装置に関するものである。
丈来夏伎血
リニヤＩＣやＭＯＳ−ＩＣなどのＩＣＣペレット１枚の
半導体基板に複数の半導体素子や抵抗、コンデンサ等を
含む回路構成要素を形成し、これら回路構成要素を半導
体基板上に絶縁膜を介して形成したＡｌ蒸着膜などによ
る配線パターンで電気的に接続した構造が一般的である
。
半導体基板に複数の半導体素子や抵抗、コンデンサ等を
含む回路構成要素を形成し、これら回路構成要素を半導
体基板上に絶縁膜を介して形成したＡｌ蒸着膜などによ
る配線パターンで電気的に接続した構造が一般的である
。
この半導体基板上の配線パターンは増々高集積度化が要
求され、この要求に応じるため配線パターンは絶縁膜を
介して多層に形成されることが多くなっている。
求され、この要求に応じるため配線パターンは絶縁膜を
介して多層に形成されることが多くなっている。
例えば配線パターンを２層に形成した半導体装置の一例
を第５図に、その製造過程を第６図（イ） （ロ）乃至
第９図（イ） （ロ）に示し、これを説明すると次の通
りである。なお、各図（イ）は一方向の断面図を示し、
各図（ロ）は各図（イ）のＡ−Ａ線断面図を示す。
を第５図に、その製造過程を第６図（イ） （ロ）乃至
第９図（イ） （ロ）に示し、これを説明すると次の通
りである。なお、各図（イ）は一方向の断面図を示し、
各図（ロ）は各図（イ）のＡ−Ａ線断面図を示す。
第５図において、（１）は半導体基板、（２）〜（５）
は半導体基板（１）上に順次に積層形成された絶縁膜、
下層配線パターン、眉間絶縁膜、上層配線パターンであ
る。
は半導体基板（１）上に順次に積層形成された絶縁膜、
下層配線パターン、眉間絶縁膜、上層配線パターンであ
る。
即ち、先ず、第６図に示すように、半導体基板（１）上
にＣＶＤ （ケミカル・ヘーバー・デポジション〕によ
り酸化膜（５ｉ０２〕や窒化膜（Ｓｉ３Ｎ４ ）などの
絶縁膜（２）が形成され、この絶縁膜（２）の半導体基
板（１）に予め形成された回路構成要素（６）の電極部
分に相当する部分がＰＲ（フォト・リソグラフィ〕にて
選択的に除去されて窓孔（７）が形成される。
にＣＶＤ （ケミカル・ヘーバー・デポジション〕によ
り酸化膜（５ｉ０２〕や窒化膜（Ｓｉ３Ｎ４ ）などの
絶縁膜（２）が形成され、この絶縁膜（２）の半導体基
板（１）に予め形成された回路構成要素（６）の電極部
分に相当する部分がＰＲ（フォト・リソグラフィ〕にて
選択的に除去されて窓孔（７）が形成される。
次に、第７図に示すように、半導体基板（１）上の全面
にＡＩ蒸着膜が形成され、そ後Ａｌ蒸着膜がＰＲでパタ
ーニングされて所望の下層配線パターン（３）が絶縁膜
（２）上と窓孔（７）から露呈する半導体基板（１）上
の選択された部分に形成される。次に、第８図に示すよ
うに、下層配線パターン（３）と絶縁膜（２）の露呈部
分上にＣＶＤによりリンガラス（Ｐ Ｓ Ｇ）などの眉
間絶縁膜（４）が形成され、この眉間絶縁膜（４）の下
層配線パターン（３）と後で形成される上層配線パター
ン（５）を電気的に接続させる部分に相当する部分が、
ＰＲにて選択的に除去されて窓孔（８）が形成される０
次に、第９図に示すように、眉間絶縁ＩＩ！ （４）上
と窓孔（８）から露呈する下層配線パターン（３）上の
選択された部分の全面にＡ／蒸着膜が形成され、その後
Ａｔ蒸着膜がＰＲにてパターニングされて所望の上層配
線パターン（５）が形成される。上層配線パターン（５
）と下層配線パターン（３）は部分的に交叉して、配線
パターン築積度を大きくしている。
にＡＩ蒸着膜が形成され、そ後Ａｌ蒸着膜がＰＲでパタ
ーニングされて所望の下層配線パターン（３）が絶縁膜
（２）上と窓孔（７）から露呈する半導体基板（１）上
の選択された部分に形成される。次に、第８図に示すよ
うに、下層配線パターン（３）と絶縁膜（２）の露呈部
分上にＣＶＤによりリンガラス（Ｐ Ｓ Ｇ）などの眉
間絶縁膜（４）が形成され、この眉間絶縁膜（４）の下
層配線パターン（３）と後で形成される上層配線パター
ン（５）を電気的に接続させる部分に相当する部分が、
ＰＲにて選択的に除去されて窓孔（８）が形成される０
次に、第９図に示すように、眉間絶縁ＩＩ！ （４）上
と窓孔（８）から露呈する下層配線パターン（３）上の
選択された部分の全面にＡ／蒸着膜が形成され、その後
Ａｔ蒸着膜がＰＲにてパターニングされて所望の上層配
線パターン（５）が形成される。上層配線パターン（５
）と下層配線パターン（３）は部分的に交叉して、配線
パターン築積度を大きくしている。
＜”しよ゛と る四
ところで、上記半導体装置において、下層配線パターン
（３）と絶縁膜（２）の露呈部分上にＣＶＤにより眉間
絶縁ＩＮ （４）を形成する際、下層配線パターン（３
）と絶縁膜（２）の表面間に段差（Ｈ）があるため、こ
の部分で眉間絶縁膜（４）がステップカバレッジが悪く
第１０図に示すようにくびれで薄くなり、はなはだしい
場合は断切れが発生することがあり、眉間絶縁膜（４）
の耐圧劣化、信頼性低下の要因となっていた。
（３）と絶縁膜（２）の露呈部分上にＣＶＤにより眉間
絶縁ＩＮ （４）を形成する際、下層配線パターン（３
）と絶縁膜（２）の表面間に段差（Ｈ）があるため、こ
の部分で眉間絶縁膜（４）がステップカバレッジが悪く
第１０図に示すようにくびれで薄くなり、はなはだしい
場合は断切れが発生することがあり、眉間絶縁膜（４）
の耐圧劣化、信頼性低下の要因となっていた。
ところで、眉間絶縁ＦＡ（４）のステップカバレッジに
よる上記問題は、段差（Ｈ）が大きくなると発生し易い
が、段差（Ｈ）が小さいと比較的発生し難い傾向にある
。
よる上記問題は、段差（Ｈ）が大きくなると発生し易い
が、段差（Ｈ）が小さいと比較的発生し難い傾向にある
。
そこで、第１）図に示すように、下層配線パターン（３
）の厚みを薄クシて段差（Ｈ）を小さくするような半導
体装置が提案されているが、下層配線パターン（３）を
薄くすると、下層配線パターンの断面積が減少して、配
線抵抗が大きくなり、電力ロスや発熱等の問題があった
。
）の厚みを薄クシて段差（Ｈ）を小さくするような半導
体装置が提案されているが、下層配線パターン（３）を
薄くすると、下層配線パターンの断面積が減少して、配
線抵抗が大きくなり、電力ロスや発熱等の問題があった
。
一方、下層配線パターン（３）の段差（Ｈ）を小さくし
たことによる断面積減少分に相当するだけ、下層配線パ
ターン（３）の＠（Ｗ）を大きくすることは、集積度を
低下させたり、下層配線パターン間で短絡事故を起しや
すくなるという問題点があった。又、下層配線パターン
（３）の上に、眉間絶縁膜（４）を介してこの下層配線
パターン（３）と直交する方向に上層配線パターン（５
）を形成する場合は、同様の理由によって、上層配線パ
ターン（５）の段切れが起きやすいという問題点もあっ
た。
たことによる断面積減少分に相当するだけ、下層配線パ
ターン（３）の＠（Ｗ）を大きくすることは、集積度を
低下させたり、下層配線パターン間で短絡事故を起しや
すくなるという問題点があった。又、下層配線パターン
（３）の上に、眉間絶縁膜（４）を介してこの下層配線
パターン（３）と直交する方向に上層配線パターン（５
）を形成する場合は、同様の理由によって、上層配線パ
ターン（５）の段切れが起きやすいという問題点もあっ
た。
占 １′ るための
この発明は上記問題点に鑑み提案されたもので、半導体
基板上に配線パターンが絶縁膜を介して多層に形成され
た半導体装置において、前記絶縁膜に配線パターンと同
一パターンで凹所を形成し、この凹所に配線パターンの
下部を埋め込ませる構造にて上記問題点を解決するよう
にしたものである。
基板上に配線パターンが絶縁膜を介して多層に形成され
た半導体装置において、前記絶縁膜に配線パターンと同
一パターンで凹所を形成し、この凹所に配線パターンの
下部を埋め込ませる構造にて上記問題点を解決するよう
にしたものである。
皿
この発明によれば、絶縁膜に形成した凹所に下部部分を
埋め込ませて配線パターンを形成するようにしたことに
より、配線パターンと絶縁膜の表面間の段差が減少され
て常に正常な眉間絶縁膜の形成が可能となる。又、眉間
絶縁膜の表面間の段差も解消されて、上部配線パターン
の段切れの問題もなくなる。
埋め込ませて配線パターンを形成するようにしたことに
より、配線パターンと絶縁膜の表面間の段差が減少され
て常に正常な眉間絶縁膜の形成が可能となる。又、眉間
絶縁膜の表面間の段差も解消されて、上部配線パターン
の段切れの問題もなくなる。
突止■
以下この発明の一実施例の半導体装置を第１図（イ）（
ロ）に、その製造過程を第２図（イ）（ロ）乃至第４図
（イ）（ロ）に基づき説明する。
ロ）に、その製造過程を第２図（イ）（ロ）乃至第４図
（イ）（ロ）に基づき説明する。
第１図（イ）（ロ）は第５図（イ） （ロ）の２ｒｒ７
１配線パターンを持つ半導体装置にこの発明を適用した
もので、第５図（イ）（ロ）と同一のものには同一参照
符号を付して説明は省略する。相違する点は絶縁膜（２
）に下層配線パターン（３）と同一パターンで凹所（９
）を形成し、この凹所（９）に下部を埋め込ませて下層
配線パターン（３）を形成するようにしたことのみであ
る。
１配線パターンを持つ半導体装置にこの発明を適用した
もので、第５図（イ）（ロ）と同一のものには同一参照
符号を付して説明は省略する。相違する点は絶縁膜（２
）に下層配線パターン（３）と同一パターンで凹所（９
）を形成し、この凹所（９）に下部を埋め込ませて下層
配線パターン（３）を形成するようにしたことのみであ
る。
上記実施例の半導体装置は、次のようにして製造される
。先ず、第２図に示すように、半導体基板（１）上にＣ
ＶＤにて５ｉ０２やＳｉ３Ｎ４などの絶縁膜（２）を形
成し、この絶縁膜（２）の半導体基板（１）に予め形成
された回路構成要素（６）の電極部分に相当する部分及
び下層配線パターン（３）のパターニング予定部分にＰ
Ｒにて選択的に窓孔（７）及び凹所（９）を形成する。
。先ず、第２図に示すように、半導体基板（１）上にＣ
ＶＤにて５ｉ０２やＳｉ３Ｎ４などの絶縁膜（２）を形
成し、この絶縁膜（２）の半導体基板（１）に予め形成
された回路構成要素（６）の電極部分に相当する部分及
び下層配線パターン（３）のパターニング予定部分にＰ
Ｒにて選択的に窓孔（７）及び凹所（９）を形成する。
次に、第３図に示すように、半導体基板（１）上の全面
にＡＩ！蒸着膜を形成し、その後Ａ／蒸着膜をＰＲでバ
ターニングして所望の下層配線パターン（３）を絶縁膜
（２）上と窓孔（７）から露呈する半導体基板（１）上
の選択された部分に形成される。この下層配線パターン
（３）は下部部分が絶縁膜（２）の凹所（９）に埋め込
まれ、絶縁膜（２）との表面間の段差（Ｈ）を減少させ
る０次に、第４図に示すように、下層配線パターン（３
）と絶縁膜（２）の露呈部分上にＣＶＤによりＰＳＧな
どの眉間絶縁！！！！（４）を形成する。このＣＶＤ時
において、眉間絶縁膜（４）のステップカバレッジの問
題が生じようとするが、段差（Ｈ）が小さいため正常な
眉間絶縁膜（４）を形成することができる。後は従来と
同様に、眉間絶縁１）ｊ！（４）に窓孔（８）を形成し
た後、上層配線パターン（５）を形成して第１図に示す
ような半導体装置を得る。
にＡＩ！蒸着膜を形成し、その後Ａ／蒸着膜をＰＲでバ
ターニングして所望の下層配線パターン（３）を絶縁膜
（２）上と窓孔（７）から露呈する半導体基板（１）上
の選択された部分に形成される。この下層配線パターン
（３）は下部部分が絶縁膜（２）の凹所（９）に埋め込
まれ、絶縁膜（２）との表面間の段差（Ｈ）を減少させ
る０次に、第４図に示すように、下層配線パターン（３
）と絶縁膜（２）の露呈部分上にＣＶＤによりＰＳＧな
どの眉間絶縁！！！！（４）を形成する。このＣＶＤ時
において、眉間絶縁膜（４）のステップカバレッジの問
題が生じようとするが、段差（Ｈ）が小さいため正常な
眉間絶縁膜（４）を形成することができる。後は従来と
同様に、眉間絶縁１）ｊ！（４）に窓孔（８）を形成し
た後、上層配線パターン（５）を形成して第１図に示す
ような半導体装置を得る。
又、下層配線パターン（３）の上に、眉間絶縁膜（４）
を介してこの下層配線パターン（３）と直交する方向の
上層配線パターン（５）を形成する場合は、眉間絶縁ｆ
ｆｉ （４）の表面間の段差が小さくなって、上層配線
パターン（５）の段切れの問題も解消される。
を介してこの下層配線パターン（３）と直交する方向の
上層配線パターン（５）を形成する場合は、眉間絶縁ｆ
ｆｉ （４）の表面間の段差が小さくなって、上層配線
パターン（５）の段切れの問題も解消される。
尚、この発明は２層配線の半導体装置に限らず、２層以
上の配線パターンを有するものであっても同様に通用し
得る。
上の配線パターンを有するものであっても同様に通用し
得る。
全皿夏泣来
以上の如く、この発明によれば多層構造の配線パターン
の眉間絶縁膜がその形成時にステップカバレッジの問題
がなくなり、正常な眉間絶縁膜が得られ、又、下層配線
パターンと直交する方向に上層配線パターンを形成する
場合は、上層配線パターンの段切れの問題も解消され、
高信頼度の半導体装置が提供できる。また、この半導体
装置は従来のように配線パターンの厚みを薄くすること
なく配線パターンと絶縁膜の表面間の段差の減少を可能
にしたので、配線抵抗の増大をなくすることができ、電
力ロスや発熱等の心配がない。
の眉間絶縁膜がその形成時にステップカバレッジの問題
がなくなり、正常な眉間絶縁膜が得られ、又、下層配線
パターンと直交する方向に上層配線パターンを形成する
場合は、上層配線パターンの段切れの問題も解消され、
高信頼度の半導体装置が提供できる。また、この半導体
装置は従来のように配線パターンの厚みを薄くすること
なく配線パターンと絶縁膜の表面間の段差の減少を可能
にしたので、配線抵抗の増大をなくすることができ、電
力ロスや発熱等の心配がない。
第１図（イ）（ロ）は夫々この発明の一実施例の半導体
装置を示す部分断面図及びそのＡ−Ａ線断面図、第２図
（イ）（ロ）乃至第４図（イ） （ロ）は夫々第１図（
イ） （ロ）の半導体装置の製造工程物の部分断面図及
びそのＡ−Ａ線断面図、第５図（イ）（ロ）は夫々従来
の半導体装置を示す部分断面図及びそのＡ−Ａ線断面図
、第６図（イ）（ロ）乃至第９図（イ）（ロ）は夫々第
５図（イ）（ロ）の半導体装置の製造工程別の部分断面
図及びそのＡ−Ａ線断面図、第１０図は第８図の製造工
程時での問題点を説明するための断面図、第１）図は第
１０図の問題点を解決するために提案された従来の半導
体装置の要部断面図である。 （１）・−半導体基板、 （２’） −絶縁膜、
（３）・−下層配線パターン、 （４）・一層間絶縁膜、 （５） −上層配線パターン、＜ ９ ’） −・凹所
。 ｊ””’−−コ 特 許 出 願 人 関西日本電気株式会社 ）１）
代 理 人 江 原 省
吾 じ ゛′１ｇＫＪ！ｔＦ。 嶽 煕 丘 沫 綴 派
装置を示す部分断面図及びそのＡ−Ａ線断面図、第２図
（イ）（ロ）乃至第４図（イ） （ロ）は夫々第１図（
イ） （ロ）の半導体装置の製造工程物の部分断面図及
びそのＡ−Ａ線断面図、第５図（イ）（ロ）は夫々従来
の半導体装置を示す部分断面図及びそのＡ−Ａ線断面図
、第６図（イ）（ロ）乃至第９図（イ）（ロ）は夫々第
５図（イ）（ロ）の半導体装置の製造工程別の部分断面
図及びそのＡ−Ａ線断面図、第１０図は第８図の製造工
程時での問題点を説明するための断面図、第１）図は第
１０図の問題点を解決するために提案された従来の半導
体装置の要部断面図である。 （１）・−半導体基板、 （２’） −絶縁膜、
（３）・−下層配線パターン、 （４）・一層間絶縁膜、 （５） −上層配線パターン、＜ ９ ’） −・凹所
。 ｊ””’−−コ 特 許 出 願 人 関西日本電気株式会社 ）１）
代 理 人 江 原 省
吾 じ ゛′１ｇＫＪ！ｔＦ。 嶽 煕 丘 沫 綴 派
Claims (1)
- （１）半導体基板上に配線パターンが絶縁膜を介して多
層に形成された半導体装置において、前記絶縁膜に配線
パターンと同一パターンで凹所を形成し、この凹所に配
線パターンの下部を埋め込ませることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21114986A JPS6366951A (ja) | 1986-09-08 | 1986-09-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21114986A JPS6366951A (ja) | 1986-09-08 | 1986-09-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6366951A true JPS6366951A (ja) | 1988-03-25 |
Family
ID=16601189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21114986A Pending JPS6366951A (ja) | 1986-09-08 | 1986-09-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6366951A (ja) |
-
1986
- 1986-09-08 JP JP21114986A patent/JPS6366951A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JP3463961B2 (ja) | 半導体装置 | |
| JPS6366951A (ja) | 半導体装置 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JPH0689893A (ja) | 半導体装置 | |
| JPH0230137A (ja) | 半導体装置の配線形成方法 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JP4492982B2 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JPH0330992B2 (ja) | ||
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JPH05218036A (ja) | 半導体装置 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS60113444A (ja) | 多層配線構造 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPS59217341A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61107745A (ja) | 半導体装置の製造方法 | |
| JPS60180143A (ja) | 半導体装置 | |
| JPH02218149A (ja) | 半導体装置およびその製造方法 | |
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPS5885550A (ja) | 積層集積回路素子の製造方法 |