JPS62279661A - 集積回路に貫通導体を形成する方法 - Google Patents
集積回路に貫通導体を形成する方法Info
- Publication number
- JPS62279661A JPS62279661A JP62068143A JP6814387A JPS62279661A JP S62279661 A JPS62279661 A JP S62279661A JP 62068143 A JP62068143 A JP 62068143A JP 6814387 A JP6814387 A JP 6814387A JP S62279661 A JPS62279661 A JP S62279661A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- forming
- etchant
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 78
- 239000004020 conductor Substances 0.000 title claims description 59
- 230000000149 penetrating effect Effects 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims description 212
- 239000002184 metal Substances 0.000 claims description 212
- 238000005530 etching Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 31
- 239000011810 insulating material Substances 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 23
- 229910052782 aluminium Inorganic materials 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 22
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 22
- 229910052721 tungsten Inorganic materials 0.000 claims description 22
- 239000010937 tungsten Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 8
- 229910052731 fluorine Inorganic materials 0.000 claims description 8
- 239000011737 fluorine Substances 0.000 claims description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- 239000000460 chlorine Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 147
- 229920002120 photoresistant polymer Polymers 0.000 description 29
- 238000001465 metallisation Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000012876 topography Methods 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005755 formation reaction Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000012634 optical imaging Methods 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000010420 art technique Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
本発明は、集積回路用の多層相互接続体の製造に関する
ものであって、更に詳細には、多層構成体の選択したレ
ベル間に電気的相互接続を選択的に提供する為に貫通導
体（即ち、ｖｉａｓ乃至はビア）を形成する技術に関す
るものである。本願は、１゜９８４年８月２３日に出願
した米国特許出願第６４４．０２８号からの一部継続出
願に対応するものである。
ものであって、更に詳細には、多層構成体の選択したレ
ベル間に電気的相互接続を選択的に提供する為に貫通導
体（即ち、ｖｉａｓ乃至はビア）を形成する技術に関す
るものである。本願は、１゜９８４年８月２３日に出願
した米国特許出願第６４４．０２８号からの一部継続出
願に対応するものである。
集積回路は、多様な半導体デバイスを包含しており、そ
れらのデバイスはシリコンウェハ上に互いに実質的に同
一面に配設されている。機能的な回路を得る為に、これ
らのデバイスの電気的コンタクト領域を電気的に相互接
続することが必要である。回路の複雑性に依存して、電
気的相互接続は、デバイスの重複性、相互接続の広範な
又は複雑な経路決定又はその両方を必要とする場合が成
る。この様な要求は、相互接続がメタルラインの重畳を
考慮にいれないでルーティング即ち経路決定を行うこと
が可能な場合には必要ないであろう面積を一層多く使用
するので１回路の高集積化に悪影響を与える。
れらのデバイスはシリコンウェハ上に互いに実質的に同
一面に配設されている。機能的な回路を得る為に、これ
らのデバイスの電気的コンタクト領域を電気的に相互接
続することが必要である。回路の複雑性に依存して、電
気的相互接続は、デバイスの重複性、相互接続の広範な
又は複雑な経路決定又はその両方を必要とする場合が成
る。この様な要求は、相互接続がメタルラインの重畳を
考慮にいれないでルーティング即ち経路決定を行うこと
が可能な場合には必要ないであろう面積を一層多く使用
するので１回路の高集積化に悪影響を与える。
絶縁層によって旅隔された２つ又はそれ以上のレベルの
相互接続体を有する多層集積回路を構成することによっ
てコンタクトさせること無しに互いに相互接続体の経路
決定を行うことは勿論可能である。この様な装置を構成
する場合、ビア乃至は貫通導体又は貫通導通として知ら
れる垂直相互接続体が、１つのレベルの平担な相互接続
体からの信号及び帰還信号を別のレベルの相互接続体へ
の経路を構成する為に必要とされる。
相互接続体を有する多層集積回路を構成することによっ
てコンタクトさせること無しに互いに相互接続体の経路
決定を行うことは勿論可能である。この様な装置を構成
する場合、ビア乃至は貫通導体又は貫通導通として知ら
れる垂直相互接続体が、１つのレベルの平担な相互接続
体からの信号及び帰還信号を別のレベルの相互接続体へ
の経路を構成する為に必要とされる。
集積回路上のデバイス密度が一層高くなると、コンタク
ト及び貫通導体（ビア）に対するメタルの整合性が一層
重要になる。このことは、デバイス密度が高くなること
は、必然的に、コンタクト及び相互接続体密度を同時的
に増加させるからである。従って、基板上に配設された
特定のコンタクト又は相互接続体を次のより高いレベル
上の特定の相互接続体へ電気的に接続させることが必要
とされる場合、又はレベル間の２つの特定の相互接続体
を電気的に接続させることが必要とされる場合、貫通導
体を精密に整合させることが必要である。不整合が発生
すると、相互接続体間又はコンタクトと相互接続体間に
不所望の短絡回路が形成されることがある。
ト及び貫通導体（ビア）に対するメタルの整合性が一層
重要になる。このことは、デバイス密度が高くなること
は、必然的に、コンタクト及び相互接続体密度を同時的
に増加させるからである。従って、基板上に配設された
特定のコンタクト又は相互接続体を次のより高いレベル
上の特定の相互接続体へ電気的に接続させることが必要
とされる場合、又はレベル間の２つの特定の相互接続体
を電気的に接続させることが必要とされる場合、貫通導
体を精密に整合させることが必要である。不整合が発生
すると、相互接続体間又はコンタクトと相互接続体間に
不所望の短絡回路が形成されることがある。
短絡回路に加えて、不整合は貫通導体と相互接続体との
間に不十分な電気的コンタクトを発生させることかあり
、その際に電流密度が増加した領域を形成し、それはそ
の回路の動作にとって潜在的に致命的なものとなりえる
欠陥である。更に、相互接続体レベルを分離させる絶縁
物質を介してエッチした孔内へ貫通導体物質の付着を残
存させる貫通導体形成の従来技術を使用した場合１貫通
導体用孔の不整合は、実際に基板内に連速するものでは
ないにしても、半導体基板の表面近傍へ下方向へ絶縁物
質を過剰にエツチングする場合がある。従って、該孔内
への貫通導体メタルのその後に付着によりパンチスルー
又は基板物質の汚染に起因して欠陥を発生する場合があ
る。
間に不十分な電気的コンタクトを発生させることかあり
、その際に電流密度が増加した領域を形成し、それはそ
の回路の動作にとって潜在的に致命的なものとなりえる
欠陥である。更に、相互接続体レベルを分離させる絶縁
物質を介してエッチした孔内へ貫通導体物質の付着を残
存させる貫通導体形成の従来技術を使用した場合１貫通
導体用孔の不整合は、実際に基板内に連速するものでは
ないにしても、半導体基板の表面近傍へ下方向へ絶縁物
質を過剰にエツチングする場合がある。従って、該孔内
への貫通導体メタルのその後に付着によりパンチスルー
又は基板物質の汚染に起因して欠陥を発生する場合があ
る。
貫通導体不整合を補償する方法の１つは、近似的な貫通
導***置において平担な相互接続体の幅を拡大したもの
であるパッド乃至はネストを形成することを包含する。
導***置において平担な相互接続体の幅を拡大したもの
であるパッド乃至はネストを形成することを包含する。
従って、パッド又はネストが大きれば大きい程、認容可
能な貫通導体不整合は一層大きい。この様なパッド又は
ネストの形成自身は、高密度化に悪影響を持っている。
能な貫通導体不整合は一層大きい。この様なパッド又は
ネストの形成自身は、高密度化に悪影響を持っている。
何故ならば、相互接続体のこれらの拡大部分は相互接続
体間の間隔を一層近づけることを阻害するからである。
体間の間隔を一層近づけることを阻害するからである。
更に、デバイスのコンタクト領域を露出するコンタクト
ホールを横断してメタル相互接続ラインを配置させる場
合、そのコンタクトホールが露出され又部分的に又は極
端な不整合においては完全に該メタル相互接続ラインパ
ターンを形成する為に使用されるエッチに露呈されるこ
とが無い様に。
ホールを横断してメタル相互接続ラインを配置させる場
合、そのコンタクトホールが露出され又部分的に又は極
端な不整合においては完全に該メタル相互接続ラインパ
ターンを形成する為に使用されるエッチに露呈されるこ
とが無い様に。
そのコンタクトホールに関して該メタルライン位置の有
りえる不整合に対して余裕を与えねばならない。このこ
とは、過去においては、コンタクトホールの近傍におけ
るメタルライン幅は相互接続ラインの電気的条件を越え
るある程度の幅部分を包含することを必要としており、
その幅部分とは少なくとも相互接続ラインの予定される
最大不整合に等しいものである。
りえる不整合に対して余裕を与えねばならない。このこ
とは、過去においては、コンタクトホールの近傍におけ
るメタルライン幅は相互接続ラインの電気的条件を越え
るある程度の幅部分を包含することを必要としており、
その幅部分とは少なくとも相互接続ラインの予定される
最大不整合に等しいものである。
この付加的な幅は、メタル相互接続ラインの幾何学的形
状をレイアウトする場合に可能なラインの最小の中心間
距離を増加させる。このことは、第１３図を参照して理
解することが可能であり、第１３図は現状の条件を概略
表すメタル構成を示している。第１３図に示した如く、
相互接続ライン７０４の拡大部である「ドツグボーン（
犬の骨）」構造７０２は、コンタクト領域７０６が相互
接続ライン７０４を形成する為に使用するエッチャント
に露呈されることが無いことを確保する為に、その上に
存在するメタルによって完全にコンタクト領域７０６が
取り囲まれる様に構成されている。
状をレイアウトする場合に可能なラインの最小の中心間
距離を増加させる。このことは、第１３図を参照して理
解することが可能であり、第１３図は現状の条件を概略
表すメタル構成を示している。第１３図に示した如く、
相互接続ライン７０４の拡大部である「ドツグボーン（
犬の骨）」構造７０２は、コンタクト領域７０６が相互
接続ライン７０４を形成する為に使用するエッチャント
に露呈されることが無いことを確保する為に、その上に
存在するメタルによって完全にコンタクト領域７０６が
取り囲まれる様に構成されている。
従って、ラインの中心間距離は、 ｗ／２ ＋ ａ ＋
ｄ ＋ｗ／２に等しく、ここで、Ｗはメタル相互接続
ラインの所要幅であり、ａは不整合余裕量であり、ｄは
メタルラインの所要離隔量である。従って、不整合余裕
量ａは必要なライン間の間隔を増加させることが理解さ
れる。
ｄ ＋ｗ／２に等しく、ここで、Ｗはメタル相互接続
ラインの所要幅であり、ａは不整合余裕量であり、ｄは
メタルラインの所要離隔量である。従って、不整合余裕
量ａは必要なライン間の間隔を増加させることが理解さ
れる。
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、実質的に自己整合型
の集積回路用の多層レヘルメタリゼーションにおいて垂
直相互接続体を形成する方法を提供することを目的とす
る。
した如き従来技術の欠点を解消し、実質的に自己整合型
の集積回路用の多層レヘルメタリゼーションにおいて垂
直相互接続体を形成する方法を提供することを目的とす
る。
本発明の別の目的とするところは、集積回路内のデバイ
スの高密度化を向上させることを可能とする集積回路用
の多層レベルメタリゼーションにおいて垂直相互接続体
を形成する方法を提供することである。
スの高密度化を向上させることを可能とする集積回路用
の多層レベルメタリゼーションにおいて垂直相互接続体
を形成する方法を提供することである。
本発明の更に別の目的とするところは、垂直接続部の信
頼性を向上させる集積回路用多層レベルメタリゼーショ
ンのレベル間の垂直相互接続体を形成する方法を提供す
ることである。
頼性を向上させる集積回路用多層レベルメタリゼーショ
ンのレベル間の垂直相互接続体を形成する方法を提供す
ることである。
本発明の更に別の目的とするところは、貫通導体不整合
によって発生さ九る欠陥を最小とする一方集積回路用の
多層レベルメタリゼーションのレベル間に垂直相互接続
体を形成する方法を提供することを目的とする。
によって発生さ九る欠陥を最小とする一方集積回路用の
多層レベルメタリゼーションのレベル間に垂直相互接続
体を形成する方法を提供することを目的とする。
本発明の更に別の目的とするところは、集積回路構成体
におけるコンタクトに対するメタルの不整合公差を改良
することを目的とする。
におけるコンタクトに対するメタルの不整合公差を改良
することを目的とする。
本発明の更に別の目的とするところは、相互接続ライン
の間隔をより小さくすることを可能とし且つデバイス密
度を増加することを可能とすることである。
の間隔をより小さくすることを可能とし且つデバイス密
度を増加することを可能とすることである。
本発明の更に別の目的とするところは、貫通導体及びコ
ンタクトの歩留まりを増加させることである。
ンタクトの歩留まりを増加させることである。
本発明は、その上に絶縁層が形成されている半導休店板
を具備する集積回路内にポスト乃至は支柱を形成する方
法を有している。該絶縁層は少なくとも１個のデバイス
コンタクト領域がその中に画定されている。第１エッチ
ャントとは反応するが第２エッチャントとは反応しない
第１メタルの層を該絶縁層上及び該デバイスコンタクト
領域内へ形成する。該第１エッチャントとは反応するが
該第１エッチャントとは反応しない第２メタルの層を該
第１メタル磨上に形成する。次いで、所要により該第２
メタル層をマスクして、所定のポスト（支柱）パターン
を形成し、この様にして画定された少なくとも１つのポ
スト（支柱）は、その下側に存在するデバイスコンタク
ト領域の区域と少なくとも等しく且つそれに対しての空
間的関係を被覆する上でそれと実質的に整合する区域を
持っている。次いで、該第２メタル層のマスクしていな
い部分をエツチングすることによって該ポスト（支柱）
を形成する。第メタル層は第２エッチャントと反応しな
いので、エツチングは第１メタル層の表面で停止する。
を具備する集積回路内にポスト乃至は支柱を形成する方
法を有している。該絶縁層は少なくとも１個のデバイス
コンタクト領域がその中に画定されている。第１エッチ
ャントとは反応するが第２エッチャントとは反応しない
第１メタルの層を該絶縁層上及び該デバイスコンタクト
領域内へ形成する。該第１エッチャントとは反応するが
該第１エッチャントとは反応しない第２メタルの層を該
第１メタル磨上に形成する。次いで、所要により該第２
メタル層をマスクして、所定のポスト（支柱）パターン
を形成し、この様にして画定された少なくとも１つのポ
スト（支柱）は、その下側に存在するデバイスコンタク
ト領域の区域と少なくとも等しく且つそれに対しての空
間的関係を被覆する上でそれと実質的に整合する区域を
持っている。次いで、該第２メタル層のマスクしていな
い部分をエツチングすることによって該ポスト（支柱）
を形成する。第メタル層は第２エッチャントと反応しな
いので、エツチングは第１メタル層の表面で停止する。
次いで、第１メタル層をマスクして所望の相互接続パタ
ーンを形成する。
ーンを形成する。
次いで、第１エッチャントを使用して第１メタル層をエ
ツチングする。第２メタル層は第１エッチャントと反応
しないので、第２メタル層内に形成されたポスト（支柱
）は第１エッチャントによって影響されることは無く、
第１メタル層上のマスクとして機能し、その際に第２メ
タルから構成されるポスト（支柱）間の、第１メタルか
ら構成される相互接続体との、及び下側に存在するデバ
イスコンタクト領域との精密な整合を形成する。
ツチングする。第２メタル層は第１エッチャントと反応
しないので、第２メタル層内に形成されたポスト（支柱
）は第１エッチャントによって影響されることは無く、
第１メタル層上のマスクとして機能し、その際に第２メ
タルから構成されるポスト（支柱）間の、第１メタルか
ら構成される相互接続体との、及び下側に存在するデバ
イスコンタクト領域との精密な整合を形成する。
以下、添付の図面を参考に、本発明の具体的実施の１例
に付いて詳細に説明する。
に付いて詳細に説明する。
第１Ａ図を参照すると、基板１２の上には、スパッタリ
ング、物理的蒸着（ＰＶＤ）、又は化学、的蒸着（ｃＶ
Ｄ）等の従来技術によって第１メタルの第１層１４が形
成されている。該第１メタルは、電気を導通し且つ少な
くとも１つのエッチャントと反応する任意のメタルとす
ることが可能であり、且つこの第１層１４の厚さは数百
人から１０ミクロン又はそれ以上の範囲とすることが可
能である。好適実施例においては、第１メタル１４は、
タングステンか又はアルミニウムであり、その層の厚さ
は実質的に７，５００人に等しい。第１Ｂ図に示した如
く、第２メタルの第２層１６をスパッタリング、ＰＶＤ
、又はＣＶＤ等の従来技術によって第１層１４上に形成
する。第２メタルは、電気を導通する任意の金属とする
ことが可能であるが、第１メタルがタングステンの場合
には第２メタルはアルミニウムであることが望ましく、
又第１メタルがアルミニウムの場合には、第１メタルは
タングステンであることが望ましい。更に、第２１１６
の厚さは数百人から１ｏミクロン又はそれ以上の範囲と
することが可能であるが、第２層が第１メタル層と典型
的に等しい厚さを持つことが望ましい。従って、好適実
施例においては、第２層１６の厚さは実質的に７，５０
０人に等し、 い。
ング、物理的蒸着（ＰＶＤ）、又は化学、的蒸着（ｃＶ
Ｄ）等の従来技術によって第１メタルの第１層１４が形
成されている。該第１メタルは、電気を導通し且つ少な
くとも１つのエッチャントと反応する任意のメタルとす
ることが可能であり、且つこの第１層１４の厚さは数百
人から１０ミクロン又はそれ以上の範囲とすることが可
能である。好適実施例においては、第１メタル１４は、
タングステンか又はアルミニウムであり、その層の厚さ
は実質的に７，５００人に等しい。第１Ｂ図に示した如
く、第２メタルの第２層１６をスパッタリング、ＰＶＤ
、又はＣＶＤ等の従来技術によって第１層１４上に形成
する。第２メタルは、電気を導通する任意の金属とする
ことが可能であるが、第１メタルがタングステンの場合
には第２メタルはアルミニウムであることが望ましく、
又第１メタルがアルミニウムの場合には、第１メタルは
タングステンであることが望ましい。更に、第２１１６
の厚さは数百人から１ｏミクロン又はそれ以上の範囲と
することが可能であるが、第２層が第１メタル層と典型
的に等しい厚さを持つことが望ましい。従って、好適実
施例においては、第２層１６の厚さは実質的に７，５０
０人に等し、 い。
第１メタル層１４上に第２メタル層１６を形成した後に
、例えばホトレジスト内へのパターンの光学的画像形成
等の任意の適合性のあるマスキング技術を使用して、第
２メタルＪＷ１６上に所望のパターンの垂直なポスト（
支柱）乃至は貫通導体を画定する。所望の貫通導体パタ
ーンが形成された後に、第２メタル層１６を、第２メタ
ルと反応するが実質的に第１メタルとは反応しないエッ
チャントを使用して、エツチングする。好適には、非等
方性エッチプロセスを使用してこれらの構成を画定する
。第２メタルがアルミニウムであり且つ第１メタルがタ
ングステンである場合、塩素をベースとしたドライエッ
チャントを使用する。第２メタル層がタングステンで第
１メタル層がアルミニウムである場合には、弗素をベー
スとしたドライエッチャントを使用する。ホトレジスト
マスクは、エツチングプロセスによって、所定のマスク
したパターンに従って貫通導体パターンを発生させるこ
とを可能とする。第１メタルは第２エッチャントとは反
応しないので、エツチングプロセスは第１メタル層１４
の上表面で停止する。
、例えばホトレジスト内へのパターンの光学的画像形成
等の任意の適合性のあるマスキング技術を使用して、第
２メタルＪＷ１６上に所望のパターンの垂直なポスト（
支柱）乃至は貫通導体を画定する。所望の貫通導体パタ
ーンが形成された後に、第２メタル層１６を、第２メタ
ルと反応するが実質的に第１メタルとは反応しないエッ
チャントを使用して、エツチングする。好適には、非等
方性エッチプロセスを使用してこれらの構成を画定する
。第２メタルがアルミニウムであり且つ第１メタルがタ
ングステンである場合、塩素をベースとしたドライエッ
チャントを使用する。第２メタル層がタングステンで第
１メタル層がアルミニウムである場合には、弗素をベー
スとしたドライエッチャントを使用する。ホトレジスト
マスクは、エツチングプロセスによって、所定のマスク
したパターンに従って貫通導体パターンを発生させるこ
とを可能とする。第１メタルは第２エッチャントとは反
応しないので、エツチングプロセスは第１メタル層１４
の上表面で停止する。
貫通導体１８の形成及びそれらを画定する為に使用した
ホトレジストの除去に続いて、ホトレジスト物質の第２
層を第１メタル層１４及び画定した貫通導体支柱のパタ
ーン上に付着させる。次いで、該ホトレジストは所定の
相互接続パターンに従って露出される。該露出されたホ
トレジストパターンは、従来のホトレジストエツチング
手順に従って、第１エッチャントに対して第１メタル層
１４をマスクする。次いで、第１メタルＭ１４の保護さ
れていない領域を第１エッチャン１−でエツチングし、
該第１エッチャントは第１メタルを選択的に除去し、−
力筒２メタルから形成される貫通導体１８に影響を与え
ることはない。従って。
ホトレジストの除去に続いて、ホトレジスト物質の第２
層を第１メタル層１４及び画定した貫通導体支柱のパタ
ーン上に付着させる。次いで、該ホトレジストは所定の
相互接続パターンに従って露出される。該露出されたホ
トレジストパターンは、従来のホトレジストエツチング
手順に従って、第１エッチャントに対して第１メタル層
１４をマスクする。次いで、第１メタルＭ１４の保護さ
れていない領域を第１エッチャン１−でエツチングし、
該第１エッチャントは第１メタルを選択的に除去し、−
力筒２メタルから形成される貫通導体１８に影響を与え
ることはない。従って。
第１メタル層１４は基板１２迄貫通導体１８の周りのみ
ならずホトレジストマスクパターンの周りにエツチング
され、その際に貫通導体１８がその上に配設された所望
の相互接続パターン２０を形成する（第２図及び第２図
中のＬＤ−ＬＤ線に沿って取った断面図である第１Ｄ図
を参照）。
ならずホトレジストマスクパターンの周りにエツチング
され、その際に貫通導体１８がその上に配設された所望
の相互接続パターン２０を形成する（第２図及び第２図
中のＬＤ−ＬＤ線に沿って取った断面図である第１Ｄ図
を参照）。
貫通導体１８は第１エッチャントによって影響を受ける
ことはないので、それらは第１エッチャントが該貫通導
体の直ぐ下側に配設されている第１メタルをエツチング
することを防止するマスクとして機能する。従って、貫
通導体が相互接続パターンに関して不整合であったとし
ても、該相互接続体は自動的に延長されて不整合の貫通
導体の境界と一致し、その際に各貫通導体の底部表面区
域と実質的に間延であるコンタクト区域を形成すること
が理解される。
ことはないので、それらは第１エッチャントが該貫通導
体の直ぐ下側に配設されている第１メタルをエツチング
することを防止するマスクとして機能する。従って、貫
通導体が相互接続パターンに関して不整合であったとし
ても、該相互接続体は自動的に延長されて不整合の貫通
導体の境界と一致し、その際に各貫通導体の底部表面区
域と実質的に間延であるコンタクト区域を形成すること
が理解される。
絶縁層を介しての非選択性エツチングによって形成され
且つ適切に整合されていない孔を介して貫通導体が形成
される場合、多分基板へ到達する迄不整合区域を介して
絶縁物質がエツチングされる場合が有りえる。この場合
、貫通導体孔は基板を爾後のメタル付着に露呈させるこ
とがあり、それはデバイスに致命的な影響を与えること
がある。
且つ適切に整合されていない孔を介して貫通導体が形成
される場合、多分基板へ到達する迄不整合区域を介して
絶縁物質がエツチングされる場合が有りえる。この場合
、貫通導体孔は基板を爾後のメタル付着に露呈させるこ
とがあり、それはデバイスに致命的な影響を与えること
がある。
エツチングが基板を露出しない場合であっても、電気的
ブレークダウンによる絶縁破壊及びこの領域への劣悪な
メタルのステップカバレッジ即ち段差被覆を発生する可
能性が残っている。
ブレークダウンによる絶縁破壊及びこの領域への劣悪な
メタルのステップカバレッジ即ち段差被覆を発生する可
能性が残っている。
所望の相互接続パターン２０上に貫通導体１９を形成し
た後、絶縁層２２を基板１２上に形成し、第１Ｅ図に示
した如く、相互接続体２ｏ及び貫通導体１８を被覆する
。該絶縁層は、好適には、二酸化シリコンを有しており
、ＣＶＤ又はスパッタリングによって、典型的に２ミク
ロンに等しい厚さに形成する。次いで、絶縁層２２をエ
ッチバックして実質的に平担な表面２４を形成し、それ
は第３図及びＩＦ−ＩＦ線に沿って取った第３図の断面
図である第１Ｆ図に示した如く、貫通導体１８の頂部を
露出する。絶縁エッチャントは典型的には弗素をベース
としており、貫通導体ポストメタルに対して絶縁体の適
宜の適訳性を持っている。
た後、絶縁層２２を基板１２上に形成し、第１Ｅ図に示
した如く、相互接続体２ｏ及び貫通導体１８を被覆する
。該絶縁層は、好適には、二酸化シリコンを有しており
、ＣＶＤ又はスパッタリングによって、典型的に２ミク
ロンに等しい厚さに形成する。次いで、絶縁層２２をエ
ッチバックして実質的に平担な表面２４を形成し、それ
は第３図及びＩＦ−ＩＦ線に沿って取った第３図の断面
図である第１Ｆ図に示した如く、貫通導体１８の頂部を
露出する。絶縁エッチャントは典型的には弗素をベース
としており、貫通導体ポストメタルに対して絶縁体の適
宜の適訳性を持っている。
第１メタルの第３層２６を第１Ｇ図に示した如く表面２
４上に形成する。この層を付着する前に、第２メタルが
アルミニウムの場合には１貫通導体の露出した頂部（第
３図参照）はスノパタでクリ−ニングして、その上に形
成される二とのある全てのアルミニウム酸化物を除去す
る。酸化アルミニウムは電気的に絶縁体であるから、次
のレベルのメタリゼーションを付着させる直前の貫通導
体１８の露出した頂部上に残存する酸化アルミニウム形
成体は２貫通導体と上側に存在するメタリゼーションと
の間に必要とされる電気的コンタクトを劣化させたり又
は破壊することもある。その結果、スパッタクリーニン
グの間に除去されない酸化アルミニウム形成体は欠陥性
のコンタクト及び／又は貫通導体チェーンを発生するこ
とがあり、その際に歩留まりを低下させる。従って、ポ
スト用の第２メタルとしてのタングステンの選択は、本
発明の付加的な利点を提供しており、即ち、不所望の酸
化物形成は最小であり、従ってスパッタクリーニングの
必要性及びそれに付随して発生する可能性のある歩留ま
りの低下を除去している。
４上に形成する。この層を付着する前に、第２メタルが
アルミニウムの場合には１貫通導体の露出した頂部（第
３図参照）はスノパタでクリ−ニングして、その上に形
成される二とのある全てのアルミニウム酸化物を除去す
る。酸化アルミニウムは電気的に絶縁体であるから、次
のレベルのメタリゼーションを付着させる直前の貫通導
体１８の露出した頂部上に残存する酸化アルミニウム形
成体は２貫通導体と上側に存在するメタリゼーションと
の間に必要とされる電気的コンタクトを劣化させたり又
は破壊することもある。その結果、スパッタクリーニン
グの間に除去されない酸化アルミニウム形成体は欠陥性
のコンタクト及び／又は貫通導体チェーンを発生するこ
とがあり、その際に歩留まりを低下させる。従って、ポ
スト用の第２メタルとしてのタングステンの選択は、本
発明の付加的な利点を提供しており、即ち、不所望の酸
化物形成は最小であり、従ってスパッタクリーニングの
必要性及びそれに付随して発生する可能性のある歩留ま
りの低下を除去している。
第３層２６はＰＶＤ及びＣＶＤの様な従来の付着技術に
よって形成し、典型的に７，５００人に等しい厚さを持
っている。第１Ｈ図に示した如く、第２メタルの第４層
２８は前述した従来のメタリゼーション技術によって第
３層２６上に形成する。
よって形成し、典型的に７，５００人に等しい厚さを持
っている。第１Ｈ図に示した如く、第２メタルの第４層
２８は前述した従来のメタリゼーション技術によって第
３層２６上に形成する。
第１組の相互接続体及び貫通導体を発生する為に使用す
るプロセスを使用して、第２組の相互接続体及び貫通導
体を画定することが可能である。この方法によって発生
させることの可能なレベル数は実質的に無制限であり且
つ任意のレベルのメタル層を、基板から任意の所望のメ
タル層へのポスト（支柱）を構成することによって直接
的に基板へ接続させることが可能である。
るプロセスを使用して、第２組の相互接続体及び貫通導
体を画定することが可能である。この方法によって発生
させることの可能なレベル数は実質的に無制限であり且
つ任意のレベルのメタル層を、基板から任意の所望のメ
タル層へのポスト（支柱）を構成することによって直接
的に基板へ接続させることが可能である。
最終的な相互接続レベルは、下側に存在する貫通導体の
露出された頂部表面を被覆して第１メタルの単一層を形
成し、次いでその層を従来公知のホトレジスト層内に露
光した所定のパターンに従ってエッチすることによって
構成することが可能である。次いで、多層レベル携成体
を完成する為に従来の態様で引っ掻き保護用の絶縁膜で
この最終レベルをコーティングする。
露出された頂部表面を被覆して第１メタルの単一層を形
成し、次いでその層を従来公知のホトレジスト層内に露
光した所定のパターンに従ってエッチすることによって
構成することが可能である。次いで、多層レベル携成体
を完成する為に従来の態様で引っ掻き保護用の絶縁膜で
この最終レベルをコーティングする。
第４Ａ図乃至第４Ｇ図を参照すると１本発明の方法の別
の好適実施例を使用する多層相互接続体用の別の製造方
法を示している。第４Ａ図は基板５２を示しており、そ
の上表面上には所定の相互接続パターン５４が形成され
ている。該相互接続体は電気的に導電性であり、且つ好
適には、アルミニウム合金又は耐火性メタルから構成さ
れており、且つ例えばパターンのホトレジスト内への光
学的画像形成の如き任意の適合性のあるマスキング技術
を使用して所定のパターンに形成する。第４Ｂ図に示し
た如く、熱窒化物５６の層をパターン化したメタル特徴
部５４を被覆して基板５２の上表面上に形成する。この
熱窒化物は典型的に２０．０００人に等しい厚さに従来
の付着技術によって形成される窒化シリコンとすること
が望ましい。この窒化物を、当業者等にとって公知のエ
ッチバック平坦化プロセスを使用して第４Ｃ図に示した
如くに平坦化させる。
の好適実施例を使用する多層相互接続体用の別の製造方
法を示している。第４Ａ図は基板５２を示しており、そ
の上表面上には所定の相互接続パターン５４が形成され
ている。該相互接続体は電気的に導電性であり、且つ好
適には、アルミニウム合金又は耐火性メタルから構成さ
れており、且つ例えばパターンのホトレジスト内への光
学的画像形成の如き任意の適合性のあるマスキング技術
を使用して所定のパターンに形成する。第４Ｂ図に示し
た如く、熱窒化物５６の層をパターン化したメタル特徴
部５４を被覆して基板５２の上表面上に形成する。この
熱窒化物は典型的に２０．０００人に等しい厚さに従来
の付着技術によって形成される窒化シリコンとすること
が望ましい。この窒化物を、当業者等にとって公知のエ
ッチバック平坦化プロセスを使用して第４Ｃ図に示した
如くに平坦化させる。
次に、第４Ｄ図に示した如く、メタルトポロジー５４の
露出した頂部を被覆して熱窒化物層５６の表面５８上に
絶縁層６０を形成する。絶縁層６０は、従来の付着技術
を使用して、約３，０００乃至１５，０００人の厚さに
形成される二酸化シリコン物質を有することが好ましい
。層５４に対する好適な厚さの範囲は、３，０００乃至
５，０００人である。
露出した頂部を被覆して熱窒化物層５６の表面５８上に
絶縁層６０を形成する。絶縁層６０は、従来の付着技術
を使用して、約３，０００乃至１５，０００人の厚さに
形成される二酸化シリコン物質を有することが好ましい
。層５４に対する好適な厚さの範囲は、３，０００乃至
５，０００人である。
次に、第４Ｅ図に示した如く、ホトレジスト物質６２の
層を絶縁層６０上に形成し、且つマスクし、且つ従来の
ホトレジスト技術を使用してパターン化して複数個の貫
通導体孔６４を形成する。
層を絶縁層６０上に形成し、且つマスクし、且つ従来の
ホトレジスト技術を使用してパターン化して複数個の貫
通導体孔６４を形成する。
二酸化シリコン層６ｏを孔６４を介して熱窒化物層５６
の頂部表面迄下方向へエツチングするが、その際に好適
には従来のウェットエッチ技術及びエツチング溶液を使
用し、エツチング溶液は好適にはＨＦ担持溶液であって
、それは二酸化シリコン層を介してエツチングするがメ
タル及び窒化物層上で停止する。ウェットエッチ技術が
好適であるが、その代わりにプラズマエッチを使用する
ことも可能である。このエツチングステップの結果とし
て１貫通導体孔６６が二酸化シリコンＭ６゜を貫通して
、第４Ｆ図に示した如く、メタルトポグラフィ５４の上
表面及び熱窒化物層５６の上表面５８迄下方へ形成され
る。又、この第２絶縁膜は膜内の全てのピンホールを充
填することによってデバイスの信頼性を向上させる。上
述した別の好適実施例において使用される絶縁物質は窒
化シリコン及び二酸化シリコンであるが、一方が他方に
対しての相当程度のウェット又はドライエッチ選択性を
持ったいずれかの２つの絶縁物を使用することが可能で
あり、この様な変形例も本発明の技術的範囲内のもので
あることに注意すべきである。
の頂部表面迄下方向へエツチングするが、その際に好適
には従来のウェットエッチ技術及びエツチング溶液を使
用し、エツチング溶液は好適にはＨＦ担持溶液であって
、それは二酸化シリコン層を介してエツチングするがメ
タル及び窒化物層上で停止する。ウェットエッチ技術が
好適であるが、その代わりにプラズマエッチを使用する
ことも可能である。このエツチングステップの結果とし
て１貫通導体孔６６が二酸化シリコンＭ６゜を貫通して
、第４Ｆ図に示した如く、メタルトポグラフィ５４の上
表面及び熱窒化物層５６の上表面５８迄下方へ形成され
る。又、この第２絶縁膜は膜内の全てのピンホールを充
填することによってデバイスの信頼性を向上させる。上
述した別の好適実施例において使用される絶縁物質は窒
化シリコン及び二酸化シリコンであるが、一方が他方に
対しての相当程度のウェット又はドライエッチ選択性を
持ったいずれかの２つの絶縁物を使用することが可能で
あり、この様な変形例も本発明の技術的範囲内のもので
あることに注意すべきである。
次に、メタルトポグラフィ５４の露出したメタルコンタ
クトを軽くスパッタエッチして全ての界面の絶縁層を除
去し、且つ次のメタル店の付着の直前に清浄なコンタク
ト開口を形成することを確保することが望ましい。次に
、第４Ｇ図に示した如く、メタルＭ６８を二酸化シリコ
ン層６０上及び貫通導体孔６６内に従来の付着技術によ
って形成する。メタル暦６８がアルミニウム又はアルミ
ニウム合金から構成され、且つ実質的に８，０００人に
等しい厚さに形成することが望ましい。次いで、従来技
術の如くに、これをマスクし且つエッチして相互接続体
の上層を画定する。
クトを軽くスパッタエッチして全ての界面の絶縁層を除
去し、且つ次のメタル店の付着の直前に清浄なコンタク
ト開口を形成することを確保することが望ましい。次に
、第４Ｇ図に示した如く、メタルＭ６８を二酸化シリコ
ン層６０上及び貫通導体孔６６内に従来の付着技術によ
って形成する。メタル暦６８がアルミニウム又はアルミ
ニウム合金から構成され、且つ実質的に８，０００人に
等しい厚さに形成することが望ましい。次いで、従来技
術の如くに、これをマスクし且つエッチして相互接続体
の上層を画定する。
本発明プロセスの別の好適実施例に関する上述した説明
から理解される如く、絶縁層を介して孔を形成する為に
使用されるエッチャントはこの層とのみ反応し窒化シリ
コン層又はメタルトポグラフィその自身内のメタルとは
反応しないので、貫通導体孔を下側に存在するメタルト
ポグラフィに関して精密に整合させることは必要ではな
い。その結果、貫通導体孔６６が不整合であっても、エ
ツチングはメタル及び窒化シリコン表面上で停止し、そ
の際にその他の好適実施例に関して前述した如く過剰な
エツチングに起因する欠陥を防止する。更に、この本プ
ロセスの別の好適な実施例を使用して、従来技術におい
て必要とされていた如く、下側に存在するメタルトポグ
ラフィよりも貫通導体孔が一層小さいことを確保するこ
とは必要ではない。この場合にも、このことは、前述し
た如く、選択性エッチャントと適宜の物質を使用するこ
とに起因しており、その際にエツチングプロセスはメタ
ル及び窒化シリコン表面で停止し且つ下側に存在するメ
タルトポグラフィ５４を通過して拡大された貫通導体孔
６６によって形成されたオーバーハングを介してメタル
トポグラフィを通過して下方向へ継続して行われること
はない。
から理解される如く、絶縁層を介して孔を形成する為に
使用されるエッチャントはこの層とのみ反応し窒化シリ
コン層又はメタルトポグラフィその自身内のメタルとは
反応しないので、貫通導体孔を下側に存在するメタルト
ポグラフィに関して精密に整合させることは必要ではな
い。その結果、貫通導体孔６６が不整合であっても、エ
ツチングはメタル及び窒化シリコン表面上で停止し、そ
の際にその他の好適実施例に関して前述した如く過剰な
エツチングに起因する欠陥を防止する。更に、この本プ
ロセスの別の好適な実施例を使用して、従来技術におい
て必要とされていた如く、下側に存在するメタルトポグ
ラフィよりも貫通導体孔が一層小さいことを確保するこ
とは必要ではない。この場合にも、このことは、前述し
た如く、選択性エッチャントと適宜の物質を使用するこ
とに起因しており、その際にエツチングプロセスはメタ
ル及び窒化シリコン表面で停止し且つ下側に存在するメ
タルトポグラフィ５４を通過して拡大された貫通導体孔
６６によって形成されたオーバーハングを介してメタル
トポグラフィを通過して下方向へ継続して行われること
はない。
第５Ａ図乃至第５Ｆ図を参照すると、本発明方法の更に
別の好適実施例を使用して集積回路用の多層レベル相互
接続体を製造する為の別の技術を示しである。第５Ａ図
は半導体基板１０２を示しており、その内にはデバイス
が形成されている。
別の好適実施例を使用して集積回路用の多層レベル相互
接続体を製造する為の別の技術を示しである。第５Ａ図
は半導体基板１０２を示しており、その内にはデバイス
が形成されている。
絶縁層１０４が半導体基板１０２の表面上に形成されて
いる。絶縁層１０４は二酸化シリコン物質を有しており
、該二酸化シリコン物質が好適にはＣＶＤ技術によって
約７，０００人の厚さに形成されることが望ましい。
いる。絶縁層１０４は二酸化シリコン物質を有しており
、該二酸化シリコン物質が好適にはＣＶＤ技術によって
約７，０００人の厚さに形成されることが望ましい。
例えばホトレジスト内へのパターンの光学的画像形成等
の任意の適合性のあるマスキング技術を使用して、シリ
コン基板１０２内に形成されたデバイスと所定の離隔関
係を持って複数個の孔１０６を絶縁層１０４内に形成す
る。第１メタル層１０８を絶縁層１０４内及び孔１０６
内に、好適にはスパッタ付着技術を使用して、形成する
。然し乍ら、ＰＶＤ又はＣＶＤ付着技術を使用すること
も可能である。第１メタル層１０８はアルミニウム又は
アルミニウム合金を有し且つ実質的に７゜５００人の厚
さに形成することが望ましい。
の任意の適合性のあるマスキング技術を使用して、シリ
コン基板１０２内に形成されたデバイスと所定の離隔関
係を持って複数個の孔１０６を絶縁層１０４内に形成す
る。第１メタル層１０８を絶縁層１０４内及び孔１０６
内に、好適にはスパッタ付着技術を使用して、形成する
。然し乍ら、ＰＶＤ又はＣＶＤ付着技術を使用すること
も可能である。第１メタル層１０８はアルミニウム又は
アルミニウム合金を有し且つ実質的に７゜５００人の厚
さに形成することが望ましい。
好適にはスパッタ付着技術を使用して、第２メタル層１
１０を第１メタル層１０８上に形成する。
１０を第１メタル層１０８上に形成する。
然し乍ら、ＰＶＤ又はＣＶＤ付着技術を使用することも
可能である。第２メタルｆｆ１ｌｏはタングステン−を
有しており、それが実質的に７，５００人に等しい厚さ
に形成されることが望ましい。次いで、ホトレジスト物
質層１１２を第２メタル層１１０上に形成し且つマスク
し従来のホトレジスト技術を使用してパターン形成して
、第６図に示した如く、実質的に平行なストライプ１１
４のパターンを形成する。これらのストライプパターン
１１４はセグメント化、即ち細分化され、且つ孔１０６
と所定の空間的関係で基板上に配設される。
可能である。第２メタルｆｆ１ｌｏはタングステン−を
有しており、それが実質的に７，５００人に等しい厚さ
に形成されることが望ましい。次いで、ホトレジスト物
質層１１２を第２メタル層１１０上に形成し且つマスク
し従来のホトレジスト技術を使用してパターン形成して
、第６図に示した如く、実質的に平行なストライプ１１
４のパターンを形成する。これらのストライプパターン
１１４はセグメント化、即ち細分化され、且つ孔１０６
と所定の空間的関係で基板上に配設される。
何故ならば、該パターンは本明、１ｌＩＩ書において後
に詳述する如く貫通導体ポストの一部を形成する為に使
用されるからである。
に詳述する如く貫通導体ポストの一部を形成する為に使
用されるからである。
次いで、パターン化されなかったホトレジストを現像し
て第２メタル層１１０を露出させ、それを、第２メタル
１１０を介してエッチするが第１メタル１０８で停止す
る弗素をベースとするプラズマでタングステンの反応性
イオンエツチングを使用して、第５Ｂ図及び第７図に示
した如く複数個の第２メタルストライプ１１６を形成す
る為に第１メタル層１０８の上表面へ下方向へエッチさ
れる。
て第２メタル層１１０を露出させ、それを、第２メタル
１１０を介してエッチするが第１メタル１０８で停止す
る弗素をベースとするプラズマでタングステンの反応性
イオンエツチングを使用して、第５Ｂ図及び第７図に示
した如く複数個の第２メタルストライプ１１６を形成す
る為に第１メタル層１０８の上表面へ下方向へエッチさ
れる。
次に、第５Ｃ図に示した如く、ストライプ１１６及び第
１メタル層１０８上にホトレジスト物質層１１８を形成
し１次いでマスクし且つ従来のホトレジスト技術を使用
してパターン化して相互接続体パターン１２０を形成し
、そのパターンは第８図に示した如く平面図でストライ
プセグメント１１６と交差する。これらの交差部は後述
する如くポスト（支柱）型貫通導体を形成する。
１メタル層１０８上にホトレジスト物質層１１８を形成
し１次いでマスクし且つ従来のホトレジスト技術を使用
してパターン化して相互接続体パターン１２０を形成し
、そのパターンは第８図に示した如く平面図でストライ
プセグメント１１６と交差する。これらの交差部は後述
する如くポスト（支柱）型貫通導体を形成する。
パターン化されなかったホトレジスト物質を現像し且つ
露出された第２メタル区域を、第２メタルをエツチング
除去するが第１メタルで停止する弗素をベースとするプ
ラズマでタングステンの反応性イオンエツチングを使用
して第１メタル層ｌｏ８の表面迄下方向へエツチング除
去する。
露出された第２メタル区域を、第２メタルをエツチング
除去するが第１メタルで停止する弗素をベースとするプ
ラズマでタングステンの反応性イオンエツチングを使用
して第１メタル層ｌｏ８の表面迄下方向へエツチング除
去する。
次いで、第１メタル層１０８の露出した区域を、第１メ
タルと反応するが第２メタルと絶ｍｆｆ１○４を構成す
る物質と反応することはない第２エッチャントを使用し
て、エツチングする。この実施例においては、第１メタ
ル層はアルミニウム又はアルミニウム合金であり、第１
メタル層の露出区域は塩素をベースとしたプラズマの反
応性イオンエツチングを使用してエツチングする。この
エツチングステップの結果として、その上に配設したポ
スト型貫通導体１２４を持った相互接続パターン１２２
を第５Ｄ図及び第９図に示した如く絶縁Ｍ２Ｏ３上に形
成する。
タルと反応するが第２メタルと絶ｍｆｆ１○４を構成す
る物質と反応することはない第２エッチャントを使用し
て、エツチングする。この実施例においては、第１メタ
ル層はアルミニウム又はアルミニウム合金であり、第１
メタル層の露出区域は塩素をベースとしたプラズマの反
応性イオンエツチングを使用してエツチングする。この
エツチングステップの結果として、その上に配設したポ
スト型貫通導体１２４を持った相互接続パターン１２２
を第５Ｄ図及び第９図に示した如く絶縁Ｍ２Ｏ３上に形
成する。
第９図に示した如く、ポスト型貫通導体１２４はストラ
イプセグメント１１６を具備する相互接続体１２２の交
差部で形成される。その結果、ポスト型貫通導体１−２
４は自動的に相互接続体１２２と整合される。
イプセグメント１１６を具備する相互接続体１２２の交
差部で形成される。その結果、ポスト型貫通導体１−２
４は自動的に相互接続体１２２と整合される。
好適にはＳｉＯ２からなる絶縁性物質層を、低圧力ＣＶ
Ｄを使用して、好適には２０，０００人の厚さに、相互
接続体１２２及びポスト型貫通導体１２４上に形成する
。次いで、エッチバック平坦化プロセスを使用して第５
Ｅ図に示した如く絶縁層１２６を平坦化させ、それによ
りポスト型貫通導体１２４の頂部表面が露出される（第
１０図も参照）。第２レベル相互接続体を構成する為に
、好適にはアルミニウムからなる第３メタル層１２８を
、スパッタリング、ＰＶＤ、又はＣＶＤ付着技術のいず
れかを使用して、好適には７，５００乃至１２，０００
人の厚さへ、第２絶縁層１２６の平坦化させた表面及び
ポスト型貫通導体１２４の頂部上に形成する。この第３
メタル層はポスト型貫通導体１２４の露出した上表面と
電気的コンタクトを形成する。付加的なレベルが必要と
されない場合、第３メタル層を、従来公知の如く、ホト
レジスト層内に露光された所定の相互接続パターン内ヘ
エッチされる。次いで、多層レベル構成体を完了する為
に従来の態様で引っ掻き保護用の絶縁膜でこの最終レベ
ルをコーティングする。
Ｄを使用して、好適には２０，０００人の厚さに、相互
接続体１２２及びポスト型貫通導体１２４上に形成する
。次いで、エッチバック平坦化プロセスを使用して第５
Ｅ図に示した如く絶縁層１２６を平坦化させ、それによ
りポスト型貫通導体１２４の頂部表面が露出される（第
１０図も参照）。第２レベル相互接続体を構成する為に
、好適にはアルミニウムからなる第３メタル層１２８を
、スパッタリング、ＰＶＤ、又はＣＶＤ付着技術のいず
れかを使用して、好適には７，５００乃至１２，０００
人の厚さへ、第２絶縁層１２６の平坦化させた表面及び
ポスト型貫通導体１２４の頂部上に形成する。この第３
メタル層はポスト型貫通導体１２４の露出した上表面と
電気的コンタクトを形成する。付加的なレベルが必要と
されない場合、第３メタル層を、従来公知の如く、ホト
レジスト層内に露光された所定の相互接続パターン内ヘ
エッチされる。次いで、多層レベル構成体を完了する為
に従来の態様で引っ掻き保護用の絶縁膜でこの最終レベ
ルをコーティングする。
付加的な相互接続レベルが所望される場合、第５Ａ図に
関連して説明した如く、第４メタル層１３０を第３メタ
ル層上に形成し、且つホトレジスト層１３２を第４メタ
ル層１３０上に形成する。
関連して説明した如く、第４メタル層１３０を第３メタ
ル層上に形成し、且つホトレジスト層１３２を第４メタ
ル層１３０上に形成する。
第２レベルの相互接続体を第３レベルの相互接続体へ電
気的に接続させる為に第２組のポスト型貫通導体のみな
らず第２レベルの相互接続体が、上述したプロセスに従
って形成される。このプロセスは所望数の相互接続レベ
ルが達成される迄繰返し行われる。
気的に接続させる為に第２組のポスト型貫通導体のみな
らず第２レベルの相互接続体が、上述したプロセスに従
って形成される。このプロセスは所望数の相互接続レベ
ルが達成される迄繰返し行われる。
本発明プロセス乃至は方法の付加的な別の好適実施例に
上述した説明から理解される如く、貫通導体ポスト１２
４は、第１マスクが第２マスクと精密に整合していない
場合であっても、下側に存在する相互接続パターン１２
２と自動的に整合される。何故ならば、貫通導体ポスト
は第１メタルと第２メタルとの間の交差部に発生するの
で、第２メタル自身が第１メタルエツチングに対しての
マスクとして作用するからである。
上述した説明から理解される如く、貫通導体ポスト１２
４は、第１マスクが第２マスクと精密に整合していない
場合であっても、下側に存在する相互接続パターン１２
２と自動的に整合される。何故ならば、貫通導体ポスト
は第１メタルと第２メタルとの間の交差部に発生するの
で、第２メタル自身が第１メタルエツチングに対しての
マスクとして作用するからである。
第１１Ａ図乃至第１１Ｄ図を参照すると１本発明方法の
更に別の好適実施例を使用する集積回路層の多層レベル
相互接続体用の更に別の製造方法が示されている。第１
１Ａ図は半導体基板５０２を示しており、その中にはデ
バイスが形成されている。絶縁層５０４が半導体基板の
表面上に形成されている。絶縁層５０４は、ＣＶＤ技術
によって好適には約７，０００人の厚さへ形成される二
酸化シリコン物質を有することが望ましい。
更に別の好適実施例を使用する集積回路層の多層レベル
相互接続体用の更に別の製造方法が示されている。第１
１Ａ図は半導体基板５０２を示しており、その中にはデ
バイスが形成されている。絶縁層５０４が半導体基板の
表面上に形成されている。絶縁層５０４は、ＣＶＤ技術
によって好適には約７，０００人の厚さへ形成される二
酸化シリコン物質を有することが望ましい。
複数個の孔５０６が絶縁層５０４内に形成されており、
シリコン基板５０２上に形成されたデバイスのコンタク
ト領域を露出している。例えばパターンのホトレジスト
内への光学的画像形成の如き任意の適合性のあるマスキ
ング技術を使用して、孔５０６を絶縁層５０４内へ形成
する。第１メタル層５０８を絶縁Ｍ２Ｏ３上及び孔５０
６内へ形成し、その際に孔５０６によって露出されたデ
バイスコンタクト領域とコンタクトする。第１メタルＮ
Ｊ５０８はスパッタ付着技術を使用することによって形
成することが望ましい。然し乍ら、ＰｖＤ又はＣＶＤを
使用することも可能である。第１メタル層１０８はアル
ミニウム又はアルミニウム合金を有しており且つ７，５
００人の厚さに形成することが好ましい。
シリコン基板５０２上に形成されたデバイスのコンタク
ト領域を露出している。例えばパターンのホトレジスト
内への光学的画像形成の如き任意の適合性のあるマスキ
ング技術を使用して、孔５０６を絶縁層５０４内へ形成
する。第１メタル層５０８を絶縁Ｍ２Ｏ３上及び孔５０
６内へ形成し、その際に孔５０６によって露出されたデ
バイスコンタクト領域とコンタクトする。第１メタルＮ
Ｊ５０８はスパッタ付着技術を使用することによって形
成することが望ましい。然し乍ら、ＰｖＤ又はＣＶＤを
使用することも可能である。第１メタル層１０８はアル
ミニウム又はアルミニウム合金を有しており且つ７，５
００人の厚さに形成することが好ましい。
第２メタルＪ！１５１０を、好適にはスパッタ付着技術
を使用して、第１メタル層５０８上に形成する。然し乍
ら、ＰＶＤ又はＣＶＤ付着技術を使用することも可能で
ある６第２メタル！５１０がタングステンを有しており
且つ実質的に７，５００人に等しい厚さに形成すること
が望ましい。次いで、ホトレジスト物質層５１２を第２
メタル層５１０上に形成し且つマスクし且つ従来のホト
レジスト技術を使用してパターン化してポストパターン
を形成する。これらのポストは下側に存在するコンタク
ト領域上方に画定され、例えば第１１Ａ図中の５１４参
照、完全に寸法法めがされ、且つ不整合公差を包含して
、下側に存在する孔５０６及びデバイスコンタクト領域
を包囲する６次いで、パターン化されなかったホトレジ
ストを現像して第２メタル層５１０を露出させ、それを
、第２タングステンメタル層５１０を介してエッチする
が第１アルミニウムメタルｆｆ１０８で停止する弗素ベ
ースプラズマでタングステンの反応性イオンエツチング
を好適に使用して、第１１Ｂ図及び第１２図に示した複
数個のポスト５１６を形成する為に第１メタル層５０８
の上表面へ下方向へエッチする。
を使用して、第１メタル層５０８上に形成する。然し乍
ら、ＰＶＤ又はＣＶＤ付着技術を使用することも可能で
ある６第２メタル！５１０がタングステンを有しており
且つ実質的に７，５００人に等しい厚さに形成すること
が望ましい。次いで、ホトレジスト物質層５１２を第２
メタル層５１０上に形成し且つマスクし且つ従来のホト
レジスト技術を使用してパターン化してポストパターン
を形成する。これらのポストは下側に存在するコンタク
ト領域上方に画定され、例えば第１１Ａ図中の５１４参
照、完全に寸法法めがされ、且つ不整合公差を包含して
、下側に存在する孔５０６及びデバイスコンタクト領域
を包囲する６次いで、パターン化されなかったホトレジ
ストを現像して第２メタル層５１０を露出させ、それを
、第２タングステンメタル層５１０を介してエッチする
が第１アルミニウムメタルｆｆ１０８で停止する弗素ベ
ースプラズマでタングステンの反応性イオンエツチング
を好適に使用して、第１１Ｂ図及び第１２図に示した複
数個のポスト５１６を形成する為に第１メタル層５０８
の上表面へ下方向へエッチする。
次に、第１１Ｃ図に示した如く、ホトレジスト物質層５
１８をポスト５１６及び第１メタル層５０８上に形成し
、次いでマスクし且つ従来のホトレジスト技術を使用し
てパターン形成して、第１１Ｃ図に点線で示した如く、
相互接続体のパターン５２０を形成する。パターン化さ
れなかったホトレジスト物質を現像し且つ露出した第１
メタル区域を、第１メタルを反応するが第２メタル又は
絶縁Ｎ５０４を有する物質とは反応しない第２エッチャ
ントを使用して絶縁層５０４の表面へ下方向へエツチン
グする。この実施例においては、第１メタル層はアルミ
ニウム又はアルミニウム合金であるから、第１メタル層
５０８の露出区域は好適には、塩素ベースプラズマの反
応性イオンエツチング技術を使用してエツチングする。
１８をポスト５１６及び第１メタル層５０８上に形成し
、次いでマスクし且つ従来のホトレジスト技術を使用し
てパターン形成して、第１１Ｃ図に点線で示した如く、
相互接続体のパターン５２０を形成する。パターン化さ
れなかったホトレジスト物質を現像し且つ露出した第１
メタル区域を、第１メタルを反応するが第２メタル又は
絶縁Ｎ５０４を有する物質とは反応しない第２エッチャ
ントを使用して絶縁層５０４の表面へ下方向へエツチン
グする。この実施例においては、第１メタル層はアルミ
ニウム又はアルミニウム合金であるから、第１メタル層
５０８の露出区域は好適には、塩素ベースプラズマの反
応性イオンエツチング技術を使用してエツチングする。
このエツチングステップの結果、その上にポスト５１６
が配設された相互接続パターン５２２は、第ＬＩＤ図及
び第１２図に示した如く、絶縁層５０４内に形成される
。ポスト５１６は、第２エツチングプロセスの間マスク
として機能する。これらのポストは不整合公差を包含し
て、絶縁、１５０４内において下、側に存在する孔５０
６を完全に取り囲んでおり、且つそれらは第２エッチャ
ントと反応しないので、それらは第２エッチャントが孔
５０６内に侵入することを防止し且つデバイスコンタク
ト領域を露出させたり又は何等かの態様で損賜すること
を防止している。
が配設された相互接続パターン５２２は、第ＬＩＤ図及
び第１２図に示した如く、絶縁層５０４内に形成される
。ポスト５１６は、第２エツチングプロセスの間マスク
として機能する。これらのポストは不整合公差を包含し
て、絶縁、１５０４内において下、側に存在する孔５０
６を完全に取り囲んでおり、且つそれらは第２エッチャ
ントと反応しないので、それらは第２エッチャントが孔
５０６内に侵入することを防止し且つデバイスコンタク
ト領域を露出させたり又は何等かの態様で損賜すること
を防止している。
下側に存在する孔及びデバイスコンタクト領域を保護す
ることに加えて、第１Ｅ図乃至第１Ｈ図に関連して前に
説明した如く、本発明に従ってその上に第２組の相互接
続体を形成することによつてポスト５１６は貫通導体ポ
ストとして機能することも可能である。この方法によっ
て形成することの可能な相互接続レベル数は実質的に無
制限であり、且つ基板から任意の所望のメタル層への貫
通導体として使用されるポストを形成することによって
任意のレベルのメタル層を直接的に基板へ接続させる為
に使用することが可能である。
ることに加えて、第１Ｅ図乃至第１Ｈ図に関連して前に
説明した如く、本発明に従ってその上に第２組の相互接
続体を形成することによつてポスト５１６は貫通導体ポ
ストとして機能することも可能である。この方法によっ
て形成することの可能な相互接続レベル数は実質的に無
制限であり、且つ基板から任意の所望のメタル層への貫
通導体として使用されるポストを形成することによって
任意のレベルのメタル層を直接的に基板へ接続させる為
に使用することが可能である。
下側に存在するポストの露出した上表面上に第１メタル
の単一層を形成することによって最終相互接続レベルを
構成することが可能であり、その層は次いで従来公知の
如くホトレジスト層内に露光された所定のパターンに従
ってエッチされる。
の単一層を形成することによって最終相互接続レベルを
構成することが可能であり、その層は次いで従来公知の
如くホトレジスト層内に露光された所定のパターンに従
ってエッチされる。
次いで、多層レベル構成体を完成する為に、従来の態様
で引っ掻き保護用の絶縁膜でこの最終レベルをコーティ
ングすることが可能である。
で引っ掻き保護用の絶縁膜でこの最終レベルをコーティ
ングすることが可能である。
第１４図に示した如く、第１３図に示した従来技術と比
較した場合、本発明は継続的に下側に存在するコンタク
ト領域の保護を与えており、一方ラインの中心間距離に
不整合余裕（ａ）を設ける必要性を除去し、その際にそ
の量だけライン間隔を小さくすることを可能としている
。現在、メタル間間隔（ｄ）の典型的な寸法は約２ミク
ロンであり、−力率整合余裕（ａ）は典型的に１．５ミ
クロンである。大規模又はＶＬＳ Ｉ装置においては、
各隣接する相互接続ライン間で０．５ミクロンの公差余
裕を除去するということは、表面積において著しい節約
となり、その際に基板内により多くのデバイスを組み込
むことを可能としている６メタルラインをより小さな間
隔で配設することを可能とすることに加えて、本方法を
使用することにより、不整合が存在する場合に不所望の
メタルエッチから下側に存在する構成体が保護される。
較した場合、本発明は継続的に下側に存在するコンタク
ト領域の保護を与えており、一方ラインの中心間距離に
不整合余裕（ａ）を設ける必要性を除去し、その際にそ
の量だけライン間隔を小さくすることを可能としている
。現在、メタル間間隔（ｄ）の典型的な寸法は約２ミク
ロンであり、−力率整合余裕（ａ）は典型的に１．５ミ
クロンである。大規模又はＶＬＳ Ｉ装置においては、
各隣接する相互接続ライン間で０．５ミクロンの公差余
裕を除去するということは、表面積において著しい節約
となり、その際に基板内により多くのデバイスを組み込
むことを可能としている６メタルラインをより小さな間
隔で配設することを可能とすることに加えて、本方法を
使用することにより、不整合が存在する場合に不所望の
メタルエッチから下側に存在する構成体が保護される。
更に、下側に存在するコンタクト領域を保護する為に形
成されるポストは又貫通導体ポストとして使用すること
も可能であり、従って何等プロセスを複雑化することは
ない。
成されるポストは又貫通導体ポストとして使用すること
も可能であり、従って何等プロセスを複雑化することは
ない。
下側に存在するコンタクト領域の不本意のエツチングに
対して保護する別の方法は、薄いエッチストップ層を設
けることである。例えば、約４００人の厚さを持ったチ
タンの薄い層を露出した下側に存在するコンタクト領域
上に付着させる。次に、例えば約８０Ｃ）Ａの厚さを持
ったタングステンからなる第２の薄い層をチタン層上に
形成する。
対して保護する別の方法は、薄いエッチストップ層を設
けることである。例えば、約４００人の厚さを持ったチ
タンの薄い層を露出した下側に存在するコンタクト領域
上に付着させる。次に、例えば約８０Ｃ）Ａの厚さを持
ったタングステンからなる第２の薄い層をチタン層上に
形成する。
次いで、アルミニウムの第１メタル層を薄いチタン／タ
ングステン層上に形成する。続いて、例えばタングステ
ンからなる第２メタル層をアルミニウム層上に形成する
。これらのタングステン及びアルミニウム層のそれらの
所定のパターンへのエツチングを前述した如くに実施す
る。然し乍ら、これらの薄いチタン／タングステン層は
、アルミニウム層をエッチする為に使用したエッチャン
トに対するエッチストップとして作用する。
ングステン層上に形成する。続いて、例えばタングステ
ンからなる第２メタル層をアルミニウム層上に形成する
。これらのタングステン及びアルミニウム層のそれらの
所定のパターンへのエツチングを前述した如くに実施す
る。然し乍ら、これらの薄いチタン／タングステン層は
、アルミニウム層をエッチする為に使用したエッチャン
トに対するエッチストップとして作用する。
同様に、タングステンを第１メタル層として使用し且つ
アルミニウムを第２メタル層どして使用する場合、例え
ば約３００人の厚さのアルミニウムの薄い層を、エッチ
ストップ層として、タングステン層と下側に存在する露
呂したコンタクト領域との間に使用することが可能であ
る。この様に、アルミニウム及びタングステン層を前述
した如くそれらの所定のパターンにエツチングする場合
。
アルミニウムを第２メタル層どして使用する場合、例え
ば約３００人の厚さのアルミニウムの薄い層を、エッチ
ストップ層として、タングステン層と下側に存在する露
呂したコンタクト領域との間に使用することが可能であ
る。この様に、アルミニウム及びタングステン層を前述
した如くそれらの所定のパターンにエツチングする場合
。
薄いアルミニウム層はその上側に存在するタングステン
層をエッチする為に使用したエッチャントに対してはエ
ッチストップとして作用する。
層をエッチする為に使用したエッチャントに対してはエ
ッチストップとして作用する。
上述した例の両方における最終ステップは、薄いエッチ
ストップ層をエッチすることである。エッチストップ層
をエッチする為に使用されるエッチャントは第２メタル
層内に形成されるポストをもエッチするが、エッチスト
ップ層の厚さが相対的に薄いので、失われるポスト物質
の量は最小である。いくらかのポスト物質は失われるが
、上述した酔いバリア層を使用することは下側に存在す
るコンタクト領域に対する不整合の悪影響を著しく減少
させる。
ストップ層をエッチすることである。エッチストップ層
をエッチする為に使用されるエッチャントは第２メタル
層内に形成されるポストをもエッチするが、エッチスト
ップ層の厚さが相対的に薄いので、失われるポスト物質
の量は最小である。いくらかのポスト物質は失われるが
、上述した酔いバリア層を使用することは下側に存在す
るコンタクト領域に対する不整合の悪影響を著しく減少
させる。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
第１Ａ図乃至第１Ｈ図は本発明方法の好適実施例を使用
して集積回路を製造する上方法の各ステップにおける状
態を示した各概略断面図、第２図は第１Ｄ図に概略断面
図で示した如き集積回路の一部を示した概略平面図、第
３図は第１Ｆ図に概略断面図で示した如き集積回路の一
部を示した概略断面図、第４Ａ図乃至第４Ｇ図は本発明
方法の別の好適実施例を使用する集積回路を製造する別
の方法の各ステップにおける状態を示した各概略断面図
、第５Ａ図乃至第５Ｆ図は本発明方法の更に別の好適実
施例を使用する集積回路を製造する更に別の方法の各ス
テップにおける状態を示した各概略断面図、第６図は第
５Ａ図に概略断面で示した集積回路の一部の概略平面図
、第７図は第５Ｂ図に概略断面で示した集積回路の一部
の概略平面図、第８図は第５Ｃ図に概略断面で示した集
積回路の一部の概略平面図、第９図は第５Ｄ図に概略断
面で示した集積回路の一部の概略平面図、第１０図は第
５Ｅ図に概略断面で示した集積回路の一部の概略平面図
、第１１Ａ図乃至第１１Ｄ図は本発明の更に別の好適実
施例を使用する集積回路を製造する更に別の方法の各ス
テップにおける状態を示した各概略断面図、第１２図は
第１１Ｄ図に概略断面で示した集積回路の一部の概略平
面図、第１３図は従来技術の製造方法における不整合余
裕を示す集積回路の一部の概略平面図、第１４図は本発
明に基づくメタルとコンタクトとの不整合公差を示した
集積回路の一部を示した概略平面図、である。 （符号の説明） １２：基板 １４：第１メタル層 １６：第２メタル層 １８：貫通導体（ビア） ２０：相互接続パターン ２２：絶縁層 ２４：実質的に平担な表面 ２６：第３Ｍ ２８：第４層 Ｆ／θ２ Ｆｌθ３ ７”々・５Ａ −５１υ澗 −じ［々、５Ｃ −１５υ、５Ｄ −１！々、５Ｅ −≦ｒ〜、５Ｆ −１５労、６ −ム々・７ 一二Ｃ々・８ −じＣ々・９ −Ｌ々、／／、４ −じａ々、 ｔｉＢ ｐ樟、 ／Ｉｃ ７”々、 ｉｉ。 Ｆ々、１２ −≦ξヶ、１４
して集積回路を製造する上方法の各ステップにおける状
態を示した各概略断面図、第２図は第１Ｄ図に概略断面
図で示した如き集積回路の一部を示した概略平面図、第
３図は第１Ｆ図に概略断面図で示した如き集積回路の一
部を示した概略断面図、第４Ａ図乃至第４Ｇ図は本発明
方法の別の好適実施例を使用する集積回路を製造する別
の方法の各ステップにおける状態を示した各概略断面図
、第５Ａ図乃至第５Ｆ図は本発明方法の更に別の好適実
施例を使用する集積回路を製造する更に別の方法の各ス
テップにおける状態を示した各概略断面図、第６図は第
５Ａ図に概略断面で示した集積回路の一部の概略平面図
、第７図は第５Ｂ図に概略断面で示した集積回路の一部
の概略平面図、第８図は第５Ｃ図に概略断面で示した集
積回路の一部の概略平面図、第９図は第５Ｄ図に概略断
面で示した集積回路の一部の概略平面図、第１０図は第
５Ｅ図に概略断面で示した集積回路の一部の概略平面図
、第１１Ａ図乃至第１１Ｄ図は本発明の更に別の好適実
施例を使用する集積回路を製造する更に別の方法の各ス
テップにおける状態を示した各概略断面図、第１２図は
第１１Ｄ図に概略断面で示した集積回路の一部の概略平
面図、第１３図は従来技術の製造方法における不整合余
裕を示す集積回路の一部の概略平面図、第１４図は本発
明に基づくメタルとコンタクトとの不整合公差を示した
集積回路の一部を示した概略平面図、である。 （符号の説明） １２：基板 １４：第１メタル層 １６：第２メタル層 １８：貫通導体（ビア） ２０：相互接続パターン ２２：絶縁層 ２４：実質的に平担な表面 ２６：第３Ｍ ２８：第４層 Ｆ／θ２ Ｆｌθ３ ７”々・５Ａ −５１υ澗 −じ［々、５Ｃ −１５υ、５Ｄ −１！々、５Ｅ −≦ｒ〜、５Ｆ −１５労、６ −ム々・７ 一二Ｃ々・８ −じＣ々・９ −Ｌ々、／／、４ −じａ々、 ｔｉＢ ｐ樟、 ／Ｉｃ ７”々、 ｉｉ。 Ｆ々、１２ −≦ξヶ、１４
Claims (1)
- 【特許請求の範囲】 １、集積回路に貫通導体を形成する方法において、 （ａ）半導体基板上に第１メタル層を形成し、 （ｂ）前記第１メタル層上に第２メタル層を形成し、 （ｃ）前記第２メタルと反応し且つ前記第１メタルとは
実質的に反応しない第２エッチャントで所定の貫通導体
パターンに前記第２メタル層をエッチングし、 （ｄ）前記第１メタルと反応し且つ前記第２メタル又は
前記半導体基板とは実質的に反応しない第１エッチャン
トで所定の相互接続パターンに前記第１メタル層をエッ
チングすることによって前記貫通導体を所定の相互パタ
ーを具備する所定の空間的関係に形成する、上記各ステ
ップを有することを特徴とする方法。 ２、特許請求の範囲第１項において、前記第１メタルは
タングステンを有しており、前記第１エッチャントは弗
素をベースとしたドライエッチャントを有しており、前
記第２メタルはアルミニウムを有しており、且つ前記第
２エッチャントは塩素をベースとしたドライエッチャン
トを有していることを特徴とする方法。 ３、特許請求の範囲第１項において、前記第１メタルは
アルミニウムを有しており、前記第１エッチャントは塩
素をベースとしたドライエッチャントを有しており、前
記第２メタルはタングステンを有しており、且つ前記第
２エッチャントは弗素をベースとしたドライエッチャン
トを有していることを特徴とする方法。 ４、特許請求の範囲第１項において、貫通導体支柱を形
成する方法であって、 （ｅ）前記相互接続部及び前記支柱を被覆して前記半導
体基板上に第１絶縁層を形成し、（ｆ）前記絶縁物質と
反応するエッチ速度が前記第２メタルと反応するエッチ
速度よりも大きいエッチャントを使用して前記絶縁層を
エッチバックすることによって前記第１絶縁層上に実質
的に平坦であり且つ前記貫通導体の上表面と実質的に同
一面の平坦な表面を形成する、 上記各ステップを有することを特徴とする方法。 ５、特許請求の範囲第４項において、前記第１絶縁層は
二酸化シリコンを有しており且つ前記エッチャントは弗
素をベースとしたエッチャントを有していることを特徴
とする方法。 ６、特許請求の範囲第４項において、 （ｇ）前記平担な表面上に前記第１メタルの第３層を形
成し、 （ｈ）第２所定相互接続パターンで前記第３層をエッチ
ングし、 （ｉ）前記第２所定相互接続パターン及び前記第１絶縁
層を被覆して絶縁物質層を形成する、上記各ステップを
有することを特徴とする方法。 ７、特許請求の範囲第４項において、 （ｇ）前記平担な表面上に前記第１メタルの第３層を形
成し、 （ｈ）前記第３層上に前記第２メタルの第４層を形成し
、 （ｉ）前記第２メタルと反応し且つ前記第１メタルとは
実質的に反応しないエッチャントで所定の貫通導体支柱
パターンに前記第４層をエッチングし、 （ｊ）前記第１メタルと反応するが前記第２メタル又は
前記絶縁物質とは実質的に反応しないエッチャントで前
記所定の相互接続パターンに前記第３層をエッチングす
ることによって第２所定相互接続パターンを具備する所
定の空間的関係で第２組の貫通導体支柱を形成する、 上記各ステップを有することを特徴とする方法。 ８、特許請求の範囲第７項において、 （ｋ）前記相互接続部及び貫通導体を被覆して前記第１
絶縁層上に第２絶縁層を形成し、（ｌ）前記絶縁物質と
反応するエッチ速度が前記第２メタルと反応するエッチ
速度よりも大きなエッチャントを使用して前記第２絶縁
層をエッチングすることによって前記第２絶縁層内に前
記第２組の貫通導体の上表面と実質的に同一面の実質的
に平担な表面を形成する、 上記各ステップを有することを特徴とする方法。 ９、特許請求の範囲第８項において、前記ステップ（ｇ
）乃至（ｌ）が少なくとも一度繰返し行われて少なくと
も第３組の貫通導体と少なくとも第３所定相互接続パタ
ーンとを形成し、且つ （ｍ）前記最上平坦表面上に前記第１メタルの頂部層を
形成し、 （ｎ）前記頂部層を最終的な所定相互接続パターンにエ
ッチングし、 （ｏ）前記最終的な所定相互接続パターン及び前記最上
絶縁層を被覆して絶縁物質からなる頂部層を形成する、 上記各ステップを有することを特徴とする方法。 １０、多層集積回路を製造する方法において、 （ａ）半導体基板上にメタルの第１層を形成し、 （ｂ）第１所定パターンに前記第１メタル層に第１レベ
ル相互接続部を形成し、 （ｃ）前記第１レベル相互接続部を被覆して前記半導体
基板上に第１絶縁物質の層を形成し、 （ｄ）前記絶縁物質と反応するが前記相互接続物質とは
反応しないエッチャントを使用して前記絶縁層をエッチ
ングすることによって前記第１絶縁層上に前記第１レベ
ル相互接続部の上表面と実質的に同一面である実質的に
平担な表面を形成し、 （ｅ）前記第１レベル相互接続部の前記上表面を被覆し
て前記第１絶縁物質の前記表面上に第２絶縁物質の層を
形成し、 （ｆ）前記第２絶縁物質と反応するが前記第１絶縁物質
及び前記第１レベル相互接続物質とは実質的に反応しな
いエッチャントを使用して前記第２絶縁層に所定のパタ
ーンの貫通導通孔をエッチングし、 （ｇ）前記第２絶縁物質を被覆してメタルの第２層を形
成し、前記メタル層は前記貫通導通孔内へ延在し且つ前
記第１レベル相互接続部の上表面とコンタクトし、 （ｈ）前記貫通導通孔を介して前記第１レベル相互接続
部と所定のコンタクト関係を持った第２所定相互接続パ
ターンで前記第２メタル層内に第２レベル相互接続部を
形成する、上記各ステップを有することを特徴とする方
法。 １１、特許請求の範囲第１０項において、前記第２所定
相互接続パターンと前記第２絶縁物質を被覆して絶縁物
質の層を形成するステップを有することを特徴とする方
法。 １２、特許請求の範囲第１０項において、前記ステップ
（ｃ）乃至（ｈ）を少なくとも一度繰り返して前記第２
レベル相互接続部と所定のコンタクト関係で少なくとも
第３レベル相互接続部を形成し、且つ前記最終レベル相
互接続部を被覆して絶縁物質の頂部層を形成するステッ
プを有することを特徴とする方法。 １３、集積回路において貫通導体を形成する方法におい
て、前記集積回路はその中に形成された露出したコンタ
クト領域を持った少なくとも１つの絶縁層を具備してお
り、前記方法が、 （ａ）前記絶縁層上で前記露出したコンタクト領域とコ
ンタクトする第１メタル層を形成し、 （ｂ）前記第１メタル層上に第２メタル層を形成し、 （ｃ）下側に存在するコンタクト領域の区域と少なくと
も実質的に等しく且つそれに対して空間的な関係を被覆
してそれと実質的に整合した区域を持った少なくとも１
個の貫通導体を具備する所定の貫通導体パターンに前記
第２メタルと反応するが前記第１メタルとは実質的に反
応しない第２エッチャントで前記第２メタル層をエッチ
ングし、 （ｄ）前記第１メタルと反応するが前記第２メタル又は
前記半導体基板とは実質的に反応しない第１エッチャン
トで所定の相互接続パターンに前記第１メタル層をエッ
チングすることによって所定の相互接続パターンを具備
する所定の空間的関係で前記貫通導体を形成する、 上記各ステップを有することを特徴とする方法。 １４、特許請求の範囲第１３項において、 （ｅ）前記相互接続部及び前記貫通導体を被覆して第１
絶縁層を形成し、 （ｆ）前記絶縁物質と反応するエッチ速度が前記第２メ
タルと反応するエッチ速度よりも大きなエッチャントを
使用して前記貫通導体の少なくとも上表面が露出される
迄前記絶縁層をエッチバックすることによって前記貫通
導体の上表面と実質的に同一面に前記第１絶縁層上に実
質的に平担な表面を形成し、前記露出上表面が貫通導体
コンタクト領域を画定する、 上記各ステップを有することを特徴とする方法。 １５、特許請求の範囲第１４項において、 （ｇ）前記貫通導体コンタクト領域とコンタクトする前
記平担な表面上に前記第１メタルの第３層を形成し、 （ｈ）前記第３層を第２所定相互接続パターンにエッチ
ングし、 （ｉ）前記第２所定相互接続パターン及び前記第１絶縁
層を被覆して絶縁物質層を形成する、上記各ステップを
有することを特徴とする方法。 １６、特許請求の範囲第１４項において、 （ｇ）前記貫通導体コンタクト領域とコンタクトする前
記平坦表面上に前記第１メタルの第３層を形成し、 （ｈ）前記第３層上に前記第２メタルの第４層を形成し
、 （ｉ）下側に存在する貫通導体コンタクト領域の区域と
少なくとも実質的に等しく且つそれに対して空間的な関
係を被覆してそれと実質的に整合した区域を持った少な
くとも１個の貫通導体を具備する所定貫通導体パターン
に前記第２エッチャントで前記第４層をエッチングし、 （ｊ）前記エッチャントで前記所定相互接続パターンに
前記第３層をエッチングすることによって第２所定相互
接続パターンを具備する所定空間関係で第２組の貫通導
体を形成する、 上記各ステップを有することを特徴とする方法。 １７、特許請求の範囲第１６項において、 （ｋ）前記相互接続部及び前記貫通導体を被覆して前記
第１絶縁層上に第２絶縁層を形成し、 （ｌ）前記絶縁物質と反応するエッチ速度が前記第２メ
タルと反応するエッチ速度よりも大きいエッチャントを
使用して前記貫通導体の少なくとも上表面が露出される
迄前記絶縁層をエッチバックすることによって前記貫通
導体の上表面と実質的に同一面に前記第２絶縁層上に実
質的に平担な表面を形成し、前記露出した上表面は貫通
導体コンタクト領域を形成する、 上記各ステップを有することを特徴とする方法。 １８、特許請求の範囲第１７項において、前記ステップ
（ｇ）乃至（ｌ）を少なくとも一度繰返し行って少なく
とも第３組の貫通導体及び少なくとも第３所定相互接続
パターンを形成し、且つ （ｍ）最上平坦表面上に前記第１メタルの頂部層を形成
し、 （ｎ）前記頂部層を最終所定相互接続パターンにエッチ
ングし、 （ｏ）前記最終所定相互接続パターン及び最上絶縁層を
被覆して絶縁物質の頂部層を形成する、上記各ステップ
を有することを特徴とする方法。 １９、集積回路に貫通導体を形成する方法において、 （ａ）半導体基板上に第１メタルの第１層を形成し、 （ｂ）前記第１メタル層上に第２メタルの第２層を形成
し、 （ｃ）前記第２メタルと反応するが前記第１メタルとは
実質的に反応しない第２エッチャントで前記第２メタル
層内に所定の相互接続パターンをエッチングし、 （ｄ）前記第１メタルと反応するが前記第２メタルと及
び前記第１メタル層の下側に存在する前記物質とは実質
的に反応しない第１エッチャントで前記第１メタル層を
前記所定の相互接続パターンにエッチングする、 上記各ステップを有することを特徴とする方法。 ２０、集積回路に貫通導体を形成する方法において、 （ａ）半導体基板上に第１メタルの第１層を形成し、 （ｂ）前記第１メタル層上に第２メタルの第２層を形成
し、 （ｃ）前記第２メタルと反応するが前記第１メタルとは
実質的に反応しない第２エッチャントで所定のパターン
に前記第２メタル層をエッチングし、 （ｄ）前記第２エッチャントで前記第２メタル層内に所
定の相互接続パターンをエッチングしその際に前記パタ
ーンと前記所定の相互接続パターンとの交差部分に貫通
導体を形成し、 （ｅ）前記第１メタルと反応するが前記第２メタルと及
び前記第１メタル層の下側に存在する前記物質と実質的
に反応しない第１エッチャントで前記所定の相互接続パ
ターンに前記第１メタル層をエッチングする、 上記各ステップを有することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/843,328 US4670091A (en) | 1984-08-23 | 1986-03-24 | Process for forming vias on integrated circuits |
| US843328 | 1986-03-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62279661A true JPS62279661A (ja) | 1987-12-04 |
Family
ID=25289658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62068143A Pending JPS62279661A (ja) | 1986-03-24 | 1987-03-24 | 集積回路に貫通導体を形成する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4670091A (ja) |
| EP (1) | EP0239489B1 (ja) |
| JP (1) | JPS62279661A (ja) |
| CA (1) | CA1249072A (ja) |
| DE (1) | DE3784751T2 (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61258453A (ja) * | 1985-05-13 | 1986-11-15 | Toshiba Corp | 半導体装置の製造方法 |
| US4954423A (en) * | 1985-08-06 | 1990-09-04 | Texas Instruments Incorporated | Planar metal interconnection for a VLSI device |
| US5462767A (en) * | 1985-09-21 | 1995-10-31 | Semiconductor Energy Laboratory Co., Ltd. | CVD of conformal coatings over a depression using alkylmetal precursors |
| JPS63132452A (ja) * | 1986-11-24 | 1988-06-04 | Mitsubishi Electric Corp | パタ−ン形成方法 |
| NL8701032A (nl) * | 1987-05-01 | 1988-12-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met interconnecties die zowel boven een halfgeleidergebied als boven een daaraan grenzend isolatiegebied liggen. |
| US4981550A (en) * | 1987-09-25 | 1991-01-01 | At&T Bell Laboratories | Semiconductor device having tungsten plugs |
| US4963510A (en) * | 1987-11-02 | 1990-10-16 | Texas Instruments Incorporated | Method and apparatus for providing interconnection between metallization layers on semiconductors devices |
| GB2212979A (en) * | 1987-12-02 | 1989-08-02 | Philips Nv | Fabricating electrical connections,particularly in integrated circuit manufacture |
| US5055423A (en) * | 1987-12-28 | 1991-10-08 | Texas Instruments Incorporated | Planarized selective tungsten metallization system |
| US5488394A (en) * | 1988-01-05 | 1996-01-30 | Max Levy Autograph, Inc. | Print head and method of making same |
| US5162191A (en) * | 1988-01-05 | 1992-11-10 | Max Levy Autograph, Inc. | High-density circuit and method of its manufacture |
| US4897676A (en) * | 1988-01-05 | 1990-01-30 | Max Levy Autograph, Inc. | High-density circuit and method of its manufacture |
| GB2214709A (en) * | 1988-01-20 | 1989-09-06 | Philips Nv | A method of enabling connection to a substructure forming part of an electronic device |
| DE3881032T2 (de) * | 1988-05-26 | 1993-11-25 | Fairchild Semiconductor | Verbindungssystem von hoher Leistungsfähigkeit für eine integrierte Schaltung. |
| US4920072A (en) * | 1988-10-31 | 1990-04-24 | Texas Instruments Incorporated | Method of forming metal interconnects |
| US4997789A (en) * | 1988-10-31 | 1991-03-05 | Texas Instruments Incorporated | Aluminum contact etch mask and etchstop for tungsten etchback |
| US4933743A (en) * | 1989-03-11 | 1990-06-12 | Fairchild Semiconductor Corporation | High performance interconnect system for an integrated circuit |
| US4917759A (en) * | 1989-04-17 | 1990-04-17 | Motorola, Inc. | Method for forming self-aligned vias in multi-level metal integrated circuits |
| FR2650472A1 (fr) * | 1989-07-27 | 1991-02-01 | Bull Sa | Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant |
| US5000818A (en) * | 1989-08-14 | 1991-03-19 | Fairchild Semiconductor Corporation | Method of fabricating a high performance interconnect system for an integrated circuit |
| US5117276A (en) * | 1989-08-14 | 1992-05-26 | Fairchild Camera And Instrument Corp. | High performance interconnect system for an integrated circuit |
| US4991285A (en) * | 1989-11-17 | 1991-02-12 | Rockwell International Corporation | Method of fabricating multi-layer board |
| US4992059A (en) * | 1989-12-01 | 1991-02-12 | Westinghouse Electric Corp. | Ultra fine line cable and a method for fabricating the same |
| US5112761A (en) * | 1990-01-10 | 1992-05-12 | Microunity Systems Engineering | Bicmos process utilizing planarization technique |
| US5225040A (en) * | 1990-04-16 | 1993-07-06 | Raytheon Company | Process for patterning metal connections in small-geometry semiconductor structures |
| US5071359A (en) * | 1990-04-27 | 1991-12-10 | Rogers Corporation | Array connector |
| US5245751A (en) * | 1990-04-27 | 1993-09-21 | Circuit Components, Incorporated | Array connector |
| JPH0710030B2 (ja) * | 1990-05-18 | 1995-02-01 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層配線基板の製造方法 |
| US5217570A (en) * | 1991-01-31 | 1993-06-08 | Sony Corporation | Dry etching method |
| US5118385A (en) * | 1991-05-28 | 1992-06-02 | Microelectronics And Computer Technology Corporation | Multilayer electrical interconnect fabrication with few process steps |
| JPH06216061A (ja) * | 1992-11-25 | 1994-08-05 | Sgs Thomson Microelectron Inc | 自己整合型ビア |
| JPH06314687A (ja) * | 1993-04-30 | 1994-11-08 | Sony Corp | 多層配線構造の半導体装置およびその製造方法 |
| KR0137978B1 (ko) * | 1994-10-12 | 1998-06-15 | 김주용 | 반도체 소자 제조방법 |
| US6191484B1 (en) * | 1995-07-28 | 2001-02-20 | Stmicroelectronics, Inc. | Method of forming planarized multilevel metallization in an integrated circuit |
| US5593919A (en) * | 1995-09-05 | 1997-01-14 | Motorola Inc. | Process for forming a semiconductor device including conductive members |
| KR0185298B1 (ko) * | 1995-12-30 | 1999-04-15 | 김주용 | 반도체 소자의 콘택홀 매립용 플러그 형성방법 |
| US5639692A (en) * | 1996-04-08 | 1997-06-17 | Chartered Semiconductor Manufacturing Pte, Ltd. | Non-etch back SOG process using a metal via stud |
| US5925577A (en) * | 1997-02-19 | 1999-07-20 | Vlsi Technology, Inc. | Method for forming via contact hole in a semiconductor device |
| US5851302A (en) * | 1997-02-19 | 1998-12-22 | Vlsi Technology, Inc. | Method for dry etching sidewall polymer |
| US6495442B1 (en) * | 2000-10-18 | 2002-12-17 | Magic Corporation | Post passivation interconnection schemes on top of the IC chips |
| US6251773B1 (en) | 1999-12-28 | 2001-06-26 | International Business Machines Corporation | Method of designing and structure for visual and electrical test of semiconductor devices |
| US7084066B1 (en) * | 2000-07-03 | 2006-08-01 | Cypress Semiconductor Corporation | Method of uniformly etching refractory metals, refractory metal alloys and refractory metal silicides |
| TW477019B (en) * | 2000-09-15 | 2002-02-21 | Promos Technologies Inc | Via chain structure and process with testing potential |
| US6569295B2 (en) * | 2001-03-20 | 2003-05-27 | International Business Machines Corporation | Method for grading surface topography for improved step coverage and planarization |
| US7358116B2 (en) * | 2002-04-29 | 2008-04-15 | Intel Corporation | Substrate conductive post formation |
| US7307013B2 (en) * | 2004-06-30 | 2007-12-11 | Sandisk 3D Llc | Nonselective unpatterned etchback to expose buried patterned features |
| US20090165296A1 (en) * | 2006-04-04 | 2009-07-02 | Yoash Carmi | Patterns of conductive objects on a substrate and method of producing thereof |
| CN116169118A (zh) * | 2019-12-06 | 2023-05-26 | 中国科学院微电子研究所 | 金属化叠层及其制造方法及包括金属化叠层的电子设备 |
| US11328954B2 (en) * | 2020-03-13 | 2022-05-10 | International Business Machines Corporation | Bi metal subtractive etch for trench and via formation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613431A (ja) * | 1984-06-15 | 1986-01-09 | Nec Corp | 多層配線を有する半導体装置およびその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2731333A (en) * | 1954-05-13 | 1956-01-17 | Komak Inc | Method of forming ornamented surfaces |
| US3489656A (en) * | 1964-11-09 | 1970-01-13 | Western Electric Co | Method of producing an integrated circuit containing multilayer tantalum compounds |
| US3679941A (en) * | 1969-09-22 | 1972-07-25 | Gen Electric | Composite integrated circuits including semiconductor chips mounted on a common substrate with connections made through a dielectric encapsulator |
| US3756887A (en) * | 1971-07-29 | 1973-09-04 | Us Navy | Method of making microfuses on a thin film circuitry panel |
| US3904461A (en) * | 1972-10-02 | 1975-09-09 | Bendix Corp | Method of manufacturing solderable thin film microcircuit with stabilized resistive films |
| US4172004A (en) * | 1977-10-20 | 1979-10-23 | International Business Machines Corporation | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias |
| US4203800A (en) * | 1977-12-30 | 1980-05-20 | International Business Machines Corporation | Reactive ion etching process for metals |
| US4410622A (en) * | 1978-12-29 | 1983-10-18 | International Business Machines Corporation | Forming interconnections for multilevel interconnection metallurgy systems |
| JPS57130461A (en) * | 1981-02-06 | 1982-08-12 | Hitachi Ltd | Semiconductor memory storage |
| GB8316476D0 (en) * | 1983-06-16 | 1983-07-20 | Plessey Co Plc | Producing layered structure |
| FR2564242B1 (fr) * | 1984-05-11 | 1986-09-19 | Efcis | Procede de fabrication de circuits integres a plusieurs niveaux d'interconnexion en tungstene |
| DE3571723D1 (en) * | 1984-08-23 | 1989-08-24 | Fairchild Semiconductor | A process for forming vias on integrated circuits |
-
1986
- 1986-03-24 US US06/843,328 patent/US4670091A/en not_active Expired - Lifetime
-
1987
- 1987-03-23 CA CA000532716A patent/CA1249072A/en not_active Expired
- 1987-03-24 DE DE8787400652T patent/DE3784751T2/de not_active Expired - Fee Related
- 1987-03-24 JP JP62068143A patent/JPS62279661A/ja active Pending
- 1987-03-24 EP EP87400652A patent/EP0239489B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613431A (ja) * | 1984-06-15 | 1986-01-09 | Nec Corp | 多層配線を有する半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4670091A (en) | 1987-06-02 |
| CA1249072A (en) | 1989-01-17 |
| DE3784751D1 (de) | 1993-04-22 |
| EP0239489A2 (en) | 1987-09-30 |
| DE3784751T2 (de) | 1993-09-23 |
| EP0239489B1 (en) | 1993-03-17 |
| EP0239489A3 (en) | 1989-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
| US6051882A (en) | Subtractive dual damascene semiconductor device | |
| JP2740050B2 (ja) | 溝埋込み配線形成方法 | |
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| US6350649B1 (en) | Bit line landing pad and borderless contact on bit line stud with etch stop layer and manufacturing method thereof | |
| EP0175604B1 (en) | A process for forming vias on integrated circuits | |
| JPH1117005A (ja) | 半導体装置及びその製造方法 | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPS6347952A (ja) | 半導体装置 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH0234928A (ja) | 半導体装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS60180143A (ja) | 半導体装置 | |
| JPS63182838A (ja) | 半導体装置の製造方法 | |
| JPH0542139B2 (ja) | ||
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPS5921043A (ja) | 半導体装置の製造方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPS59181556A (ja) | 半導体装置の製造方法 | |
| JPS63221645A (ja) | 半導体装置の配線間接続方法 | |
| JPH03283621A (ja) | 多層配線構造 | |
| JPS63237442A (ja) | 半導体装置の製造方法 |