JPH036827A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH036827A JPH036827A JP14284289A JP14284289A JPH036827A JP H036827 A JPH036827 A JP H036827A JP 14284289 A JP14284289 A JP 14284289A JP 14284289 A JP14284289 A JP 14284289A JP H036827 A JPH036827 A JP H036827A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- wiring
- interconnections
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 239000011521 glass Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 4
- 238000002844 melting Methods 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 230000008018 melting Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 50
- 238000000034 method Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000019441 ethanol Nutrition 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体装置の製造方法に関し、特に平坦化され
た素子表面を有し、なおかつ安定した多層配線間の接続
抵抗を有する半導体装置の製造方法に関するものである
。
た素子表面を有し、なおかつ安定した多層配線間の接続
抵抗を有する半導体装置の製造方法に関するものである
。
（ロ）従来の技術
一般に、半導体装置の製造におＣ）ては、高密度及び高
速化が進み、多層配線構造が多用されている。
速化が進み、多層配線構造が多用されている。
従来の多層配線構造の一例を第２図に示す。第２図は２
層配線の場合で、ｌはシリコン基板、２は熱酸化により
形成した熱酸化膜、３．７はそれぞれ第−金属配線及び
第二金属配線で、これらは一般にアルミニウム及びアル
ミ合金からなる。４はプラズマ気相成長により形成した
シリコン酸化膜で、５は回転塗布をおこなった後、４０
０℃で焼成してなる５ＯＧＩ！であり、その液溜まりの
部分５ａによって素子表面の平坦化が保持されている。
層配線の場合で、ｌはシリコン基板、２は熱酸化により
形成した熱酸化膜、３．７はそれぞれ第−金属配線及び
第二金属配線で、これらは一般にアルミニウム及びアル
ミ合金からなる。４はプラズマ気相成長により形成した
シリコン酸化膜で、５は回転塗布をおこなった後、４０
０℃で焼成してなる５ＯＧＩ！であり、その液溜まりの
部分５ａによって素子表面の平坦化が保持されている。
６は気相成長により形成したリンガラス膜（以下ＰＳＧ
膜と記す）である。８は第一アルミ配線と第ニアルミ配
線の接続孔で、いわゆるスルーホールである。
膜と記す）である。８は第一アルミ配線と第ニアルミ配
線の接続孔で、いわゆるスルーホールである。
（ハ）発明が解決しようとする課題
この様な構造における欠点は、スルーホール８の開口部
でＳＯＧＯｓＯ４い平坦部５ｂが露出するから、ＳＯＧ
膜５中のＯＨ基が大気にさらされる事で水分が発生し、
スルーホール部のアルミ配線にアルミ酸化物、いわゆる
アルミナ（ＡｌｓＯ１＋）等の薄膜が形成されることで
ある。そのために第一アルミ配線３と第ニアルミ配線７
の接続界面が完全なオーミック接触とはならず、スルー
ホール８での接続抵抗が大幅に増加し、導通不良につな
がるおそれがある。
でＳＯＧＯｓＯ４い平坦部５ｂが露出するから、ＳＯＧ
膜５中のＯＨ基が大気にさらされる事で水分が発生し、
スルーホール部のアルミ配線にアルミ酸化物、いわゆる
アルミナ（ＡｌｓＯ１＋）等の薄膜が形成されることで
ある。そのために第一アルミ配線３と第ニアルミ配線７
の接続界面が完全なオーミック接触とはならず、スルー
ホール８での接続抵抗が大幅に増加し、導通不良につな
がるおそれがある。
この欠点を解消するために第３図に示す形成方法が厖案
されている。すなわち、ＳＯＧＯｓＯ４成後、異方性ド
ライエツチングによりＳＯＧＯｓＯ４溜まりの部分５ａ
のみを残し、スルーホール８の開口部に露出するＳＯＧ
膜の薄い平坦部を完全に除去したのち、上層の絶縁膜を
形成する方法である。この方法によるとスルーホール８
の開口部に５ＯＧｈ＜露出しないため、アルミナ等の生
成がなく、良好な電気的接続か得られろ。
されている。すなわち、ＳＯＧＯｓＯ４成後、異方性ド
ライエツチングによりＳＯＧＯｓＯ４溜まりの部分５ａ
のみを残し、スルーホール８の開口部に露出するＳＯＧ
膜の薄い平坦部を完全に除去したのち、上層の絶縁膜を
形成する方法である。この方法によるとスルーホール８
の開口部に５ＯＧｈ＜露出しないため、アルミナ等の生
成がなく、良好な電気的接続か得られろ。
しかしながら、Ｓ ＯＧ 膜５をエツチングする際、液
溜まりの部分５ａ、すなわちＳＯＧ膜が厚くなっている
部分はキュア不足となり、ＳＯＧ＠の薄い平坦部に比べ
、エツチング速度が速くなる。したがって、第２図に示
したＳＯＧ膜を除去しないものにくらべ素子表面の平坦
性は悪化し、第ニアルミ配線に断線の生じるおそれかあ
る。
溜まりの部分５ａ、すなわちＳＯＧ膜が厚くなっている
部分はキュア不足となり、ＳＯＧ＠の薄い平坦部に比べ
、エツチング速度が速くなる。したがって、第２図に示
したＳＯＧ膜を除去しないものにくらべ素子表面の平坦
性は悪化し、第ニアルミ配線に断線の生じるおそれかあ
る。
本発明は上述の問題点に対処してなされたしので、その
目的は、ＳＯＧ膜によって得られた平坦な素子表面を劣
化させず、なおかつスルーホールにおいて第一アルミ配
線と第ニアルミ配線が良好な電気的接続を得ることがで
きる多層配線構造をＨする半導体装置の製造方法を提供
することにある。
目的は、ＳＯＧ膜によって得られた平坦な素子表面を劣
化させず、なおかつスルーホールにおいて第一アルミ配
線と第ニアルミ配線が良好な電気的接続を得ることがで
きる多層配線構造をＨする半導体装置の製造方法を提供
することにある。
（ニ）課題を解決するための手段
この発明は、半導体基板上の全面に、
（１）その酸化膜を介して第一金属１を形成した後フォ
トエツチングにより第一配線部を形成し、（ｉｉ）続い
て、全面に第−絶縁膜、平坦化のためのスピンオングラ
ス膜および第二絶縁膜を順次積層して三層構造の層間絶
縁部を形成し、（ｉｉｉ ）第一配線部直上の上記層間
絶縁部を開口してスルーホールを形成し、 （ｉｖ）ｔいて、スルーホールを含む全面にバリアメタ
ル層を形成した後、そのバリアメタル層のうち少なくと
もスルーホールの側壁にバリアメタル層を残存させ、 （ｖ）しかる後、スルーホールを含む全面に、第二金属
層を積層することにより第二配線部を形成することを特
徴とする半導体装置の製造方法である。
トエツチングにより第一配線部を形成し、（ｉｉ）続い
て、全面に第−絶縁膜、平坦化のためのスピンオングラ
ス膜および第二絶縁膜を順次積層して三層構造の層間絶
縁部を形成し、（ｉｉｉ ）第一配線部直上の上記層間
絶縁部を開口してスルーホールを形成し、 （ｉｖ）ｔいて、スルーホールを含む全面にバリアメタ
ル層を形成した後、そのバリアメタル層のうち少なくと
もスルーホールの側壁にバリアメタル層を残存させ、 （ｖ）しかる後、スルーホールを含む全面に、第二金属
層を積層することにより第二配線部を形成することを特
徴とする半導体装置の製造方法である。
すなわち、この発明は、第一、第二金属配線間の層間絶
縁部をＳＯＧ膜を用いて平坦化し、その層間絶縁部を開
口してスルーホールを形成して上記両金属配線の接続を
おこなうに際して、半導体基板上に、その酸化膜を介し
て所定パターンの第一金属配線を形成し、第一金属配線
上に第一絶縁膜を形成すると共に、その第一絶縁膜上に
スピンオングラス膜を回転塗布後焼成したのち、さらに
第二絶縁膜を積層してなる３Ｆ！構造の層間絶縁部に第
一金属配線と第二金属配線の接続孔（スルーホール）を
開口後、全面にバリアメタル層を形成し、続いて、バリ
アメタル層を少なくとも接続孔の側壁に残し、その後第
二金属配線を形成するようにしたものである。
縁部をＳＯＧ膜を用いて平坦化し、その層間絶縁部を開
口してスルーホールを形成して上記両金属配線の接続を
おこなうに際して、半導体基板上に、その酸化膜を介し
て所定パターンの第一金属配線を形成し、第一金属配線
上に第一絶縁膜を形成すると共に、その第一絶縁膜上に
スピンオングラス膜を回転塗布後焼成したのち、さらに
第二絶縁膜を積層してなる３Ｆ！構造の層間絶縁部に第
一金属配線と第二金属配線の接続孔（スルーホール）を
開口後、全面にバリアメタル層を形成し、続いて、バリ
アメタル層を少なくとも接続孔の側壁に残し、その後第
二金属配線を形成するようにしたものである。
この発明におけるバリアメタル層としては、Ｔ ｔ、Ｔ
ｉＷ、Ｔ ｉＮやＷなどの被覆性の良好な高融点金属
材料が好ましいものとして挙げられる。
ｉＷ、Ｔ ｉＮやＷなどの被覆性の良好な高融点金属
材料が好ましいものとして挙げられる。
そして、このバリアメタル層をスルーホールが形成され
た層間絶縁部上に積層した後、エッチバックすることに
よりバリアメタル層をスルーホールの側壁にだけ残存さ
せ、しかる後、全面に第二金属配線を形成するのが好ま
しい。もっとらエッチバックをおこなわずにスルーホー
ルを含む層間絶縁部上の全面に、バリアメタル層、第二
金属配線層を順次積層してなる二層構造ら第二金属配線
部として採用できる。
た層間絶縁部上に積層した後、エッチバックすることに
よりバリアメタル層をスルーホールの側壁にだけ残存さ
せ、しかる後、全面に第二金属配線を形成するのが好ま
しい。もっとらエッチバックをおこなわずにスルーホー
ルを含む層間絶縁部上の全面に、バリアメタル層、第二
金属配線層を順次積層してなる二層構造ら第二金属配線
部として採用できる。
この発明における半導体基板としては、材料としてＳｌ
が好ましいものとして挙げられる。
が好ましいものとして挙げられる。
また、第−絶縁膜としては、シリコン酸化膜が好ましい
が、シリコン窒化膜やリンガラス膜でも良い。
が、シリコン窒化膜やリンガラス膜でも良い。
また、第二絶縁膜としては、シリコン酸化膜や、リンガ
ラス膜が好ましいものとして挙げられる。
ラス膜が好ましいものとして挙げられる。
さらに、ＳＯＧ膜は、例えば、シラノールをエチルアル
コールに溶かした３〜２０％溶液を回転塗布後、４００
’Ｃで焼成をおこなう周知の方法で形成される。
コールに溶かした３〜２０％溶液を回転塗布後、４００
’Ｃで焼成をおこなう周知の方法で形成される。
この発明における第一、第二金属層としては、ＡＩや、
その合金であるＡｌ−８ｔやＡｌ−５ｉ−Ｃｕなどの材
料のものが挙げられる。
その合金であるＡｌ−８ｔやＡｌ−５ｉ−Ｃｕなどの材
料のものが挙げられる。
（ホ）作用
バリアメタル層を少なくともスルーホールの側壁に形成
するようにしたことから、層間絶縁部の５ＯＧｌ［がス
ルーホール内に露出するのを防止できてスルーホール内
の配線部に酸化膜が形成されるのを阻止できる。
するようにしたことから、層間絶縁部の５ＯＧｌ［がス
ルーホール内に露出するのを防止できてスルーホール内
の配線部に酸化膜が形成されるのを阻止できる。
また、ＳＯＧ膜はスルーホール部分のもののみが除去さ
れるだけであり、層間絶縁部分の平坦性を推持できる。
れるだけであり、層間絶縁部分の平坦性を推持できる。
（へ）実施例
以下図に示す実施例に基づいてこの発明を詳述する。な
お、これによってこの発明は限定を受ける乙のではない
。
お、これによってこの発明は限定を受ける乙のではない
。
第１図（ｃ）において、半導体装置は、ＳｉＯ＊膜２上
に所定パターンのアルミあるいはアルミ合金の第一金属
配線３を有するＳｉ基板１上に、プラズマ気相成長によ
るＳｉＯ＊膜４、ＳＯＧ膜５およびリンＳＣ，ｌｉ６を
順次積層してなる層間絶縁部と、その層間絶縁部を開口
して形成されたスルーホール８と、そのスルーホールの
側壁に配設されたバリアメタル層としてのＴｉＷＩＥ９
と、これら全面に形成されたＡｔの第二金属配線７とか
らなる。
に所定パターンのアルミあるいはアルミ合金の第一金属
配線３を有するＳｉ基板１上に、プラズマ気相成長によ
るＳｉＯ＊膜４、ＳＯＧ膜５およびリンＳＣ，ｌｉ６を
順次積層してなる層間絶縁部と、その層間絶縁部を開口
して形成されたスルーホール８と、そのスルーホールの
側壁に配設されたバリアメタル層としてのＴｉＷＩＥ９
と、これら全面に形成されたＡｔの第二金属配線７とか
らなる。
以下製造方法について説明する。
まず、第１図（ａ）に示すように、シリコン基板ｌ上に
シリコン酸化膜２を熱酸化で形成し、このシリコン酸化
積上にアルミあるいはアルミ合金をスパッタリングによ
り積層し、フォトエツチングにより、第一アルミ配線３
を形成し、続いて、プラズマ気相成長でシリコン酸化膜
４を積層し、次にＳＯＧ膜５を回転塗布、４００℃焼成
で形成し、さらに気相成長でＰＳＧ膜６を形成し、続い
てフォト異方性エツチングにより、絶縁膜４，５．６に
スルーホール８を開口して、最後にスパッタリングで高
融点金属であるＴｉ−Ｗ膜９を積層する〔第１図（ｄ）
参照〕。この際、Ｔｉ−Ｗ膜はステップガバレジが優れ
ているため、異方性エツチングにより開口したスルーホ
ールでも十分被覆することが可能である。
シリコン酸化膜２を熱酸化で形成し、このシリコン酸化
積上にアルミあるいはアルミ合金をスパッタリングによ
り積層し、フォトエツチングにより、第一アルミ配線３
を形成し、続いて、プラズマ気相成長でシリコン酸化膜
４を積層し、次にＳＯＧ膜５を回転塗布、４００℃焼成
で形成し、さらに気相成長でＰＳＧ膜６を形成し、続い
てフォト異方性エツチングにより、絶縁膜４，５．６に
スルーホール８を開口して、最後にスパッタリングで高
融点金属であるＴｉ−Ｗ膜９を積層する〔第１図（ｄ）
参照〕。この際、Ｔｉ−Ｗ膜はステップガバレジが優れ
ているため、異方性エツチングにより開口したスルーホ
ールでも十分被覆することが可能である。
次に、異方性エツチングにより、スルーホール８の側壁
にのみＴｉ−Ｗ膜９が残るようにエッチバックを行う〔
第１図（ｂ）参照〕。
にのみＴｉ−Ｗ膜９が残るようにエッチバックを行う〔
第１図（ｂ）参照〕。
この際、Ｔｉ−Ｗ膜９をエッチバックにより除去するの
は、Ｔｉ−ＷＭｉを残した場合、後に形成される第二金
属配線はＡＩ／Ｔｉ−Ｗの２層構造となり、Ｔｉ−Ｗの
抵抗が大きい事から、第二金属配線の配線抵抗が非常に
大きくなるためである。
は、Ｔｉ−ＷＭｉを残した場合、後に形成される第二金
属配線はＡＩ／Ｔｉ−Ｗの２層構造となり、Ｔｉ−Ｗの
抵抗が大きい事から、第二金属配線の配線抵抗が非常に
大きくなるためである。
次に、スパッタリングによって第ニアルミ配線層７を形
成する〔第１図（ｃ）参照〕。
成する〔第１図（ｃ）参照〕。
このように本実施例では、Ｔｉ−Ｗ膜９がスルーホール
８の側壁に残っている為、ＳＯＧ膜５が露出しないので
、スルーホール内において、アルミナ等の生成がなく、
第一アルミ配線、第ニアルミ配線間の良好な接続抵抗が
得られる。
８の側壁に残っている為、ＳＯＧ膜５が露出しないので
、スルーホール内において、アルミナ等の生成がなく、
第一アルミ配線、第ニアルミ配線間の良好な接続抵抗が
得られる。
また、スルーホール部での第ニアルミ配線７のステップ
ガバレジは悪く、完全にスルーホール８を被覆すること
ができないが、側壁のＴｉ−Ｗ膜９を介して導通がとれ
ているのでスルーホール部で第ニアルミ配線７が断線す
る事はない。
ガバレジは悪く、完全にスルーホール８を被覆すること
ができないが、側壁のＴｉ−Ｗ膜９を介して導通がとれ
ているのでスルーホール部で第ニアルミ配線７が断線す
る事はない。
（ト）発明の効果
以下の様に本発明を用いれば、十分に平坦な素子表面が
得られ、なおかつ第−金属配線及び第二金属配線間の良
好な接続が得られる。また、スルーホールが微・細化さ
れても被覆の良い高融点金属を用いる事により、十分な
接続が可能な半導体装置が得られる効果がある。
得られ、なおかつ第−金属配線及び第二金属配線間の良
好な接続が得られる。また、スルーホールが微・細化さ
れても被覆の良い高融点金属を用いる事により、十分な
接続が可能な半導体装置が得られる効果がある。
第１図はこの発明の一実施例を説明するための製造工程
説明図、第２図および第３図は従来例を（ａ） 説明するための構成説明図である。 ｌ・・・・シリコン基板、 ２・・・・・・Ｓｉｏｗ（酸化膜）、 ３・・・・・・第−Ａ１配線、 ４・・・・・・シリコン酸化膜、 ５・・・・・・ＳＯＧ膜、 ６・・・・・・ＰＳＧ
膜、７・・・・・・第二Ａ１配線 訃・・ スルーホ
ール、９・・・・・・Ｔｉ−Ｗ膜（バリアメタル層）。 （ｂ）
説明図、第２図および第３図は従来例を（ａ） 説明するための構成説明図である。 ｌ・・・・シリコン基板、 ２・・・・・・Ｓｉｏｗ（酸化膜）、 ３・・・・・・第−Ａ１配線、 ４・・・・・・シリコン酸化膜、 ５・・・・・・ＳＯＧ膜、 ６・・・・・・ＰＳＧ
膜、７・・・・・・第二Ａ１配線 訃・・ スルーホ
ール、９・・・・・・Ｔｉ−Ｗ膜（バリアメタル層）。 （ｂ）
Claims (1)
- 【特許請求の範囲】 １、半導体基板上の全面に、 （ｉ）その酸化膜を介して第一金属層を形成した後フォ
トエッチングにより第一配線部を形成し、（ｉｉ）続い
て、全面に第一絶縁膜、平坦化のためのスピンオングラ
ス膜および第二絶縁膜を順次積層して三層構造の層間絶
縁部を形成し、 （ｉｉｉ）第一配線部直上の上記層間絶縁部を開口して
スルーホールを形成し、 （ｉｖ）続いて、スルーホールを含む全面にバリアメタ
ル層を形成した後、そのバリアメタル層のうち少なくと
もスルーホールの側壁にバリアメタル層を残存させ、 （ｖ）しかる後、スルーホールを含む全面に、第二金属
層を積層することにより第二配線部を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14284289A JPH036827A (ja) | 1989-06-05 | 1989-06-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14284289A JPH036827A (ja) | 1989-06-05 | 1989-06-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036827A true JPH036827A (ja) | 1991-01-14 |
Family
ID=15324883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14284289A Pending JPH036827A (ja) | 1989-06-05 | 1989-06-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036827A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0552968A2 (en) * | 1992-01-23 | 1993-07-28 | Samsung Electronics Co. Ltd. | Semiconductor device including a wiring layer |
| US6078105A (en) * | 1997-04-11 | 2000-06-20 | Nec Corporation | Method for manufacturing semiconductor device using spin on glass layer |
| US6220215B1 (en) | 1998-06-03 | 2001-04-24 | Suzuki Motor Corporation | Combustion chamber structure in an internal combustion engine |
-
1989
- 1989-06-05 JP JP14284289A patent/JPH036827A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0552968A2 (en) * | 1992-01-23 | 1993-07-28 | Samsung Electronics Co. Ltd. | Semiconductor device including a wiring layer |
| JPH0684911A (ja) * | 1992-01-23 | 1994-03-25 | Samsung Electron Co Ltd | 半導体装置およびその製造方法 |
| US6078105A (en) * | 1997-04-11 | 2000-06-20 | Nec Corporation | Method for manufacturing semiconductor device using spin on glass layer |
| US6220215B1 (en) | 1998-06-03 | 2001-04-24 | Suzuki Motor Corporation | Combustion chamber structure in an internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036827A (ja) | 半導体装置の製造方法 | |
| JP2960538B2 (ja) | 半導体装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH0330992B2 (ja) | ||
| JPH0230137A (ja) | 半導体装置の配線形成方法 | |
| JPH1140666A (ja) | 半導体集積回路装置 | |
| WO2002003458A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JPS62115746A (ja) | 半導体集積回路装置 | |
| JPS60113444A (ja) | 多層配線構造 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| KR100332131B1 (ko) | 반도체 소자의 금속층 형성 방법 | |
| JPS63182838A (ja) | 半導体装置の製造方法 | |
| JPH0577185B2 (ja) | ||
| JPH03248527A (ja) | 半導体装置の製造方法 | |
| JPH03214732A (ja) | 半導体装置の製造方法 | |
| JPH04165651A (ja) | 半導体装置の製造方法 | |
| JPH1145936A (ja) | 半導体装置およびその製造方法 | |
| JPH05267476A (ja) | 半導体装置の製造方法 | |
| JP2000077521A (ja) | 多層配線構造体およびその製造方法 | |
| JPH05251442A (ja) | 半導体装置の製造方法 | |
| JPH06177260A (ja) | 半導体装置 |