JPS6010468B2 - デジタル遠隔通信網の通過局の位相同期化装置 - Google Patents
デジタル遠隔通信網の通過局の位相同期化装置Info
- Publication number
- JPS6010468B2 JPS6010468B2 JP52048337A JP4833777A JPS6010468B2 JP S6010468 B2 JPS6010468 B2 JP S6010468B2 JP 52048337 A JP52048337 A JP 52048337A JP 4833777 A JP4833777 A JP 4833777A JP S6010468 B2 JPS6010468 B2 JP S6010468B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- clock signal
- phase
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012935 Averaging Methods 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 3
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000012432 intermediate storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0676—Mutual
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明はデジタル遠隔通信網における通過局の位相同期
化装置に関するものであり、局クロック信号を供給する
出力と遠隔通信網の他の通過局からの複数個の入力回線
に属する回線クロック信号により起動可能な制御入力を
有する電圧制御発振器と、局クロツク信号と回線クロッ
ク信号の位相を比較し且つループフィル夕を介して電圧
制御発振器の制御入力に接続された出力を有する位相比
較器とを、フェィズロツクループ内に有している。
化装置に関するものであり、局クロック信号を供給する
出力と遠隔通信網の他の通過局からの複数個の入力回線
に属する回線クロック信号により起動可能な制御入力を
有する電圧制御発振器と、局クロツク信号と回線クロッ
ク信号の位相を比較し且つループフィル夕を介して電圧
制御発振器の制御入力に接続された出力を有する位相比
較器とを、フェィズロツクループ内に有している。
デジタル遠隔通信網における通過局の位相同期化装置は
スヱーデン特許第７２１２９４５一５号明細書に記載さ
れており、そこには従来の技術概要も記載されている。
スヱーデン特許第７２１２９４５一５号明細書に記載さ
れており、そこには従来の技術概要も記載されている。
この既知の同期化装置においてフエイズロツクループ（
ＰＬＬ）は電圧制御発振器から局クロック信号の位相比
較信号と、遠隔通信回路絹内の他の通過局からの複数個
の入力回線に属する回線クロック信号とを供聯合する数
個のフリップフロップからなる位相比較器を有する。位
相比較信号は電圧制御発振器の制御入力に影響をおよぼ
すように配設され、その後に初めて平均化回路網の各抵
抗器を介して結合される。しかしながら遠隔通信回路網
の異なる通過局からの複数個の入力回線に属する回線ク
ロック信号は安定度が等しい事はめったになく、しかも
同一回線クロック信号についても安定度は時間と共に変
化する。
ＰＬＬ）は電圧制御発振器から局クロック信号の位相比
較信号と、遠隔通信回路絹内の他の通過局からの複数個
の入力回線に属する回線クロック信号とを供聯合する数
個のフリップフロップからなる位相比較器を有する。位
相比較信号は電圧制御発振器の制御入力に影響をおよぼ
すように配設され、その後に初めて平均化回路網の各抵
抗器を介して結合される。しかしながら遠隔通信回路網
の異なる通過局からの複数個の入力回線に属する回線ク
ロック信号は安定度が等しい事はめったになく、しかも
同一回線クロック信号についても安定度は時間と共に変
化する。
一つの対応策は既知の同期化装置の平均化回路に抵抗値
の異なる抵抗器を使用することである。しかしながらこ
れらの抵抗はひんぱんに変化させる必要があることもあ
るという困難が伴つ。本発明は前記安定度問題の知識に
もとずき、前記平均化のひんぱんな変化を容易にする解
決方法を提供するものである。
の異なる抵抗器を使用することである。しかしながらこ
れらの抵抗はひんぱんに変化させる必要があることもあ
るという困難が伴つ。本発明は前記安定度問題の知識に
もとずき、前記平均化のひんぱんな変化を容易にする解
決方法を提供するものである。
第１図はデジタル遠隔通信網における通過局の位相同期
化を提供する本発明に従った装置の実施例のブロック図
を示す。
化を提供する本発明に従った装置の実施例のブロック図
を示す。
本装置はフェィズロックループ内に、局クロック信号を
供給する出力２と遠隔通信網内の他の通過局からの複数
個の入力回線４に属する回線クロック信号により励起可
能な制御入力３とを有する電圧制御発振器１と、局クロ
ック信号と回線クロック信号との位相を比較しループフ
ィル夕を介して出力６が電圧制御発振器１の制御入力３
へ接続された位相比較器５とを有する。本発明に従った
ループフィル夕はアドレス入力８と読取り出力９とを有
し且つ回線クロツク信号の選定された重み係数を記憶す
るメモリ７と〜分周器１２を介して電圧制御発振器１の
出力２へ接続された入力１１と前記入力回線４に割当て
られたアドレス語のサィクリックな読取りを行い且つメ
モリ７のアドレス入力８に接続された出力とを有するア
ドレスカウンタ１０と「第１入力が位相比較器５の出力
６に接続され第２入力がメモリＴの議取り出力９へ接続
され且つ出力１４が平均化回路１５を介して電圧制御発
振器１の制御入力３へ接続された乗算器１３と、前記入
力回線４および位相比較器５間に接続され且つアドレス
カウンターＱの出力に接続されたアドレス入力重富を有
する時間多重イＱ段１６とを有している。
供給する出力２と遠隔通信網内の他の通過局からの複数
個の入力回線４に属する回線クロック信号により励起可
能な制御入力３とを有する電圧制御発振器１と、局クロ
ック信号と回線クロック信号との位相を比較しループフ
ィル夕を介して出力６が電圧制御発振器１の制御入力３
へ接続された位相比較器５とを有する。本発明に従った
ループフィル夕はアドレス入力８と読取り出力９とを有
し且つ回線クロツク信号の選定された重み係数を記憶す
るメモリ７と〜分周器１２を介して電圧制御発振器１の
出力２へ接続された入力１１と前記入力回線４に割当て
られたアドレス語のサィクリックな読取りを行い且つメ
モリ７のアドレス入力８に接続された出力とを有するア
ドレスカウンタ１０と「第１入力が位相比較器５の出力
６に接続され第２入力がメモリＴの議取り出力９へ接続
され且つ出力１４が平均化回路１５を介して電圧制御発
振器１の制御入力３へ接続された乗算器１３と、前記入
力回線４および位相比較器５間に接続され且つアドレス
カウンターＱの出力に接続されたアドレス入力重富を有
する時間多重イＱ段１６とを有している。
回線クｑック信号は分鷹器１２により嵐クロック信号の
周波数低減に応じて周波数低減され、この目的のため入
力回線４には夫々周波数低減器１８が取りつけられてお
り、本実施例においてそれは同期化語検出器により構成
されている。平均化回路１５において乗算器１３の結果
である積は演算装置１９へ加えられ、そこでレジスタ２
０内の累算された積の和と加算された後新しい累算され
た積の和をＡＮＤ回路２１を介してレジスタ２０へ書込
む。
周波数低減に応じて周波数低減され、この目的のため入
力回線４には夫々周波数低減器１８が取りつけられてお
り、本実施例においてそれは同期化語検出器により構成
されている。平均化回路１５において乗算器１３の結果
である積は演算装置１９へ加えられ、そこでレジスタ２
０内の累算された積の和と加算された後新しい累算され
た積の和をＡＮＤ回路２１を介してレジスタ２０へ書込
む。
入力回線４の数をＮとしてＮ回加算後に演算装置１９か
ら得られる累算された積の和は更に、デコーダ２４を介
してアドレスカウンタ１川こより制御される標本化接点
２３を経由してフィルタ部２２へ供給され、その結果レ
ジスタ２０は同時にリセットされて演算装置１９からの
書込みはＡＮＤ回路２１の制御入力に接続され且つ標本
化接点２３と同期してデコーダ２４により制御される抑
止接点２５により抑止される。実施例においてフィルタ
部２２はデジタルフィル夕２６およびデジタルノアナロ
グ変換器２７により構成されている。スヱーデン特許第
３６９０１２号明細書にはフィル夕２６の実施例が記載
されており、それは例えばＮを入力回線４の数として回
路富５の平均化がＮ個の積に対してではなく乗算器１３
が発生するＮ−Ｐ個の頭に対してなされるという判定に
応じてその伝達関数日の変化を容易にしている。ここで
符号Ｐは回線クロック信号に関して無視される入力回線
４の数であり、メモリ７に記憶されている重み係数はゼ
ロとなっている。判定は前記Ｐ入力回線４上の回線クロ
ック信号位相安定度が他の入力回線奪上の回線クロツク
信号の位相安定度に較べ非常に劣化したため、その対応
策として重み係数の低減だけでは不充分であるという事
実によってなされる。２つの特別な場合としてＮ−Ｐを
１とすると局クロック信号は選定回線クロツク信号に従
属し、Ｎ−Ｐを０とすると局クロック信号は回線クロッ
ク信号と非同期となる。
ら得られる累算された積の和は更に、デコーダ２４を介
してアドレスカウンタ１川こより制御される標本化接点
２３を経由してフィルタ部２２へ供給され、その結果レ
ジスタ２０は同時にリセットされて演算装置１９からの
書込みはＡＮＤ回路２１の制御入力に接続され且つ標本
化接点２３と同期してデコーダ２４により制御される抑
止接点２５により抑止される。実施例においてフィルタ
部２２はデジタルフィル夕２６およびデジタルノアナロ
グ変換器２７により構成されている。スヱーデン特許第
３６９０１２号明細書にはフィル夕２６の実施例が記載
されており、それは例えばＮを入力回線４の数として回
路富５の平均化がＮ個の積に対してではなく乗算器１３
が発生するＮ−Ｐ個の頭に対してなされるという判定に
応じてその伝達関数日の変化を容易にしている。ここで
符号Ｐは回線クロック信号に関して無視される入力回線
４の数であり、メモリ７に記憶されている重み係数はゼ
ロとなっている。判定は前記Ｐ入力回線４上の回線クロ
ック信号位相安定度が他の入力回線奪上の回線クロツク
信号の位相安定度に較べ非常に劣化したため、その対応
策として重み係数の低減だけでは不充分であるという事
実によってなされる。２つの特別な場合としてＮ−Ｐを
１とすると局クロック信号は選定回線クロツク信号に従
属し、Ｎ−Ｐを０とすると局クロック信号は回線クロッ
ク信号と非同期となる。
デジタル遠隔通信系においてはこれらの全てにアクセス
可能なことが必要であり、本発明においてそれは、メモ
リ７に記憶された重み係数の変化もしくは必要ならばデ
ジタルフィル夕２６の伝達関数日の変化により得られる
。これらの変化はデジタル記憶内容の置換により簡単に
遂行されしそれは既知の方法で手動的もしくは自動的に
達成される。第２図は第１図の装置の位相比較器５の論
理図である。
可能なことが必要であり、本発明においてそれは、メモ
リ７に記憶された重み係数の変化もしくは必要ならばデ
ジタルフィル夕２６の伝達関数日の変化により得られる
。これらの変化はデジタル記憶内容の置換により簡単に
遂行されしそれは既知の方法で手動的もしくは自動的に
達成される。第２図は第１図の装置の位相比較器５の論
理図である。
エッジトリガ単安定フリップフロップ回路３０は入力３
１を有し、そこには周波数低減された局クロック信号が
供ｖ給され、且つ出力３２を有し、そこには局クロック
信号の前緑に応答して乗算器１３および平均化回路１５
を起動する継続時間の短いパルスが供給され、カウン夕
３３の計数結果はカゥンタ３３の出力３４を経由して乗
算器１３へ読取られる。第２のエッジトリガ単安定フリ
ップフロツプ回路３５が単安定フリツプフロップ回路３
０とカスケードに接続されており、それは出力３２に供
給されるパルスの後縁に応答してカウンタ３３のリセッ
ト入力および双安定フリツプフロップ回路３６のセット
入力へ継続時間の短いパルスを供給する。カウンタ３３
はクロツク入力を有し、それには双安定フリップフロッ
プ回路３６により起動されるＡＮＤ回路３８を介して、
クロックパルス発振器３７から高周波パルスが供給され
る。
１を有し、そこには周波数低減された局クロック信号が
供ｖ給され、且つ出力３２を有し、そこには局クロック
信号の前緑に応答して乗算器１３および平均化回路１５
を起動する継続時間の短いパルスが供給され、カウン夕
３３の計数結果はカゥンタ３３の出力３４を経由して乗
算器１３へ読取られる。第２のエッジトリガ単安定フリ
ップフロツプ回路３５が単安定フリツプフロップ回路３
０とカスケードに接続されており、それは出力３２に供
給されるパルスの後縁に応答してカウンタ３３のリセッ
ト入力および双安定フリツプフロップ回路３６のセット
入力へ継続時間の短いパルスを供給する。カウンタ３３
はクロツク入力を有し、それには双安定フリップフロッ
プ回路３６により起動されるＡＮＤ回路３８を介して、
クロックパルス発振器３７から高周波パルスが供給され
る。
第３のエッジトリガ単安定フリップフロツプ回路３９は
入力４０を有し〜 そこには時間多蚤イＱ袋亀６から周
波数低減された回線クロツクパルスが供給され「その出
力は回線クロックパルスの前緑に応答して双安定フリッ
プフロップ回路３６のリセット入力へ継続時間の短いパ
ルスを供給してＡＮＤ回路３８を非作動にしカゥンタ３
３の動作を停止する。カゥンタの計数結果がデジタル位
相比較信号を構成しており、デジツト位置数はカウンタ
３３の容量およびクロックパルス発振器３７の周波数に
より定められている。これは第１図の電圧制御発振器１
の出力２から局クロック信号が供給される周波数てし、
倍器より適切に構成できる。本発明は前記実施例に限定
されるものではなく、特許請求の範囲内においているん
な修正が可能である。
入力４０を有し〜 そこには時間多蚤イＱ袋亀６から周
波数低減された回線クロツクパルスが供給され「その出
力は回線クロックパルスの前緑に応答して双安定フリッ
プフロップ回路３６のリセット入力へ継続時間の短いパ
ルスを供給してＡＮＤ回路３８を非作動にしカゥンタ３
３の動作を停止する。カゥンタの計数結果がデジタル位
相比較信号を構成しており、デジツト位置数はカウンタ
３３の容量およびクロックパルス発振器３７の周波数に
より定められている。これは第１図の電圧制御発振器１
の出力２から局クロック信号が供給される周波数てし、
倍器より適切に構成できる。本発明は前記実施例に限定
されるものではなく、特許請求の範囲内においているん
な修正が可能である。
例えば原則として位相比較器５、乗算器１３、メモリ７
、および平均化回路１５のデジタル動作を対応するアナ
ログ動作に置換することを禁止する理由はない。本発明
はまた例えばスェーデン特許第７２１２９４５−５号に
記載されたいわゆる両側同期にも適合できるが、この場
合には更に遠隔通信網内の他の通過局からの位相比較信
号を受信し且つアドレスカウンタ１０１こより制御され
る時間多重イＱ教と、受信した位相比較信号を位相比較
器５が発生した位相比較信号から減算する演算袋贋とが
必要である。従って受信した位相比較信号の中間記憶装
置が必要である。
、および平均化回路１５のデジタル動作を対応するアナ
ログ動作に置換することを禁止する理由はない。本発明
はまた例えばスェーデン特許第７２１２９４５−５号に
記載されたいわゆる両側同期にも適合できるが、この場
合には更に遠隔通信網内の他の通過局からの位相比較信
号を受信し且つアドレスカウンタ１０１こより制御され
る時間多重イＱ教と、受信した位相比較信号を位相比較
器５が発生した位相比較信号から減算する演算袋贋とが
必要である。従って受信した位相比較信号の中間記憶装
置が必要である。
第１図はデジタル遠隔通信網において通過局の位相同期
化を提供する本発明に従った装置の１実施例のブロック
図を示しも第２図は第１図の装置に含まれるデジタル位
相比較器の論理図を示す。 参照符号の説明「 １・…・・電圧制御発振器、３…・
・・制御入力、４……入力回線〜 ５・…・・位相比較
器、７……メモリ、８，１７……アドレス入力〜９…・
・・論取り出力「 １０……アドレスカウンタ、１２…
…分周器、１３……乗算器〜 ａ５…・・・平均化回路
、１６……時間多重イＱ袋、１８……周波数低減器、１
９…・・・演算装置、２０……レジスタ、２１，３８…
…ＡＮＤ回路、２２……フィルタ部〜 ２３・・・・・
・藤本化接点、２４・・・デコーダ、２５…・・・抑止
接点、２６・…・・デジタルフィル夕、２７……デジタ
ル／アナログ変換器、３０，３５，３９・・・・・・単
安定フリツプフロップ回路、３３……カゥンタ、３６・
・・・・・双安定フリップフロツプ回路「３７…・・・
クロックパルス発振器。繁を凶 滋多灘
化を提供する本発明に従った装置の１実施例のブロック
図を示しも第２図は第１図の装置に含まれるデジタル位
相比較器の論理図を示す。 参照符号の説明「 １・…・・電圧制御発振器、３…・
・・制御入力、４……入力回線〜 ５・…・・位相比較
器、７……メモリ、８，１７……アドレス入力〜９…・
・・論取り出力「 １０……アドレスカウンタ、１２…
…分周器、１３……乗算器〜 ａ５…・・・平均化回路
、１６……時間多重イＱ袋、１８……周波数低減器、１
９…・・・演算装置、２０……レジスタ、２１，３８…
…ＡＮＤ回路、２２……フィルタ部〜 ２３・・・・・
・藤本化接点、２４・・・デコーダ、２５…・・・抑止
接点、２６・…・・デジタルフィル夕、２７……デジタ
ル／アナログ変換器、３０，３５，３９・・・・・・単
安定フリツプフロップ回路、３３……カゥンタ、３６・
・・・・・双安定フリップフロツプ回路「３７…・・・
クロックパルス発振器。繁を凶 滋多灘
Claims (1)
- １ デジタル遠隔通信網の通過局の位相同期化装置にお
いて、該装置はフエイズロツクループ内に、局クロツク
信号を供給する出力と遠隔通信網内の他の通過局からの
複数個の入力回線に属する回線クロツク信号により起動
可能な制御入力とを有する電圧制御発振器と、前記局ク
ロツク信号の位相を前記回線クロツク信号の位相と比較
し且つ出力がループフイルタを介して前記電圧制御発振
器の制御入力へ接続されている位相比較器とを有し、前
記ループフイルタは、アドレス入力８と読取り出力９と
を有し前記回線クロツク信号の選定重み係数を記憶する
記憶装置７と、入力１１が前記電圧制御発振器１の出力
２へ接続され出力が前記入力回線に割当てられたアドレ
ス語をサイクリツクに読取り且つ前記記憶装置のアドレ
ス入力へ接続されているアドレスカウンタ１０と、第１
入力が前記位相比較器５の出力６へ接続され第２入力が
前記記憶装置の読取り出力へ接続され且つ出力１４が平
均化装置１５を介して前記電圧制御発振器の制御入力３
へ接続されている乗算器１３と、前記入力回線４と前記
位相比較器間に接続され且つ前記アドレスカウンタの出
力へ接続されたアドレス入力１７を有する時間多重化段
１６とを有することを特徴とする位相同期化装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE7604797A SE398698B (sv) | 1976-04-27 | 1976-04-27 | Anordning for fassynkronisering av en formedlingsstation i ett digitalt telekommunikationsnet |
| SE7604797-6 | 1976-04-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52151511A JPS52151511A (en) | 1977-12-16 |
| JPS6010468B2 true JPS6010468B2 (ja) | 1985-03-18 |
Family
ID=20327696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52048337A Expired JPS6010468B2 (ja) | 1976-04-27 | 1977-04-26 | デジタル遠隔通信網の通過局の位相同期化装置 |
Country Status (28)
| Country | Link |
|---|---|
| US (1) | US4075428A (ja) |
| JP (1) | JPS6010468B2 (ja) |
| AR (1) | AR210303A1 (ja) |
| AU (1) | AU500785B2 (ja) |
| BE (1) | BE853944A (ja) |
| BR (1) | BR7702620A (ja) |
| CA (1) | CA1101512A (ja) |
| CH (1) | CH616540A5 (ja) |
| CS (1) | CS226167B2 (ja) |
| DD (1) | DD130980A5 (ja) |
| DE (1) | DE2714219A1 (ja) |
| DK (1) | DK150436C (ja) |
| EG (1) | EG12839A (ja) |
| ES (1) | ES458184A1 (ja) |
| FI (1) | FI61257C (ja) |
| FR (1) | FR2350012A1 (ja) |
| GB (1) | GB1526637A (ja) |
| HU (1) | HU176230B (ja) |
| IN (1) | IN147874B (ja) |
| IT (1) | IT1075507B (ja) |
| MX (1) | MX144361A (ja) |
| MY (1) | MY8000025A (ja) |
| NL (1) | NL188442C (ja) |
| NO (1) | NO143413C (ja) |
| PL (1) | PL115304B1 (ja) |
| SE (1) | SE398698B (ja) |
| SU (1) | SU659111A3 (ja) |
| YU (1) | YU39800B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1074199B (it) * | 1976-12-23 | 1985-04-17 | Italiana Telecomunicazioni Ora | Memoria elastica per la soppressione del disturbo di fase (jitter)nei sistemi di trasmissione per segnali digitali |
| SE7714965L (sv) * | 1977-12-30 | 1979-07-01 | Ericsson Telefon Ab L M | Anordning for att uppretthalla synkronism i ett digitalt telekommunikationsnet |
| FR2484104A1 (fr) * | 1980-06-06 | 1981-12-11 | Chomette Andre | Boucle d'asservissement a microprocesseur |
| SE430456B (sv) * | 1982-03-10 | 1983-11-14 | Ericsson Telefon Ab L M | Sett och anordning for att fassynkronisera en formedlingstation i ett digitalt telekommunikationsnet |
| SE433282B (sv) * | 1982-09-20 | 1984-05-14 | Ellemtel Utvecklings Ab | Synkroniseringssystem |
| CA1279909C (en) * | 1986-12-15 | 1991-02-05 | Scott Marshall | Apparatus and method for synchronizing a communication system |
| US6392578B1 (en) * | 2000-04-20 | 2002-05-21 | Analog Devices, Inc. | Digital-to-analog converter and a method for facilitating outputting of an analog output of predetermined value from the digital-to-analog converter in response to a digital input code |
| FI121771B (fi) * | 2009-01-16 | 2011-03-31 | Tellabs Oy | Menetelmä ja järjestely kellosignaalin säätämiseksi |
| FI123505B (fi) * | 2011-03-14 | 2013-06-14 | Tellabs Oy | Menetelmä ja laite kellosignaalilähteen ohjaamiseksi |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3311739A (en) * | 1963-01-10 | 1967-03-28 | Ibm | Accumulative multiplier |
| US3504126A (en) * | 1967-05-22 | 1970-03-31 | Bell Telephone Labor Inc | Network synchronization in a time division switching system |
| US3579109A (en) * | 1969-04-02 | 1971-05-18 | Gen Dynamics Corp | Automatic equalizer for digital data transmission systems |
| BE789775A (fr) * | 1971-10-06 | 1973-04-06 | Siemens Ag | Dispositif de synchronisation mutuelle des oscillateurs de cadence de centraux d'un systeme de telecommunications pcm a multiplexage dans le temps |
| US4025720A (en) * | 1975-05-30 | 1977-05-24 | Gte Automatic Electric Laboratories Incorporated | Digital bit rate converter |
-
1976
- 1976-04-27 SE SE7604797A patent/SE398698B/xx not_active IP Right Cessation
-
1977
- 1977-03-26 IN IN452/CAL/77A patent/IN147874B/en unknown
- 1977-03-28 US US05/782,043 patent/US4075428A/en not_active Expired - Lifetime
- 1977-03-30 DE DE19772714219 patent/DE2714219A1/de active Granted
- 1977-04-01 FI FI771016A patent/FI61257C/sv not_active IP Right Cessation
- 1977-04-04 AU AU23947/77A patent/AU500785B2/en not_active Expired
- 1977-04-12 HU HU77EI739A patent/HU176230B/hu unknown
- 1977-04-15 CH CH468477A patent/CH616540A5/de not_active IP Right Cessation
- 1977-04-16 EG EG219/77A patent/EG12839A/xx active
- 1977-04-20 CA CA276,507A patent/CA1101512A/en not_active Expired
- 1977-04-21 FR FR7712026A patent/FR2350012A1/fr active Granted
- 1977-04-21 GB GB16694/77A patent/GB1526637A/en not_active Expired
- 1977-04-25 AR AR267342A patent/AR210303A1/es active
- 1977-04-25 DD DD7700198590A patent/DD130980A5/xx unknown
- 1977-04-25 MX MX168886A patent/MX144361A/es unknown
- 1977-04-25 PL PL1977197630A patent/PL115304B1/pl unknown
- 1977-04-25 YU YU1077/77A patent/YU39800B/xx unknown
- 1977-04-26 JP JP52048337A patent/JPS6010468B2/ja not_active Expired
- 1977-04-26 BR BR7702620A patent/BR7702620A/pt unknown
- 1977-04-26 CS CS772748A patent/CS226167B2/cs unknown
- 1977-04-26 BE BE177005A patent/BE853944A/xx not_active IP Right Cessation
- 1977-04-26 ES ES458184A patent/ES458184A1/es not_active Expired
- 1977-04-26 NO NO771452A patent/NO143413C/no unknown
- 1977-04-26 DK DK182377A patent/DK150436C/da not_active IP Right Cessation
- 1977-04-26 SU SU772474805A patent/SU659111A3/ru active
- 1977-04-27 IT IT22851/77A patent/IT1075507B/it active
- 1977-04-27 NL NLAANVRAGE7704612,A patent/NL188442C/xx not_active IP Right Cessation
-
1980
- 1980-12-30 MY MY25/80A patent/MY8000025A/xx unknown
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1043427A (en) | Interpolating digital filter with input buffer | |
| KR0135978B1 (ko) | 위상 고정루프 회로 및 그러한 회로를 구비한 비트 검출장치 | |
| JPH07202693A (ja) | 電子装置における信号オフセットを補償するための方法、及びそのための装置 | |
| US5455840A (en) | Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator | |
| JPS6010468B2 (ja) | デジタル遠隔通信網の通過局の位相同期化装置 | |
| CA1090888A (en) | Data buffer retiming circuit | |
| JP3272963B2 (ja) | デジタル周波数復調器 | |
| US3935538A (en) | Digital frequency-control circuit | |
| JPS62145924A (ja) | デイジタル・フエ−ズロツクル−プ回路 | |
| US4743857A (en) | Digital/analog phase-locked oscillator | |
| US5644743A (en) | Hybrid analog-digital phase error detector | |
| EP0175888B1 (en) | Circuit for limiting jitter transients during switching | |
| US4596964A (en) | Digital phase locked loop | |
| US4791596A (en) | Method of linear filtering | |
| US4325090A (en) | Device for synchronizing a clock pulse generator with a serial data signal | |
| EP0069317A1 (en) | Circuit arrangement for converting an analog AC voltage signal to a digital signal | |
| CA1266515A (en) | Start pattern detecting apparatus | |
| JPH0410776B2 (ja) | ||
| JP3067222B2 (ja) | デイジタル復調器 | |
| SU1666970A1 (ru) | Дискретное фазосдвигающее устройство | |
| JPH0138244B2 (ja) | ||
| JPS61191122A (ja) | 位相同期回路 | |
| KR900005144B1 (ko) | 전송 및 수신 클럭 위상차를 이용한 슬립 방지회로 | |
| JP2575221B2 (ja) | Ｐｌｌ回路 | |
| JPH0575657A (ja) | Ｆｓｋ通信復調器 |