CS226167B2 - Apparatus for phase-synchronizing transmission stations in digitally controlled telecommunication networks - Google Patents
Apparatus for phase-synchronizing transmission stations in digitally controlled telecommunication networks Download PDFInfo
- Publication number
- CS226167B2 CS226167B2 CS772748A CS274877A CS226167B2 CS 226167 B2 CS226167 B2 CS 226167B2 CS 772748 A CS772748 A CS 772748A CS 274877 A CS274877 A CS 274877A CS 226167 B2 CS226167 B2 CS 226167B2
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- phase
- input
- line
- voltage
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims description 14
- 230000001419 dependent effect Effects 0.000 abstract 1
- 239000000945 filler Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0676—Mutual
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
Vynález se týká zařízení pro fázovou synchronizaci přenosové stanice v číslicové telekomunikační síti s napěťově řízeným oscilátorem, uspořádaným ve fázové konstantní smyčce, který má jeden výstup pro vysílání hodinového signálu stanice a řídicí vstup pro hodinové signály vedení, která patří k soustavě vstupních vedení přicházejících od jiných přenosových stanic telekomunikační sítě, s fázovým komparátorem pro porovnávání fáze hodinového signálu stanice a hodinovými signály vedení a jehož výstup je spojen přes smyčkový filtr se řídicím vstupem napěíově řízeného oscilátoru.
I Zařízení pro fázovou synchronizaci přenosové stanice v číslicové telekomunikační síti je popsáno ve švédském patentním spisu č. 7 212 945-5, který je také souhrnně uveden ve stavu techniky. U tohoto známého zařízení pro synchronizaci obsahuje fázově konstantní smyčka fázový komparátor, který sestává z několika bistabilních klopných obvodů, které jsou uspořádány tak, že vytvářejí porovnávací signály fáze pro hodinový signál stanice z napětově řízeného oscilátoru a pro hodinové signály vedení, příslušející k soustavě vedení, přicházejících z jiných přenosových stanic v telekomunikační síti. Porovnávací signály fáze jsou přiváděny řídicímu vstupu napětově řízeného oscilátoru, když byly předtím upraveny pomocí odporu v obvodu, pro vytváření průměru.
Hodinové signály vedení, které patří k soustavě vedení, přicházejících z různých přenosových stanic v telekomunikační síti, mají však zřídka kdy tutéž stabilitu a kromě toho se může stabilita pro jeden a tentýž hodinový signál vedení časem změnit. Opatření proti tomuto jevu spočívá v tom, Že se použijí různé odporové hodnoty odporu v obvodu pro vytváření průměru ve známých zařízení pro synchronizaci. Potíž spočívá však v tom, že je nutno často měnit odporové hodnoty.
Úkolem vynálezu je, vytvořit zařízení pro fázovou synchronizaci přenosové stanice v číslicové přenosové 9Íti tak, aby shora uvedené problémy stability byly vyřešeny a pro řešení tohoto problému se použije zařízení, kterým se vytváření průměru může často měnit jednoduchým způsobem·
Tento úkol se řeší zařízením shora uvedeného druhu podle vynálezu tím, že smyčkový filtr obsahuje paměl, s adresovým vstupem a čtecím výstupem pro zapamatování zvolených koeficientů hodnocení pro hodinové signály vedení, adresový čítač, jehož vstup je spojen s výstupem napětově řízeného oscilátoru a jehož výstup pro cyklické čtení adresových slov přiřazených přicházejícím vedením je spojen s adresovým vstupem paměti a násobičkou, jejíž první vstup je spojen s prvním výstupem fázového komparátoru, druhý vstup je spojen se čtecím výstupem paměti a jejíž výstup je spojen s řídicím vstupem napělově řízeného oscilátoru přes obvod pro vytváření průměru, přičemž mezi přicházející vedení a fázový komparátor je zařazen časový multiplex, jehož adresový vstup je spojen s výstupem adresového čítače.
Další znaky a výhody vynálezu vyplývají z popisu příkladů provedení znázorněných na připojených výkresech.
Na obr. 1 je znázorněno blokové schéma zapojení výhodného příkladu provedení zařízení pro fázovou synchronizaci přenosové stanice v číslicové telekomunikační síti.
Na obr. 2 je znázorněno schéma zapojení logických obvodů fázového komparátoru, který je obsažen v zařízení podle obr. 1.
V obr. 1 znázorněné zařízení obsahuje ve smyčce s konstantní fází uspořádaný napětově řízený oscilátor £, který má výstup 2, na kterém je vysílán hodinový signál stanice, a řídicí vstup 2» Který je ovládán hodinovými signály vedení, které příslušejí к soustavě vstupních, resp. přicházejících vedení £ 2 jiných přenosových stanic v telekomunikační síti. Zařízení dále obsahuje fázový komparátor 2» který je vytvořen a zapojen tak, že porovnává fázi hodinového signálu stanice s fází hodinových signálů vedení, přičemž jeho výstup 6 je spojen s řídicím vstupem J. napětově řízeného oscilátoru 1 přes smyčkový filtr.
Smyčkový filtr obsahuje podle vynálezu pamět 2, která má adresový vstup 8 a čtecí výstup 2 a je vytvořena tak, že se do ní mohou ukládat zvolené koeficienty hodnocení pro hodinové signály vedení. Smyčkový filtr dále obsahuje adresový čítač £0, jeho vstup Ц, který je prostřednictvím děliče 12 frekvence spojen s výstupem 2 napětově řízeného oscilátoru 2· Jeho výstup je určen pro cyklické čtení přicházejících vedení £, resp. pro cyklické čtení adresových slov, přiřazených přicházejícím vedením £, a je spojen se čtecím vstupem § paměti 2· Smyčkový filtr dále obsahuje násobičku 13. jejíž první vstup je spojen s výstupem 6 fázového komparátoru 2·
Její druhý vstup je spojen se čtecím výstupem 2 paměti 2 a 3aJi výstup ££ je spojen s řídicím vstupem J napětově řízeného oscilátoru £ prostřednictvím obvodu £2 pro vytváření průměrů. Mezi přicházející vedení £ a fázový komparátor 2 j® zařazen časový multiplex £6, jehož adresový vstup 17 je spojen s výstupem adresového čítače £2· Hodinové signály vedení jsou upravovány tak, že se pomocí děliče 12 frekvence sníží jejich frekvence shodně se snížením frekvence hodinových signálů vedení. Přicházející vedení £ jsou ze stejného důvodu vždy opatřena obvodem 18 pro snižování frekvence, který u tohoto příkladu provedení sestává z detektoru synchronizačních slov.
V obvodu £2 pro vytváření průměrů se přivádí součin z násobičky arimetrické jednotce £2, která připočte tento součin к součtu součinů nashromážděnému v registru a potom zapíše nový součet součinů prostřednictvím součtového obvodu ££ do registru 21· Zapamatovaný součet součinů, který se obdrží součtem N sčítanců z aritmetické jednotky £2, přičemž N se rovná počtu přicházejících vedení £, se dále přivádí filtračnímu bloku 22 prostřednictvím snímacího a zkušebního kontaktu 21, Který je řízen adresovým čítačem £0 pro střednicívím dekodéru 2£. přičemž registr 20 se současně vrací zpět tím, že.zapisování z aritmetické jednotky 19 se zablokuje prostřednictvím blokovacího .kontaktu 25, který je spojen s řídicím vstupem součinového obvodu 2_1 a je synchronně se snímacím a zkušebním kontaktem 23 řízen dekodérem 24.
. Filtrační blok 22 sestává u tohoto příkladu provedení z číslicového filtru 26, . za kterým je zařazen čislicovё-naaCogový převodník 27, Ve švédském patentním spisu 369 012 je popsán vhodný příklad provedení čistcového filtru .26, kterým je lehce možné změnit jeho přenosovou funkci H, například podle rozhodnou!, že vytváření průměru v obvodu 15 ' se nebude provádět podle vzhledem k součinům N, přičemž N je rovno počtu přicházejících vedení i, nýbrž vzhledem k součinům N-P, které jsou vytvářeny násobičkou 13.
Symbol P přioom znamená počet těch přicházejících vedení £ z jejich celkového počtu, které vzhledem k jejich hodinovým signálům nebyly vzaty v úvahu, přičemž jejich příslušné koeficienty hodnocení, které jsou uloženy v paméěi X, obdrží.hodnotu nula. Rozhodnutí může být mooivovánG tou skutéčnootí, že fázová stabilita hodinových signálů vedení se u P přicházejících vedení £ z^oSila v takové míře vzhledem k fázové stabilitě hodinových signálů vedení v jiných přicházejících vedení £, že·snížení jejich koeficientů hodnocení nepředstavuje dostatečné protiopatření. Musí se uvést dva specí-áCí případy, totiž jestliže N-P je roven 1, aby se hodinový signál stanice poddídil zvolenému hodinovému signálu vedení.a jestliže se N-P stanoví, resp. je roven nule, přičemž potom je hodinový signál stanice synchronní vzhledem k hodinovým signálům vedení.
v. V čís^Cových telekomunikačních systémech je podstatné, aby všechny tyto alternativy byly realizovatelné. Podle vynálezu se tohoto cíle dosáhne změnou koeficientů hodnocení, které jsou uloženy v paimti X a jestliže je to nutné, také změnou přenosové funkce H v číslCovém filtru 26. Všech těchto změn se dosáhne jednoduše tím, že . se nahradí obsah číslicové paměěi, což se může provést, jak je dobře známo, bu3to ručně, nebo automaticky.
Obr. 2 ukazuje schéma zapojení logických obvodů ve fázovém, k^mpa^o™ 5. použitého v zařízení podle obr. 1. MonootaGblní klopný obvod 30. který·je řízen předními čely impulsů, má vstup 31. na který je přiváděn hodinový signál stanice se sníženou frekvencí g og jehož přední čelo reaguje. Ng jeho výstupu 32 je vysílán impuls s krátkou dobou trvání·pro aktivaci násobičky 13 g obvodu 15 pro vytváření průměrů, přičemž výsledek počítání . se přivádí do čítače 33 v násobičce 13 prostřednictvím výstupu 34 čítače 33. Druhý pococSaGilní klopný obvod XI, který je řízen čelem, je zapojen v sérii s prvním ponoctabiloím klopným obvodem 30» je vytvořen tak, že reaguje og zadní čelo impulsu og výstupu 32» přičemž se vysílá krátkodobý impuls oa vratný vstup čítače 33 g řídicí vstup bistabiliího klopného obvodu 36.
čítač 33 má taktovací vstup, og který se přivádějí vysokofrekvenční impulsy z generátoru 37 hodinových impulsů .přes součtový obvod 38. který je řízen bisl^e^bi.lnm klopným obvodem 36. Třeeí, čely řízený monosseablní klopný obvod 39. má vstup £0, na který .se přivádějí hodinové impulsy vedení se sníženou frekvencí z časového mut^íiplexeru 16 g při výskytu zadního čela těchto impulsů se vyšle krátkodobý, resp. krátkodobé impulsy og vratný vstup bistabilního klopného obvodu 3J5, přičemž vybuzování součinového · obvodu 38 přestane G čítač 33, se zastaví. Výsledek počítání tohoto čítače tvoří čísiccový signál fázového porovnání, přičemž se určí počet čí^^ových míst kapaGctní schopno^! čítače 33 g frekvence generátoru 37 hodinových impulsů. Geeorátor 37 .hodinových impulsů může být tvořen násobičem frekvence, kterému je přiváděn hodinový signál stanice z výstupu 2 napěťově řízeného oscilátoru £ v obr. 1.
Vynález není omezen na popsané provedení. Naapíklad děje, probíhaGící ve fázovém komparátoru 5,, v násobičce £3. v pamměi X g v obvodu 15 pro vytváření průměrů se . mohou nahradit odpoovdaGícími analogovými průběhy. Dále je třeba edйraze0t, že vynález se může použít i u takzvané . dvoustranné synchronizace, jak je například popsána ve švédském patentním spi2261 67 su 7 212 .945-5, přičemž je však ·potřebný další časový multiplexer, aby se přijaly signály fázového porovnání's jiných přenosových stanic v.telekomunikační síti a který by se řídit adresovým čítačem £0. Dále by bylo potřebné další aritmetické ústrojí, aby se mohly odeččst přijaté signály fázového. porovnání' od přiřazených signálů fázového pozrovnání, které jsou vytvářeny fázovým kommprátorem J. Pro přijaté signály fázového porovnání jsou pak rovněž potřebná vložená paměťová Ústrojí. ·
Claims (1)
- PŘEDMĚT VYNÁLEZU :Zařízení pro fázovou synchronizaci přenosové stanice v . číslicové telekomunikační síti s napěťově řízeiým oscilátorem, uspořádarým ve smyčce s konstantní fází, který má výstup pro vysílání hodinového signálu stanice a řídicí vstup pro hodinové signály vedení, příslušejících k soustavě přicházejících vedení z jiných přenosových stanic v telekomunikační síti a s fázovým kommarátorem uspořádným pro porovnání fáze hodinového · signálu stanice s fází hodinových signálů vedení a jehož výstup je spojen přes smyčkový filtr . se řídicím vstupem napěťově řízeného oscilátoru, vyznaauúící se tím, že smyčkový filtr obsahuje paměť (7) pro ukládání zvolených·koeficientů hodnocení pro hodinové signály vedení, která má čtecí · výstup (9) a adresový vstup (8), na který je připojen výstup pro cyklické čtení adresových slov přiřazených přicházejícím vedením (4) adresového čítače (10), jehož vstup (11) je spojen s výstupem (2) napěťově řízeného oscilátoru (1) a dále obsahuje násobičku (13), jejíž první vstup je spojen s výstupem (6) fázového kommprátoru (5) a jejíž druhý vstup je spojen se čtecím . výstupem (9) ·pamměi (7) a ·jejíž výstup (14) je spojen přes obvod (15) pro vytváření průměrů se řídicím vstupem (3) napětově řízeného oscilátoru (1), přičemž mezi přichááeeící vedení (4) a mezi fázový ko^mpar^á.oir (5) je zapojen časový multiatex (16), jehož adresový vstup (17) je spojen s výstupem adresového čítače (10).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE7604797A SE398698B (sv) | 1976-04-27 | 1976-04-27 | Anordning for fassynkronisering av en formedlingsstation i ett digitalt telekommunikationsnet |
Publications (1)
Publication Number | Publication Date |
---|---|
CS226167B2 true CS226167B2 (en) | 1984-03-19 |
Family
ID=20327696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CS772748A CS226167B2 (en) | 1976-04-27 | 1977-04-26 | Apparatus for phase-synchronizing transmission stations in digitally controlled telecommunication networks |
Country Status (28)
Country | Link |
---|---|
US (1) | US4075428A (cs) |
JP (1) | JPS6010468B2 (cs) |
AR (1) | AR210303A1 (cs) |
AU (1) | AU500785B2 (cs) |
BE (1) | BE853944A (cs) |
BR (1) | BR7702620A (cs) |
CA (1) | CA1101512A (cs) |
CH (1) | CH616540A5 (cs) |
CS (1) | CS226167B2 (cs) |
DD (1) | DD130980A5 (cs) |
DE (1) | DE2714219A1 (cs) |
DK (1) | DK150436C (cs) |
EG (1) | EG12839A (cs) |
ES (1) | ES458184A1 (cs) |
FI (1) | FI61257C (cs) |
FR (1) | FR2350012A1 (cs) |
GB (1) | GB1526637A (cs) |
HU (1) | HU176230B (cs) |
IN (1) | IN147874B (cs) |
IT (1) | IT1075507B (cs) |
MX (1) | MX144361A (cs) |
MY (1) | MY8000025A (cs) |
NL (1) | NL188442C (cs) |
NO (1) | NO143413C (cs) |
PL (1) | PL115304B1 (cs) |
SE (1) | SE398698B (cs) |
SU (1) | SU659111A3 (cs) |
YU (1) | YU39800B (cs) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1074199B (it) * | 1976-12-23 | 1985-04-17 | Italiana Telecomunicazioni Ora | Memoria elastica per la soppressione del disturbo di fase (jitter)nei sistemi di trasmissione per segnali digitali |
SE7714965L (sv) * | 1977-12-30 | 1979-07-01 | Ericsson Telefon Ab L M | Anordning for att uppretthalla synkronism i ett digitalt telekommunikationsnet |
FR2484104A1 (fr) * | 1980-06-06 | 1981-12-11 | Chomette Andre | Boucle d'asservissement a microprocesseur |
SE430456B (sv) * | 1982-03-10 | 1983-11-14 | Ericsson Telefon Ab L M | Sett och anordning for att fassynkronisera en formedlingstation i ett digitalt telekommunikationsnet |
SE433282B (sv) * | 1982-09-20 | 1984-05-14 | Ellemtel Utvecklings Ab | Synkroniseringssystem |
CA1279909C (en) * | 1986-12-15 | 1991-02-05 | Scott Marshall | Apparatus and method for synchronizing a communication system |
US6392578B1 (en) * | 2000-04-20 | 2002-05-21 | Analog Devices, Inc. | Digital-to-analog converter and a method for facilitating outputting of an analog output of predetermined value from the digital-to-analog converter in response to a digital input code |
FI121771B (fi) * | 2009-01-16 | 2011-03-31 | Tellabs Oy | Menetelmä ja järjestely kellosignaalin säätämiseksi |
FI123505B (fi) * | 2011-03-14 | 2013-06-14 | Tellabs Oy | Menetelmä ja laite kellosignaalilähteen ohjaamiseksi |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3311739A (en) * | 1963-01-10 | 1967-03-28 | Ibm | Accumulative multiplier |
US3504126A (en) * | 1967-05-22 | 1970-03-31 | Bell Telephone Labor Inc | Network synchronization in a time division switching system |
US3579109A (en) * | 1969-04-02 | 1971-05-18 | Gen Dynamics Corp | Automatic equalizer for digital data transmission systems |
BE789775A (fr) * | 1971-10-06 | 1973-04-06 | Siemens Ag | Dispositif de synchronisation mutuelle des oscillateurs de cadence de centraux d'un systeme de telecommunications pcm a multiplexage dans le temps |
US4025720A (en) * | 1975-05-30 | 1977-05-24 | Gte Automatic Electric Laboratories Incorporated | Digital bit rate converter |
-
1976
- 1976-04-27 SE SE7604797A patent/SE398698B/xx not_active IP Right Cessation
-
1977
- 1977-03-26 IN IN452/CAL/77A patent/IN147874B/en unknown
- 1977-03-28 US US05/782,043 patent/US4075428A/en not_active Expired - Lifetime
- 1977-03-30 DE DE19772714219 patent/DE2714219A1/de active Granted
- 1977-04-01 FI FI771016A patent/FI61257C/sv not_active IP Right Cessation
- 1977-04-04 AU AU23947/77A patent/AU500785B2/en not_active Expired
- 1977-04-12 HU HU77EI739A patent/HU176230B/hu unknown
- 1977-04-15 CH CH468477A patent/CH616540A5/de not_active IP Right Cessation
- 1977-04-16 EG EG219/77A patent/EG12839A/xx active
- 1977-04-20 CA CA276,507A patent/CA1101512A/en not_active Expired
- 1977-04-21 FR FR7712026A patent/FR2350012A1/fr active Granted
- 1977-04-21 GB GB16694/77A patent/GB1526637A/en not_active Expired
- 1977-04-25 AR AR267342A patent/AR210303A1/es active
- 1977-04-25 DD DD7700198590A patent/DD130980A5/xx unknown
- 1977-04-25 MX MX168886A patent/MX144361A/es unknown
- 1977-04-25 PL PL1977197630A patent/PL115304B1/pl unknown
- 1977-04-25 YU YU1077/77A patent/YU39800B/xx unknown
- 1977-04-26 JP JP52048337A patent/JPS6010468B2/ja not_active Expired
- 1977-04-26 BR BR7702620A patent/BR7702620A/pt unknown
- 1977-04-26 CS CS772748A patent/CS226167B2/cs unknown
- 1977-04-26 BE BE177005A patent/BE853944A/xx not_active IP Right Cessation
- 1977-04-26 ES ES458184A patent/ES458184A1/es not_active Expired
- 1977-04-26 NO NO771452A patent/NO143413C/no unknown
- 1977-04-26 DK DK182377A patent/DK150436C/da not_active IP Right Cessation
- 1977-04-26 SU SU772474805A patent/SU659111A3/ru active
- 1977-04-27 IT IT22851/77A patent/IT1075507B/it active
- 1977-04-27 NL NLAANVRAGE7704612,A patent/NL188442C/xx not_active IP Right Cessation
-
1980
- 1980-12-30 MY MY25/80A patent/MY8000025A/xx unknown
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3903482A (en) | Arrangement for interference suppression in phase locked loop synchronized oscillators | |
SE447620B (sv) | Anordning for tidmultiplex dataoverforing | |
US5719577A (en) | Low-cost integrable device for the acquisition of electric signals in compliance with the arnic 429 standard | |
CS226167B2 (en) | Apparatus for phase-synchronizing transmission stations in digitally controlled telecommunication networks | |
US3893033A (en) | Apparatus for producing timing signals that are synchronized with asynchronous data signals | |
EP1350324A2 (en) | Phase locked loop | |
US4743857A (en) | Digital/analog phase-locked oscillator | |
US4234953A (en) | Error density detector | |
US5305323A (en) | Technique for digitally detecting bit-error densities that occur in a serial bit stream | |
US4718059A (en) | Method of transmitting information in a digital transmission system | |
US4780895A (en) | Circuit for stabilizing the rate at which pulses appear | |
US3745535A (en) | Modular synchronous buffer unit for a buffer having a capacity depending on the number of interconnected identical buffer units | |
US3908091A (en) | Dial pulse correction circuit for telephone signaling system | |
US3541456A (en) | Fast reframing circuit for digital transmission systems | |
US3551598A (en) | Signal-evaluating logic with circulating memory for time-sharing telecommunication system | |
US4092605A (en) | Phase delay simulator | |
US4405990A (en) | Apparatus for determining the ratio of two signal repetition rates | |
US3023363A (en) | Rate divider circuit | |
SU1666970A1 (ru) | Дискретное фазосдвигающее устройство | |
US4370891A (en) | Dual element-single oscillator-ratio type digital transducer | |
US3546594A (en) | Analog distortion measurement apparatus for isochronous coded telegraph and data signals | |
US3870969A (en) | Digital logic frequency control loop for multivibrator composed of two monostable elements | |
RU2167493C1 (ru) | Устройство синхронизации | |
KR100278018B1 (ko) | 기준펄스동기카운터 | |
SU1720028A1 (ru) | Многоканальный фазометр |