HU176230B - Apparatus for phase-synchronizing relay stations of a digital communication network - Google Patents

Apparatus for phase-synchronizing relay stations of a digital communication network Download PDF

Info

Publication number
HU176230B
HU176230B HU77EI739A HUEI000739A HU176230B HU 176230 B HU176230 B HU 176230B HU 77EI739 A HU77EI739 A HU 77EI739A HU EI000739 A HUEI000739 A HU EI000739A HU 176230 B HU176230 B HU 176230B
Authority
HU
Hungary
Prior art keywords
output
phase
input
clock
incoming
Prior art date
Application number
HU77EI739A
Other languages
English (en)
Inventor
Aleksander Marlevi
Johan O Anas
Walter Chisler
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of HU176230B publication Critical patent/HU176230B/hu

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0676Mutual
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688Change of the master or reference, e.g. take-over or failure of the master

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

A találmány berendezés digitális hírközlő hálózat közvetítő állomásának fázisszinkronizálására.
Digitális hírközlő hálózatban a közvetítő állomás fázisszinkronizálását biztosító megoldást írnak le a 7 212 945—5 számú svéd szabadalmi leírásban, amelyben a korábbi megoldások is röviden ismertetve vannak. Ebben az ismert fázisszinkronizáló berendezésben a fáziszárt hurok tartalmaz egy fázisösszehasonlítót, amely több flip-flop-ból áll, és amely gondoskodik a közvetítő állomás feszültségvezérelt oszcillátoráról származó órajel és a hírközlő hálózat más közvetítő állomásairól bejövő vonalak órajeleinek fázisösszehasonlításáról. Az így előállított fázisösszehasonlító jeleket megfelelő ellenállásokon át egy átlagoló hálózatban egyesítik, majd a kapott jellel a feszültségvezérelt oszcillátor vezérlő bemenetére hatnak.
A hírközlő hálózatokban a különböző közvetítő állomásokról bejövő vonalak többségéhez tartozó órajelek azonban ritkán azonos stabilitásúak, és a stabilitás az időben és egy ugyanazon órajelnél is változhat. Az ismert szinkronizáló berendezésekben ezt úgy veszik figyelembe, hogy az átlagoló hálózatban egymástól különböző értékű ellenállásokat alkalmaznak. A gyakorlatban azonban az a nehézség adódik, hogy ezeket az ellenállásokat gyakran kell változtatni.
A találmány az említett stabilitási probléma figyelembevételével olyan megoldást ad, amelyik megkönnyíti az átlagolás gyakori változtatását.
A találmány tehát berendezés digitális hírközlő' hálózat közvetítő állomásának fázisszinkronizálására, amely berendezésnek fáziszárt hurokban levő, a közvetítő állomás órajelét szolgáltató feszültségvezé5 relt oszcillátora, más közvetítő állomásokról bejövő vonalak órajelfázisait a közvetítő állomás órajelfázisával összehasonlító fázisösszehasonlítója, és a fázisösszehasonlító kimenetét a feszültségvezérelt oszcillátor vezérlő bemenetére csatlakoztató hurok10 szűrője van. A berendezést az jellemzi, hogy a hurokszűrőnek a bejövő vonali órajelek részére súlyozó tényezőket tároló memóriája, egyik bemenetével a fázisösszehasonlító kimenetére másik bemenetével a memória kimenetére csatlakoztatott 15 szorzóáramköre, és bemenetével a feszültségvezérelt oszcillátor kimenetére, kimenetével pedig a memória címbemenetére csatlakoztatott címszámlálója van, továbbá a szorzóáramkör kimenete átlagoló áramkörön keresztül a feszültségvezérelt oszcillátor 20 vezérlő bemenetére van csatlakoztatva, valamint a bejövő vonalak és a fázisösszehasonlító közé multiplexer fokozat van beiktatva, amely multiplexer fokozat címbemenete a címszámláló kimenetéhez van csatlakoztatva.
A találmányt a továbbiakban a rajzon szemléltetett előnyös kiviteli alak alapján ismertetjük, ahol az
1, ábra a találmány szerinti berendezés egy előnyös kiviteli alakjának tömbvázlatát, a
2. ábra pedig az 1. ábra szerinti berendezés digitális fázisösszehasonlítójának logikai tömbvázlatát mutatja.
Az 1. ábrán a találmány szerinti berendezés szemléltetett kiviteli alakja magában foglal egy fáziszárt hurokban levő feszültségvezérelt 1 oszcillátort, amelynek 2 kimenete a közvetítő állomás saját órajelét szolgáltatja, és amelynek órajelfrekyenciája 3 vezérlő bemenetére adott feszültséggel vezérelhető. A hírközlő hálózatban más közvetítő állomásokról származó bejövő 4 vonalakhoz tartozó órajeleket a közvetítő állomás saját órajelével 5 fázisösszehasonlító hasonlítja össze, amelynek 6 kimenete hurokszűrőn keresztül a feszültségvezérelt 1 oszcillátor 3 vezérlő bemenetéhez van kapcsolva.
A hurokszűrő tartalmaz egy 7 memóriát 10 címszámlálót, 13 szorzóáramkört és 15 átlagoló áramkört. A 7 memóriának 8 címbemenete és a kiolvasott adatokat szolgáltató 9 kimenete van, és a bejövő vonali órajelek számára tárolja a kiválasztott súlyozó tényezőket. A 10 címszámláló 11 bemenete 12 frekvenciaosztón keresztül a feszültségvezérelt 1 oszcillátor 2 kimenetéhez van kapcsolva, kimenete pedig a bejövő 4 vonalaknak megfelelő adatok periodikus kiolvasására a 7 memória 8 címbemenetéhez van csatlakoztatva. A 13 szorzóáramkör egyik bemenete az 5 fázisösszehasonlító 6 kimenetére, másik bemenete a Ί memória 9 kimenetére van, 14 kimenete pedig a 15 átlagoló áramkörön át a feszültségvezérelt 1 oszcillátor 3 vezérlő bemenetére van kapcsolva. A bejövő 4 vonalak és az 5 fázisösszehasonlító közé 16 multiplexer fokozat van beiktatva, amely a 10 címszámláló kimenetéhez kapcsolt 17 címbemenettel rendelkezik. A bejövő 4 vonalak órajeleit — a 12 frekvenciaosztó által végrehajtott saját órajel frekvenciaosztásnak megfelelően — leosztjuk, a bejövő 4 vonalakba e célból megfelelő 18 frekvenciaosztót iktatunk be, amelyet például egy szinkronizáló szó-detektor valósítunk meg.
A 15 átlagoló áramkörben a 13 szorzóáramkörből származó szorzat eredmény 19 aritmetikai egységbe jut, amely azt hozzáadja egy 20 tárolóban tárolt szorzat összeghez, majd az új szorzat összeget visszaírja a 20 tárolóba 21 ÉS-kapun keresztül. A tárolt szorzat összeget, amelyet a 19 aritmetikai egységből nyerünk N összegezés után, ahol N a bejövő 4 vonalak száma, a 10 címszámláló által 24 dekódolón át vezérelt 23 mintavevő kapcsoló útján betápláljuk egy 22 szűrőegységbe, és egyidejűleg a 20 tárolót alapállapotba hozzuk azáltal, hogy a 19 aritmetikai egységről a beírást megtiltjuk a 21 ÉS-kapu vezérlő bemenetéhez kapcsolt 25 tiltó kapcsoló útján. A 25 tiltó kapcsolót a 24 dekódoló vezérli szinkronban a 23 mintavevő kapcsolóval.
A példaképpeni kivitelben a 22 szűrőegység 26 digitális szűrőből és ezután kapcsolt 27 digitál-analóg átalakítóból áll. A 369 012 számú svéd szabadalmi leírásban a 26 digitális szűrő olyan kiviteli alakját igák le, mely megkönnyíti a digitális szűrő H átviteli függvényének megváltoztatását, például annak a döntésnek megfelelően, hogy a 15 átlagoló áramkörben az átlagolást nem N szorzat eredmény re végezzük el, ahol N az összes bejövő 4 vonal száma, hanem csak a 13 szorzóáramkör által létrehozott Ν—P szorzat eredményre, ahol P ama bejövő 4 vonalak száma, amelyeket órajelüket illetően figyelmen kívül hagyunk, mivel a hozzájuk tartozó, a 7 memóriában tárolt súlyozó tényező éppen zérus értékű. A döntést indokolhatja az a tény, hogy ebben a P számú bejövő 4 vonalban az órajelek stabilitása annyira rossz a többi bejövő 4 vonalban érkező órajelek stabilitásához képest, hogy csupán a súlyozó tényező csökkentése nem elegendő. Főleg két különleges esetet kell kiemelnünk. Az elsőnél az N—P-t egyenlővé tesszük 1 -gyei, azért hogy a közvetítő állomás saját órajele egyetlen kiválasztott bejövő vonal órajelét kövesse, a másodiknál N-P-t egyenlővé tesszük 0-val, ekkor a közvetítő állomás saját órajele a bejövő vonalai órajelekhez viszonyítva aszinkronná válik. Digitális hírközlő rendszerekben lényeges, hogy mindezen alternatívák rendelkezésre álljanak. Erről a találmánynak megfelelően a 7 memóriában tárolt súlyozó tényezők változtatása és — ha szükséges — a 26 digitális szűrőben a H átviteli függvény változtatása révén gondoskodunk. Mindezeket a változtatásokat könnyen el lehet végezni egy digitális memória tartalmának megváltoztatásával, amelyet kézi vagy automatikus úton, önmagában ismert módon valósíthatunk meg.
A 2. ábra az 1. ábrán szemléltetett berendezés 5 fázisösszehasonlítójának logikai tömbvázlatát mutatja. Egy élre indított 30 monostabil flip-flop 31 bemenetét táplálja a frekvenciában leosztott saját órajel, melynek felfutó éle indítja a 30 monostabil flip-flopot A 30 monostabil flip-flop 32 kimenetén egy rövididőtartamú impulzust szolgáltat a 13 szorzóáramkör és a 15 átlagoló áramkör működtetésére. Egy 33 számláló tartalma 34 kimenetén keresztül a 13 szorzóáramkörbe kerül. A 30 monostabil flip-flop 32 kimenetére élre indított 35 monostabil flip-flop van csatlakoztatva, amely a 32 kimeneten levő impulzusok lefutó élére egy rövid időtartamú impulzust ad a 33 számláló alapállapotba hozó (rését) bemenetére és egy 36 bistabil flip-flop beállító bemenetére
A 33 számláló órajel bemenetét 37 órajelgenerátorról származó nagyfrekvenciájú impulzusok táplálják a 36 bistabil flip-flop által vezérelt 38 ÉS-kapun keresztül. A 36 bistabil flip-flop alapállapotba hozó bemenetére élre indított 39 monostabil flip-flop kimenete van kapcsolva, melynek 40 bemenetét a 16 multiplexer fokozatról származó, frekvenciában leosztott bejövő vonali órajelek táplálják, és ezeknek felfutó élére egy rövid időtartamú impulzust ad a 36 bistabil flip-flop alapállapotba hozó bemenetére. így a 38 ÉS-kapu működését megszünteti és a 33 számlálót leállítja. Ez utóbbinak tartalma egy digitális fázisösszehasonlító jelet képez, amelyben a digithelyzetek számát a 33 számláló befogadóképessége és a 37 órajelgenerátor frekvenciája határozza meg. Ezt alkalmas módon egy frekvenciaszorzó is képezheti, amelyet az 1. ábrán a feszültségvezérelt 1 oszcillátor 2 kimenetéről származó saját órajel táplál.
A találmány nem korlátozódik a leírt kiviteli alakra, hanem az sokféleképpen módosítható. Például, elvben semmi sem tiltja, hogy a digitális 5 fázisösszehasonlítót, a 13 szorzóáramkört, a 7 memóriát és a 15 átlagoló áramkört megfelelően analóg áramkörökkel helyettesítsük. A találmány ugyancsak alkalmas a 7 212 945-5 számú svéd szabadalmi leírásban ismertetett, úgynevezett kétoldali szinkronizálásra, mely esetben azonban egy további, a 10 címszámláló által vezérelt multiplexer fokozat szükséges ahhoz, hogy a hírközlő hálózatban egy másik közvetítő állomásról származó fázisösszehasonlító jeleket megkapjuk, és egy további aritmetikai egység szükséges ahhoz, hogy kivonjuk a kapott fázisösszehasonlító jeleket az 5 fázisösszehasonlító által előállított megfelelő fázisösszehasonlító jelekből. Természetesen a kapott fázisösszehasonlító jelekhez közbenső tároló eszköz szükséges.
Szabadalmi igénypont:

Claims (1)

  1. Szabadalmi igénypont:
    Berendezés digitális hírközlő hálózat közvetítő állomásának fázisszinkronizálására, amely berendezésnek fáziszárt hurokban levő, a közvetítő állomás órajelét szolgáltató feszültségvezérelt oszcillátora, más közvetítő állomásokról bejövő vonalak órajelfázisait a közvetítő állomás órajelfázisával összehasonlító fázisösszehasonlítója, és a fázisösszehason5 lító kimenetét a feszültségvezérelt oszcillátor vezérlő bemenetére csatlakoztató hurokszűrője van, azzal jellemezve, hogy a hurokszűrőnek a bejövő vonali órajelek részére súlyozó tényezőket tároló memóriája (7), egyik bemenetével a fázisösszeha10 sonlító (5) kimenetére (6), másik bemenetével a memória (7) kimenetére (9) csatlakoztatott szorzóáramköre (13), és bemenetével (11) a feszültségvezérelt oszcillátor (1) kimenetére (2), kimenetével pedig a memória (7) címbemenetére (8) csatlakoz15 tatott címszámlálója (10) van, továbbá a szorzóáramkör (13) kimenete (14) átlagoló áramkörön (15) keresztül a feszültségvezérelt oszcillátor (1) vezérlő bemenetére (3) van csatlakoztatva, valamint a bejövő vonalak (4) és a fázisösszehasonlító (5) 20 közé multiplexer fokozat (16) van beiktatva, amely multiplexer fokozat (16) címbemenete (17) a címszámláló (10) kimenetéhez van csatlakoztatva.
    1 rajz, 2 ábra
    A kiadásért féld: a Közgazdasági és Jogi Könyvkiadó igazgatója
    814078 - Zrínyi Nyomda, Budapest
HU77EI739A 1976-04-27 1977-04-12 Apparatus for phase-synchronizing relay stations of a digital communication network HU176230B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE7604797A SE398698B (sv) 1976-04-27 1976-04-27 Anordning for fassynkronisering av en formedlingsstation i ett digitalt telekommunikationsnet

Publications (1)

Publication Number Publication Date
HU176230B true HU176230B (en) 1981-01-28

Family

ID=20327696

Family Applications (1)

Application Number Title Priority Date Filing Date
HU77EI739A HU176230B (en) 1976-04-27 1977-04-12 Apparatus for phase-synchronizing relay stations of a digital communication network

Country Status (28)

Country Link
US (1) US4075428A (hu)
JP (1) JPS6010468B2 (hu)
AR (1) AR210303A1 (hu)
AU (1) AU500785B2 (hu)
BE (1) BE853944A (hu)
BR (1) BR7702620A (hu)
CA (1) CA1101512A (hu)
CH (1) CH616540A5 (hu)
CS (1) CS226167B2 (hu)
DD (1) DD130980A5 (hu)
DE (1) DE2714219A1 (hu)
DK (1) DK150436C (hu)
EG (1) EG12839A (hu)
ES (1) ES458184A1 (hu)
FI (1) FI61257C (hu)
FR (1) FR2350012A1 (hu)
GB (1) GB1526637A (hu)
HU (1) HU176230B (hu)
IN (1) IN147874B (hu)
IT (1) IT1075507B (hu)
MX (1) MX144361A (hu)
MY (1) MY8000025A (hu)
NL (1) NL188442C (hu)
NO (1) NO143413C (hu)
PL (1) PL115304B1 (hu)
SE (1) SE398698B (hu)
SU (1) SU659111A3 (hu)
YU (1) YU39800B (hu)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1074199B (it) * 1976-12-23 1985-04-17 Italiana Telecomunicazioni Ora Memoria elastica per la soppressione del disturbo di fase (jitter)nei sistemi di trasmissione per segnali digitali
SE7714965L (sv) * 1977-12-30 1979-07-01 Ericsson Telefon Ab L M Anordning for att uppretthalla synkronism i ett digitalt telekommunikationsnet
FR2484104A1 (fr) * 1980-06-06 1981-12-11 Chomette Andre Boucle d'asservissement a microprocesseur
SE430456B (sv) * 1982-03-10 1983-11-14 Ericsson Telefon Ab L M Sett och anordning for att fassynkronisera en formedlingstation i ett digitalt telekommunikationsnet
SE433282B (sv) * 1982-09-20 1984-05-14 Ellemtel Utvecklings Ab Synkroniseringssystem
CA1279909C (en) * 1986-12-15 1991-02-05 Scott Marshall Apparatus and method for synchronizing a communication system
US6392578B1 (en) * 2000-04-20 2002-05-21 Analog Devices, Inc. Digital-to-analog converter and a method for facilitating outputting of an analog output of predetermined value from the digital-to-analog converter in response to a digital input code
FI121771B (fi) * 2009-01-16 2011-03-31 Tellabs Oy Menetelmä ja järjestely kellosignaalin säätämiseksi
FI123505B (fi) * 2011-03-14 2013-06-14 Tellabs Oy Menetelmä ja laite kellosignaalilähteen ohjaamiseksi

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3311739A (en) * 1963-01-10 1967-03-28 Ibm Accumulative multiplier
US3504126A (en) * 1967-05-22 1970-03-31 Bell Telephone Labor Inc Network synchronization in a time division switching system
US3579109A (en) * 1969-04-02 1971-05-18 Gen Dynamics Corp Automatic equalizer for digital data transmission systems
BE789775A (fr) * 1971-10-06 1973-04-06 Siemens Ag Dispositif de synchronisation mutuelle des oscillateurs de cadence de centraux d'un systeme de telecommunications pcm a multiplexage dans le temps
US4025720A (en) * 1975-05-30 1977-05-24 Gte Automatic Electric Laboratories Incorporated Digital bit rate converter

Also Published As

Publication number Publication date
EG12839A (en) 1979-09-30
GB1526637A (en) 1978-09-27
JPS52151511A (en) 1977-12-16
YU39800B (en) 1985-04-30
FI771016A (hu) 1977-10-28
SE398698B (sv) 1978-01-09
IT1075507B (it) 1985-04-22
NL188442C (nl) 1992-06-16
DK182377A (da) 1977-10-28
AU500785B2 (en) 1979-05-31
SE7604797L (sv) 1977-10-28
YU107777A (en) 1982-05-31
BE853944A (fr) 1977-08-16
DE2714219A1 (de) 1977-11-17
SU659111A3 (ru) 1979-04-25
NL188442B (nl) 1992-01-16
NO143413C (no) 1981-02-04
JPS6010468B2 (ja) 1985-03-18
IN147874B (hu) 1980-07-26
MY8000025A (en) 1980-12-31
DD130980A5 (de) 1978-05-17
CA1101512A (en) 1981-05-19
DK150436C (da) 1987-07-13
FR2350012B1 (hu) 1983-11-10
CH616540A5 (hu) 1980-03-31
NO771452L (no) 1977-10-28
DE2714219C2 (hu) 1987-08-20
NO143413B (no) 1980-10-27
NL7704612A (nl) 1977-10-31
MX144361A (es) 1981-10-05
DK150436B (da) 1987-02-23
FI61257B (fi) 1982-02-26
US4075428A (en) 1978-02-21
ES458184A1 (es) 1978-04-01
PL115304B1 (en) 1981-03-31
AR210303A1 (es) 1977-07-15
BR7702620A (pt) 1978-02-28
CS226167B2 (en) 1984-03-19
AU2394777A (en) 1978-10-12
FR2350012A1 (fr) 1977-11-25
FI61257C (fi) 1982-06-10

Similar Documents

Publication Publication Date Title
US5633608A (en) Digital delay line
US5488641A (en) Digital phase-locked loop circuit
US4400817A (en) Method and means of clock recovery in a received stream of digital data
US5546432A (en) Method and apparatus for attenuating jitter in a digital transmission line
US4573017A (en) Unitary phase and frequency adjust network for a multiple frequency digital phase locked loop
US5349310A (en) Digitally controlled fractional frequency synthesizer
JPS61163745A (ja) 位相相関器
JPS594900B2 (ja) クロック再生回路
US4146841A (en) Technique for combatting jitter in multiple phase transmission system
HU176230B (en) Apparatus for phase-synchronizing relay stations of a digital communication network
KR0139197B1 (ko) 디지탈 위상 고정 루프 회로
US4668917A (en) Phase comparator for use with a digital phase locked loop or other phase sensitive device
KR0138764B1 (ko) 검출 시스템
US4079371A (en) Rate converter for digital signals having a negative feedback phase lock loop
GB2212366A (en) Digital data separator
CA1320543C (en) Process for the reception of a binary digital signal
US3499995A (en) Frequency and time division multiplex signalling systems using successive changes of frequency band and time slot
EP0670635B1 (en) Phase-locked loop oscillator, and moving-average circuit, and division-ratio equalization circuit suitable for use in the same
US5617454A (en) Transmission system
US5446766A (en) Digital communication systems
JPS5957530A (ja) 位相同期回路
US5243630A (en) Method of and arrangement for generating a clock signal from a biphase modulated digital signal
US3449691A (en) Digital phase-locked loop
EP1006660A2 (en) Clock reproduction and identification apparatus
US5903593A (en) Spread spectrum signal receiver

Legal Events

Date Code Title Description
HU90 Patent valid on 900628