DK150436B - Anordning til fasesynkronisering af en overfaeringsstation i et digitalt telekommunikationsnet - Google Patents
Anordning til fasesynkronisering af en overfaeringsstation i et digitalt telekommunikationsnet Download PDFInfo
- Publication number
- DK150436B DK150436B DK182377AA DK182377A DK150436B DK 150436 B DK150436 B DK 150436B DK 182377A A DK182377A A DK 182377AA DK 182377 A DK182377 A DK 182377A DK 150436 B DK150436 B DK 150436B
- Authority
- DK
- Denmark
- Prior art keywords
- phase
- output
- digital
- transfer station
- telecommunication network
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012432 intermediate storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0676—Mutual
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
150436 i o
Opfindelsen angår en anordning til fasesynkronisering af en overførings- eller formidlingsstation i et digitalt telekommunikationsnet, således som nærmere angivet i kravets indledning.
5 En anordning til fasesynkronisering af en over førings- eller formidlingsstation i et digitalt telekommunikationsnet er beskrevet i svensk patentskrift nr.
377.641, hvilket skrift tillige indeholder et resumé af teknikkens stade. I denne kendte fasesynkroniseringsan-ordning omfatter en faselåset sløjfe en fasekomparator, der består af et antal vipper (multivibratorer eller "flip-flops"), der er indrettet til at afgive fasesammenligningssignaler for et stationskloksignal fra en spændingsstyret oscillator og ledningskloksignaler tilhørende et antal indkommende ledninger fra andre sta- 10 tioner i det samme net. Fasesammenligningssignalerne er indrettet til at påvirke en styreindgang på den spændingsstyrede oscillator, efter at de først er blevet ført sammen gennem hver sin modstand i et til middelvær-20 didannelse indrettet netværk.
Det er imidlertid sjældent, at ledningskloksignaler fra et antal indkommende ledninger fra særskilte stationer i et net af denne art udviser ens stabilitet, og desuden kan stabiliteten for ét og samme lednings-25 kloksignal variere med tiden. En modforanstaltning består i at udnytte de forskellige modstandsværdier for modstandene i det middelværdidannende netværk i den kendte synkroniseringsanordning, men heri ligger den vanskelighed, at det kan blive nødvendigt at ændre disse mod-30 standsværdier med korte mellemrum.
Opfindelsen er baseret på erkendelsen af det nævnte stabilitetsproblem og har til formål at anvise en anordning af den i kravets indledning angivne art, hvori det er let at ændre middelværdidannelsen med korte mel-35 lemrum. Dette formål opnås ved en anordning, som ifølge opfindelsen er ejendommelig ved den i kravets kendetegnende del angivne udformning.
2 o 150436
Opfindelsen skal i det følgende forklares nærmere under henvisning til tegningen, idet fig. 1 er et blokdiagram over et foretrukket udførelseseksempel på en anordning ifølge opfindelsen, 5 fig. 2 er et logikdiagram over en digital fase-komparator, der indgår i den i fig. 1 viste anordning.
Fig. 1 er et blokdiagram over en foretrukken udførelsesform for en anordning ifølge opfindelsen til fa-10 sesynkronisering af en overføringsstation eller formidlingsstation i et digitalt telekommunikationsnet. Inden for en faselåset sløjfe omfatter anordningen en spændingsstyret oscillator 1, der har en udgang 2 til afgivelse af et kloksignal og en styreindgang 3, der er ind-15 rettet til at påvirkes af ledningskloksignaler på et antal indkommende ledninger 4 fra andre overføringsstationer eller formidlingsstationer i telekommunikationsnettet, samt en fasekomparator 5, der er indrettet til at sammenligne stationskloksignalets fase med lednings-20 kloksignalernes faser og omfatter en udgang 6, der er forbundet med styreindgangen 3 på den spændingsstyrede oscillator 1 gennem et sløjfefilter.
Ifølge opfindelsen omfatter sløjfefilteret et lager 7, som har en adresseindgang 8 og en læseudgang 25 9, og er indrettet til at lagre valgte vægtningskoef ficienter for ledningskloksignalerne, en adressetæller 10 med en indgang 11 forbundet med udgangen 2 på den spændingsstyrede oscillator 1 gennem en frekvensdeler 12, samt en udgang til cyklisk afgivelse af adresseord, der 30 er tildelt de indkommende ledninger 4, hvilken udgang er forbundet med adresseindgangen 8 i lageret 7, en multiplikator 13, hvis første indgang er forbundet med udgangen 6 på fasekomparatoren 5, hvis anden indgang er forbundet med læseudgangen 9 på lageret 7, og hvis ud-35 gang 14 er forbundet med styreindgangen 3 på den spændingsstyrede oscillator igennem en middelværdikreds 15, 150436
O
3 idet et tidsmultiplexertrin 16 er indskudt mellem de indkommende ledninger 4 og fasekomparatoren 5 og har en adresseindgang 17 forbundet med udgangen på adresse-tælleren 10. Ledningskloksignalerne er frekvensreduce-5 rede svarende til frekvensreduktionen i stationsklok-signalerne ved hjælp af frekvensdeleren 12 ved at de indkommende ledninger 4 er udstyret med hver sin frekvensformindsker 18/ som i det viste eksempel udgøres af en synkroniseringsdetektor.
jo I middelværdikredsen 15 føres produktresultatet fra multiplikatoren 13 kontinuerligt til et aritmetikorgan 19, som adderer produktresultatet til en i et register 20 akkumuleret produktsum og derpå i registeret 20 indskriver en ny akkumuleret produktsum gennem en 15 OG-port 21. Den akkumulerede produktsum, der frembringes af aritmetikorganet 19 efter N additioner, hvor N er lig med antallet af indkommende ledninger 4, føres videre til en filterblok 22 gennem en eksempleringskontakt 23, som gennem en afkoder 24 styres af ådressetælleren 10, 2o idet resisteret 20 samtidigt nulstilles ved at indskrivningen fra aritmetikorganet 19 hæmmes ved hjælp af en hæmmekontakt 25, som af afkoderen 24 styres synkront med eksempleringskontakten, og som er forbundet med en styreindgang i OG-porten 21.
25 I det viste eksempel består filterblokken 22 af et digitalt filter 26, efterfulgt af en digital/ana-log-omsætter 27. I svensk patentskrift nr. 369.012 er beskrevet en passende udformning af filteret 26, som gør det nemt at ændre filterets overføringsfunktion H, f.eks.
30 svarende til en beslutning om at middelværdidannelsen i middelværdikredsen 15 skal ske, ikke for N produktled, hvor N er lig med antallet af indkommende ledninger 4, men med hensyn til N-P produktled, der er frembragt af multiplikatoren 13. Her betegner P et antal indkommende 35 ledninger 4, til hvis ledningskloksignaler der ikke skal tages hensyn, idet deres tilhørende og i lageret 7 opla- 4 o 150436 grede vægtningskoefficienter skal gives værdien nul. Den nævnte beslutning kan være motiveret af en så stor forringelse af fasestabiliteten for ledningskloksignalerne på de nævnte P indkommende ledninger 4 i forhold til fa-5 sestabiliteten for ledningskloksignalerne på de øvrige indkommende ledninger 4, at alene en formindskelse af deres vægtningskoefficienter ikke udgør en tilstrækkelig modforanstaltning. To specialtilfælde bør nævnes særskilt, nemlig når N-P sættes lig med 1 med henblik på at stato tionskloksignalerne slavisk skal følge et udvalgt led-ningskloksignal, samt når N-P sættes lig med nul, hvorved stationskloksignalet bliver asynkront i forhold til ledningskloksignalerne. I digitale telekommunikationssystemer er det af væsentlig betydning, at alle disse valgto muligheder forefindes, og de tilvejebringes ifølge opfindelsen ved ændring af de i lageret 7 oplagrede vægtningskoefficienter og - ved behov - ændring af overføringsfunktionen H i det digitale filter 26. Alle disse ændringer kan nemt udføres ved udskiftning af et digitalt la-20 gerindhold, hvad der kan gøres manuelt eller automatisk på kendt måde.
Fig. 2 er et logikdiagram for den i fig. 1 viste fasekomparator 5. En flanketrigget monostabil vippe ("flip-flop" eller multivibrator) 30 har en indgang 31, 25 der er indrettet til at modtage det nævnte frekvensreducerede stationskloksignal og at reagere på dette signals for-flanke ved på en udgang 32 at afgive en kortvarig impuls til aktivering af multiplikatoren 13 og middelværdikredsen 15, idet et tælleresultat i en tæller 30 33 udlæses til mulitplikatoren 13 gennem en udgang 34 på tælleren 33. En anden flanketrigget monostabil vippe 35 er kaskadekoblet med den monostabile vippe 30 og indrettet til at reagere på bagflanken af impulsen på udgangen 34 ved at afgive en kortvarig impuls til en nul-35 stillingsindretning på tælleren 33 og til en ét-stil-lingsindretning på en bistabil vippe 36.
O
5 150436 Tælleren 33 har en klokindgang, der er indrettet til at modtage højfrekvente impulser fra en klok-impulsgenerator 37 gennem en OG-port 38, der aktiveres af den bistabile vippe 36. En tredje flanketrigget mono-stabil vippe 39 har en indgang 40, der er indrettet til at modtage de tidligere nævnte frekvensreducerede led-ningsklokimpulser fra tidsmultiplexertrinnet 16 og at reagere på forflanken på disse signaler ved at afgive en kortvarig impuls til en nulstillingsindgang på den bi-1Q stabile vippe 36, hvorved aktiveringen af OG-porten 38 ophører og tælelren 33 standses. Denne tællers tælleresultat danner et digitalt fasesammenligningssignal, hvori antallet af cifferpositioner'bestemmes af tælleren 33's kapacitet og af klokimpulsgeneratoren 37's frekvens. Klok-15 impulsgeneratoren 37 kan hensigtsmæssigt udgøres af en frekvensmultiplikator, som fodres med stationskloksigna-lerne fra udgangen 2 på den i fig. 1 viste spændingsstyrede oscillator 1.
I princippet kan de digitale operationer i fase-20 komparatoren 5, multiplikatoren 13, lageret 7 og middelværdikredsen erstattes med tilsvarende analoge operationer.
Det bør også fremhæves, at anordningen ifølge opfindelsen også kan anvendes ved såkaldt dobbeltsidig synkronisering, f.eks. som omtalt i svensk patentskrift nr.
25 377.641, idet der i så fald dog behøves et yderligere tidsmultiplexertrin til under styring af adressetælleren 10 at modtage fasesammenligningssignaler fra andre stationer på det samme net, samt et yderligere aritmetikorgan til at subtrahere de modtagne fasesammenlignings-30 signaler fra deres tilhørende, af fasekomparatoren 5 frembragte fasesammenligningssignaler. Endvidere kan der behøves mellemlagre for de modtagne fasesammenligningssignaler.
35
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE7604797 | 1976-04-27 | ||
SE7604797A SE398698B (sv) | 1976-04-27 | 1976-04-27 | Anordning for fassynkronisering av en formedlingsstation i ett digitalt telekommunikationsnet |
Publications (3)
Publication Number | Publication Date |
---|---|
DK182377A DK182377A (da) | 1977-10-28 |
DK150436B true DK150436B (da) | 1987-02-23 |
DK150436C DK150436C (da) | 1987-07-13 |
Family
ID=20327696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DK182377A DK150436C (da) | 1976-04-27 | 1977-04-26 | Anordning til fasesynkronisering af en overfoeringsstation i et digitalt telekommunikationsnet |
Country Status (28)
Country | Link |
---|---|
US (1) | US4075428A (da) |
JP (1) | JPS6010468B2 (da) |
AR (1) | AR210303A1 (da) |
AU (1) | AU500785B2 (da) |
BE (1) | BE853944A (da) |
BR (1) | BR7702620A (da) |
CA (1) | CA1101512A (da) |
CH (1) | CH616540A5 (da) |
CS (1) | CS226167B2 (da) |
DD (1) | DD130980A5 (da) |
DE (1) | DE2714219A1 (da) |
DK (1) | DK150436C (da) |
EG (1) | EG12839A (da) |
ES (1) | ES458184A1 (da) |
FI (1) | FI61257C (da) |
FR (1) | FR2350012A1 (da) |
GB (1) | GB1526637A (da) |
HU (1) | HU176230B (da) |
IN (1) | IN147874B (da) |
IT (1) | IT1075507B (da) |
MX (1) | MX144361A (da) |
MY (1) | MY8000025A (da) |
NL (1) | NL188442C (da) |
NO (1) | NO143413C (da) |
PL (1) | PL115304B1 (da) |
SE (1) | SE398698B (da) |
SU (1) | SU659111A3 (da) |
YU (1) | YU39800B (da) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1074199B (it) * | 1976-12-23 | 1985-04-17 | Italiana Telecomunicazioni Ora | Memoria elastica per la soppressione del disturbo di fase (jitter)nei sistemi di trasmissione per segnali digitali |
SE7714965L (sv) * | 1977-12-30 | 1979-07-01 | Ericsson Telefon Ab L M | Anordning for att uppretthalla synkronism i ett digitalt telekommunikationsnet |
FR2484104A1 (fr) * | 1980-06-06 | 1981-12-11 | Chomette Andre | Boucle d'asservissement a microprocesseur |
SE430456B (sv) * | 1982-03-10 | 1983-11-14 | Ericsson Telefon Ab L M | Sett och anordning for att fassynkronisera en formedlingstation i ett digitalt telekommunikationsnet |
SE433282B (sv) * | 1982-09-20 | 1984-05-14 | Ellemtel Utvecklings Ab | Synkroniseringssystem |
CA1279909C (en) * | 1986-12-15 | 1991-02-05 | Scott Marshall | Apparatus and method for synchronizing a communication system |
US6392578B1 (en) * | 2000-04-20 | 2002-05-21 | Analog Devices, Inc. | Digital-to-analog converter and a method for facilitating outputting of an analog output of predetermined value from the digital-to-analog converter in response to a digital input code |
FI121771B (fi) * | 2009-01-16 | 2011-03-31 | Tellabs Oy | Menetelmä ja järjestely kellosignaalin säätämiseksi |
FI123505B (fi) * | 2011-03-14 | 2013-06-14 | Tellabs Oy | Menetelmä ja laite kellosignaalilähteen ohjaamiseksi |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3311739A (en) * | 1963-01-10 | 1967-03-28 | Ibm | Accumulative multiplier |
US3504126A (en) * | 1967-05-22 | 1970-03-31 | Bell Telephone Labor Inc | Network synchronization in a time division switching system |
US3579109A (en) * | 1969-04-02 | 1971-05-18 | Gen Dynamics Corp | Automatic equalizer for digital data transmission systems |
BE789775A (fr) * | 1971-10-06 | 1973-04-06 | Siemens Ag | Dispositif de synchronisation mutuelle des oscillateurs de cadence de centraux d'un systeme de telecommunications pcm a multiplexage dans le temps |
US4025720A (en) * | 1975-05-30 | 1977-05-24 | Gte Automatic Electric Laboratories Incorporated | Digital bit rate converter |
-
1976
- 1976-04-27 SE SE7604797A patent/SE398698B/xx not_active IP Right Cessation
-
1977
- 1977-03-26 IN IN452/CAL/77A patent/IN147874B/en unknown
- 1977-03-28 US US05/782,043 patent/US4075428A/en not_active Expired - Lifetime
- 1977-03-30 DE DE19772714219 patent/DE2714219A1/de active Granted
- 1977-04-01 FI FI771016A patent/FI61257C/sv not_active IP Right Cessation
- 1977-04-04 AU AU23947/77A patent/AU500785B2/en not_active Expired
- 1977-04-12 HU HU77EI739A patent/HU176230B/hu unknown
- 1977-04-15 CH CH468477A patent/CH616540A5/de not_active IP Right Cessation
- 1977-04-16 EG EG219/77A patent/EG12839A/xx active
- 1977-04-20 CA CA276,507A patent/CA1101512A/en not_active Expired
- 1977-04-21 FR FR7712026A patent/FR2350012A1/fr active Granted
- 1977-04-21 GB GB16694/77A patent/GB1526637A/en not_active Expired
- 1977-04-25 AR AR267342A patent/AR210303A1/es active
- 1977-04-25 DD DD7700198590A patent/DD130980A5/xx unknown
- 1977-04-25 MX MX168886A patent/MX144361A/es unknown
- 1977-04-25 YU YU1077/77A patent/YU39800B/xx unknown
- 1977-04-25 PL PL1977197630A patent/PL115304B1/pl unknown
- 1977-04-26 ES ES458184A patent/ES458184A1/es not_active Expired
- 1977-04-26 NO NO771452A patent/NO143413C/no unknown
- 1977-04-26 SU SU772474805A patent/SU659111A3/ru active
- 1977-04-26 CS CS772748A patent/CS226167B2/cs unknown
- 1977-04-26 DK DK182377A patent/DK150436C/da not_active IP Right Cessation
- 1977-04-26 BE BE177005A patent/BE853944A/xx not_active IP Right Cessation
- 1977-04-26 JP JP52048337A patent/JPS6010468B2/ja not_active Expired
- 1977-04-26 BR BR7702620A patent/BR7702620A/pt unknown
- 1977-04-27 NL NLAANVRAGE7704612,A patent/NL188442C/xx not_active IP Right Cessation
- 1977-04-27 IT IT22851/77A patent/IT1075507B/it active
-
1980
- 1980-12-30 MY MY25/80A patent/MY8000025A/xx unknown
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1210159A (en) | Multiple redundant clock system comprising a number of mutually synchronizing clocks, and clock circuit for use in such a clock system | |
US6075392A (en) | Circuit for the glitch-free changeover of digital signals | |
GB2399264A (en) | Data synchronising circuitry for processing high speed digital signals | |
US3806826A (en) | Digital circuit for adjusting the frequency of a variable frequency oscillator | |
DK150436B (da) | Anordning til fasesynkronisering af en overfaeringsstation i et digitalt telekommunikationsnet | |
US4054747A (en) | Data buffer | |
US4617520A (en) | Digital lock detector for a phase-locked loop | |
US3962565A (en) | Apparatus for presetting a counter to a given initial count | |
US3840815A (en) | Programmable pulse width generator | |
US3370252A (en) | Digital automatic frequency control system | |
EP0247720A2 (en) | Clock signal extraction apparatus | |
US5268652A (en) | Circuit for detecting locking of a digital phase locked loop | |
US4034352A (en) | Phase control of clock and sync pulser | |
US4203003A (en) | Frame search control for digital transmission system | |
JPS5957530A (ja) | 位相同期回路 | |
EP0490178A1 (en) | Lock detector for a digital phase locked loop | |
US4772852A (en) | Phase-frequency comparator for phase-locked loops | |
US3028551A (en) | Digital phase storage circuit | |
US3390340A (en) | Digital counter employing logic gating network independent of counter stage (s) control to effect reset operation | |
US3470365A (en) | Combined data accumulation reduction system | |
US2937290A (en) | Anti-coincident circuit | |
EP0475468A2 (en) | Phase comparator for a digital phase locked loop | |
SU1185600A1 (ru) | Управляемый делитель частоты | |
US4839912A (en) | Switching circuit arrangement for monitoring a binary signal | |
JPS6217846Y2 (da) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUP | Patent expired |