JPS5986316A - 差動増幅器対の切替回路 - Google Patents
差動増幅器対の切替回路Info
- Publication number
- JPS5986316A JPS5986316A JP57195692A JP19569282A JPS5986316A JP S5986316 A JPS5986316 A JP S5986316A JP 57195692 A JP57195692 A JP 57195692A JP 19569282 A JP19569282 A JP 19569282A JP S5986316 A JPS5986316 A JP S5986316A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- differential
- transistor
- turned
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、差動増幅器対の切替回路に関し、特に該差動
増幅器対の駆動電圧が低くても済むようにするＧのであ
る。
増幅器対の駆動電圧が低くても済むようにするＧのであ
る。
従来技術と問題点
２組の差動対の一方だけを動作可能な状態にする切替回
路には、第１図に示すように第３の差動対ＤＦ３を用い
るものがある。この差動対ＤＦ３はトランジスタＱ３Ｉ
、Ｑ３２からなり、Ｑ３２側に基準電圧ＶＲ２が、また
Ｑ３１側に切替電圧Ｖｃが印加される。そしてＶＣ＞Ｖ
Ｈ２であればトランジスタＱ３１がオンして第１の差動
対ＤＦ＋と定電流源１１との間が接続され、またＶＣ＜
ＶＨ２であればトランジスタＱ３２がオンして第２の差
動対ＤＦ２と定電流源■１との間が接続される。第１の
差動対ＤＦ＋はトランジスタＱ、、 、 Ｑ、２から
なり、Ｑｌｌには入力ｖＡが、またＱ、２には基準電圧
ＶＲＩが接続される。第２の差動対ＤＦ２はトランジス
タＱ２１１ Ｑ２．、からなり、Ｑ２．には共通の該基
準電圧ＶＲ１が、またＱ２□には他の入力ｖＢが印加さ
れる。
路には、第１図に示すように第３の差動対ＤＦ３を用い
るものがある。この差動対ＤＦ３はトランジスタＱ３Ｉ
、Ｑ３２からなり、Ｑ３２側に基準電圧ＶＲ２が、また
Ｑ３１側に切替電圧Ｖｃが印加される。そしてＶＣ＞Ｖ
Ｈ２であればトランジスタＱ３１がオンして第１の差動
対ＤＦ＋と定電流源１１との間が接続され、またＶＣ＜
ＶＨ２であればトランジスタＱ３２がオンして第２の差
動対ＤＦ２と定電流源■１との間が接続される。第１の
差動対ＤＦ＋はトランジスタＱ、、 、 Ｑ、２から
なり、Ｑｌｌには入力ｖＡが、またＱ、２には基準電圧
ＶＲＩが接続される。第２の差動対ＤＦ２はトランジス
タＱ２１１ Ｑ２．、からなり、Ｑ２．には共通の該基
準電圧ＶＲ１が、またＱ２□には他の入力ｖＢが印加さ
れる。
この回路構成の欠点は基準電圧■Ｒ１、入力電圧ＶＡ、
ＶＢが高くないと差動対ＤＰＩ、ＤＦ２が動作しない点
である。つまり、アース電位から差動対ＤＦ３のエミッ
タまでの電位差は、定電流源■１をトランジスタ１段で
構成すれば、該１−ランジスクの飽和時のコレクタ、エ
ミ・ツク間電圧１ＶｃＥｓ（約０．４Ｖ）である。選択
される差動対ＤＦまたはＤＦ２のエミッタ電位はそれよ
り切換用トランジスタＱ３１またはＱ３２のＶＣＥＳＩ
段分高い。
ＶＢが高くないと差動対ＤＰＩ、ＤＦ２が動作しない点
である。つまり、アース電位から差動対ＤＦ３のエミッ
タまでの電位差は、定電流源■１をトランジスタ１段で
構成すれば、該１−ランジスクの飽和時のコレクタ、エ
ミ・ツク間電圧１ＶｃＥｓ（約０．４Ｖ）である。選択
される差動対ＤＦまたはＤＦ２のエミッタ電位はそれよ
り切換用トランジスタＱ３１またはＱ３２のＶＣＥＳＩ
段分高い。
これにｉ・ランジスタＱ１２またはＱ２．のベース、エ
ミッタ間電圧ＶＢＥ（約０．７Ｖ）を加えた値が基準電
圧ＶＲＩ の最低設定電位になるのでＶＲ＋ ＞ Ｖ
ＢＥ＋ ２ ＶＣＥＳ ＝ １．５ Ｖ ・−・−・
−（１１となる。入力電圧ＶΔ、ＶＢばＶＲＩ の上、
下に変る必要がある。
ミッタ間電圧ＶＢＥ（約０．７Ｖ）を加えた値が基準電
圧ＶＲＩ の最低設定電位になるのでＶＲ＋ ＞ Ｖ
ＢＥ＋ ２ ＶＣＥＳ ＝ １．５ Ｖ ・−・−・
−（１１となる。入力電圧ＶΔ、ＶＢばＶＲＩ の上、
下に変る必要がある。
一般に基準電圧ＶＲＩ としては温度依存性の少ないバ
ンドギャップリファレンス（ＢＧＲ）を使用したいとこ
ろであるが、これにより得られる電圧は１．２〜１６３
Ｖが限界であるから（］）式の関係を満たずことはでき
ない。
ンドギャップリファレンス（ＢＧＲ）を使用したいとこ
ろであるが、これにより得られる電圧は１．２〜１６３
Ｖが限界であるから（］）式の関係を満たずことはでき
ない。
発明の目的
本発明は、差動対の切替回路を工夫することで上述した
問題点を解決しようとするものである。
問題点を解決しようとするものである。
発明の構成
本発明は、各一対のトランジスタと定電流源を備える２
組の差動増幅器対のいずれが一方を動作可能とする切替
回路において、各差動増幅器対の定号を受けて該トラン
ジスタを排他的にオン、オフさせる切替用トランジスタ
を設けてなることを特徴とするが、以下図示の実施例を
参照しながらこれを詳細に説明する。
組の差動増幅器対のいずれが一方を動作可能とする切替
回路において、各差動増幅器対の定号を受けて該トラン
ジスタを排他的にオン、オフさせる切替用トランジスタ
を設けてなることを特徴とするが、以下図示の実施例を
参照しながらこれを詳細に説明する。
発明の実施例
第２図は本発明の一実施例で、Ｑ４１ 、Ｑ４□は差動
増幅器対ＤＰＩ、ＤＦ２毎に設けた定電流源用のトラン
ジスタ、Ｑ５． 、 Ｑ、はｌ・ランジスタＱ４、。
増幅器対ＤＰＩ、ＤＦ２毎に設けた定電流源用のトラン
ジスタ、Ｑ５． 、 Ｑ、はｌ・ランジスタＱ４、。
Ｑ４２をオン、オフ制御するトランジスタである。
定電流源’２１とダイオードＤ１は１−ランジスタＱ、
。
。
がオフのときにトランジスタＱ４．のベースに定電圧を
印加して該トランジスタをオンにする。同様に定電流源
Ｉ２２とダイオードＤ２はトランジスタＱ、２がオフの
ときにトランジスタＱ４２のベースに定電圧を印加して
該トランジスタをオンにする。
印加して該トランジスタをオンにする。同様に定電流源
Ｉ２２とダイオードＤ２はトランジスタＱ、２がオフの
ときにトランジスタＱ４２のベースに定電圧を印加して
該トランジスタをオンにする。
トランジスタＱ１．． Ｑ、のベースには互いに逆相
の関係にある切替信号Ｃ，Ｃが印加される。
の関係にある切替信号Ｃ，Ｃが印加される。
かかる構成においてトランジスタＱ４１とＱ４□、ダイ
オードＤ１とＤ２、および電流源’２１と１２２が等し
ければトランジスタＱ４、およびＱ４□は同じ電流を流
す定電流源として働き、第１図の定電流源■−と等価に
なる。そして入力ＣがＬ（ロー）レベルでトランジスタ
Ｑ５．がオフであればトランジスタＱ、１は電流源’２
１よりベース電流を供給されてオンとなり、差動対ＤＦ
＋が選択される。このときυはＨ（ハイ）レベルである
からトランジスタＱ、ばオン、従ってトランジスタＱ４
２はベース電流を断たれてオフとなり、差動対ＤＦ２は
動作しない。逆にＣ＝Ｈ，Ｃ＝Ｌであればトランジスタ
Ｑ、がオフ、Ｑ４２がオンで差動対ＤＦ２が選択され、
Ｉ・ランジスタＱ、１はオン、Ｑ４１はオフで、差動対
ＤＦ＋は選択されない。
オードＤ１とＤ２、および電流源’２１と１２２が等し
ければトランジスタＱ４、およびＱ４□は同じ電流を流
す定電流源として働き、第１図の定電流源■−と等価に
なる。そして入力ＣがＬ（ロー）レベルでトランジスタ
Ｑ５．がオフであればトランジスタＱ、１は電流源’２
１よりベース電流を供給されてオンとなり、差動対ＤＦ
＋が選択される。このときυはＨ（ハイ）レベルである
からトランジスタＱ、ばオン、従ってトランジスタＱ４
２はベース電流を断たれてオフとなり、差動対ＤＦ２は
動作しない。逆にＣ＝Ｈ，Ｃ＝Ｌであればトランジスタ
Ｑ、がオフ、Ｑ４２がオンで差動対ＤＦ２が選択され、
Ｉ・ランジスタＱ、１はオン、Ｑ４１はオフで、差動対
ＤＦ＋は選択されない。
従って、差動対の切替回路としての機能は第１図と変ら
ないが、差動対ＤＰＩ、ＤＦ２に共通に与える基準電圧
ＶＲＯ値は、トランジスタＱ４１゜Ｑ、２１段分のＶＣ
ＥＳとトランジスタＱ、２． Ｑ２、のＶＢＥＩ段分
との和に低減できる。
ないが、差動対ＤＰＩ、ＤＦ２に共通に与える基準電圧
ＶＲＯ値は、トランジスタＱ４１゜Ｑ、２１段分のＶＣ
ＥＳとトランジスタＱ、２． Ｑ２、のＶＢＥＩ段分
との和に低減できる。
ＶＲ＞ ＶＢＥ＋ ＶＣＥＳ ＝ １． Ｉ Ｖ
、、、、、、、、、（２）このため、基準電圧■Ｒに１
．２〜１．３ Ｖのバンドギャップリファレンス（ＢＧ
Ｒ）を採用することができる。また、第１図の信号Ｖｃ
の振幅は（Ｖ ＢＥ→−ＶＣＥ）以上必要であるが、本
発明の信号Ｃ，Ｃの振幅はＶＢＥで足りる。
、、、、、、、、、（２）このため、基準電圧■Ｒに１
．２〜１．３ Ｖのバンドギャップリファレンス（ＢＧ
Ｒ）を採用することができる。また、第１図の信号Ｖｃ
の振幅は（Ｖ ＢＥ→−ＶＣＥ）以上必要であるが、本
発明の信号Ｃ，Ｃの振幅はＶＢＥで足りる。
第３図はレギュレータへの応用例である。同図において
、Ｄ３およびトランジスタＱ６．は差動対ＤＦ１．ＤＦ
２に共通な能動負荷、Ｑ６．、、 Ｑ６３は同じく共
通の出力トランジスタである。出力トランジスタＱ６゜
、Ｑ６３を駆動するオペアンプは通合一方の差動対だけ
で構成されるが、本例のオペアンプＯＰは２つの差動対
ＤＦ１．ＤＦ２を含んで構成される。このレギュレータ
の出力Ｖｏｕ ｔとアース間には直列抵抗Ｒ１〜Ｒ３が
接続され、ＲＩ。
、Ｄ３およびトランジスタＱ６．は差動対ＤＦ１．ＤＦ
２に共通な能動負荷、Ｑ６．、、 Ｑ６３は同じく共
通の出力トランジスタである。出力トランジスタＱ６゜
、Ｑ６３を駆動するオペアンプは通合一方の差動対だけ
で構成されるが、本例のオペアンプＯＰは２つの差動対
ＤＦ１．ＤＦ２を含んで構成される。このレギュレータ
の出力Ｖｏｕ ｔとアース間には直列抵抗Ｒ１〜Ｒ３が
接続され、ＲＩ。
Ｒ２の直列接続点電位は差動対ＤＦ＋の反転入力に負帰
還され、またＲ２．Ｒ：ｌの直列接続点電位は差動対Ｄ
Ｆ２の反転入力に負帰還される。差動対ＤＰＩ、ＤＦ２
の各非反転入力には基準電圧ｖＲが印加される。この回
路は入力電圧ＶΔ、ｖＢが基準電圧ｖＲに等しくなるよ
うに動作するので、切替信号ＣをＬとして差動対ＤＦ＋
を選択したときば となり、また信号ＣをＬとして差動対ＤＦ２を選択した
ときは となる。両式の間には（３１＜ （４１という関係があ
るので、これにより高、低２値の直流出力Ｖｏｕ ｔを
発生ずることができる。尚、Ｖｉｎは一般に電源電圧で
あるが、この値が低いと＋３１． ＋４１式で規定する
電圧が発生できないので、これらより充分高い電圧とし
ておく。定電流源１２． ＋ Ｄ ＋ 、 Ｑ４．及び
Ｉ２２゜Ｄ２．Ｑ４２では、ダイオードＤ１．Ｄ２に流
れる電流とトランジスタＱ４．． Ｑ４２のエミッタに
流れる電流は一定の比（各ジャンクションの面稍比）を
持ち、カレントミラーとして動作する。
還され、またＲ２．Ｒ：ｌの直列接続点電位は差動対Ｄ
Ｆ２の反転入力に負帰還される。差動対ＤＰＩ、ＤＦ２
の各非反転入力には基準電圧ｖＲが印加される。この回
路は入力電圧ＶΔ、ｖＢが基準電圧ｖＲに等しくなるよ
うに動作するので、切替信号ＣをＬとして差動対ＤＦ＋
を選択したときば となり、また信号ＣをＬとして差動対ＤＦ２を選択した
ときは となる。両式の間には（３１＜ （４１という関係があ
るので、これにより高、低２値の直流出力Ｖｏｕ ｔを
発生ずることができる。尚、Ｖｉｎは一般に電源電圧で
あるが、この値が低いと＋３１． ＋４１式で規定する
電圧が発生できないので、これらより充分高い電圧とし
ておく。定電流源１２． ＋ Ｄ ＋ 、 Ｑ４．及び
Ｉ２２゜Ｄ２．Ｑ４２では、ダイオードＤ１．Ｄ２に流
れる電流とトランジスタＱ４．． Ｑ４２のエミッタに
流れる電流は一定の比（各ジャンクションの面稍比）を
持ち、カレントミラーとして動作する。
発明の効果
以上述べたように本発明では相補信号により排他的にオ
ン、オフする一対のトランジスタＱ５１．Ｑ５□により
差動対ＤＰＩ、ＤＦ２の定電流源をオン、オフし、これ
により該２つの差動対を切替えるようにしたので、該差
動対の基準電圧を低減し、温度依存（’ｌの少ないハン
トギャップリファレンスの採用が可能となる。
ン、オフする一対のトランジスタＱ５１．Ｑ５□により
差動対ＤＰＩ、ＤＦ２の定電流源をオン、オフし、これ
により該２つの差動対を切替えるようにしたので、該差
動対の基準電圧を低減し、温度依存（’ｌの少ないハン
トギャップリファレンスの採用が可能となる。
第１図は従来の差動増幅器対切替回路を示す構成図、第
２図は本発明の一実施例を示す回路図、第３図は本発明
の応用例を示す回路図である。 図中、ＤＰｌ、ＤＦ２は差動増幅器対、Ｑ４１゜Ｑ４２
は定電流源用ｌ・ランジスタ、（１）、、ｊＩ、Ｑ、は
切替用トランジスタである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
２図は本発明の一実施例を示す回路図、第３図は本発明
の応用例を示す回路図である。 図中、ＤＰｌ、ＤＦ２は差動増幅器対、Ｑ４１゜Ｑ４２
は定電流源用ｌ・ランジスタ、（１）、、ｊＩ、Ｑ、は
切替用トランジスタである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
Claims (1)
- 各一対のトランジスタと定電流源を備える２組の差動増
幅器対のいずれか一方を動作可能とする切替回路におい
て、各差動増幅器対の定電流源を構成するトランジスタ
に、相補の切替信号を受けて該トランジスタを排他的に
オン、オフさせる切替用トランジスタを設けてなること
を特徴とする差動増幅器対の切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195692A JPH0628013B2 (ja) | 1982-11-08 | 1982-11-08 | レギュレ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195692A JPH0628013B2 (ja) | 1982-11-08 | 1982-11-08 | レギュレ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5986316A true JPS5986316A (ja) | 1984-05-18 |
| JPH0628013B2 JPH0628013B2 (ja) | 1994-04-13 |
Family
ID=16345405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57195692A Expired - Lifetime JPH0628013B2 (ja) | 1982-11-08 | 1982-11-08 | レギュレ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628013B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6146508A (ja) * | 1984-08-11 | 1986-03-06 | Fujitsu Ltd | 定電流源安定化回路 |
| JPS626505A (ja) * | 1985-07-02 | 1987-01-13 | Rohm Co Ltd | 信号切換回路 |
| WO1993017495A1 (en) * | 1989-10-11 | 1993-09-02 | Noriaki Uchida | Amplifier circuit with switch |
| US9777619B2 (en) | 2012-01-20 | 2017-10-03 | Yanmar Co., Ltd. | Ship engine |
| US9790848B2 (en) | 2012-03-28 | 2017-10-17 | Yanmar Co., Ltd. | Engine |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574116U (ja) * | 1978-11-15 | 1980-05-22 |
-
1982
- 1982-11-08 JP JP57195692A patent/JPH0628013B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574116U (ja) * | 1978-11-15 | 1980-05-22 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6146508A (ja) * | 1984-08-11 | 1986-03-06 | Fujitsu Ltd | 定電流源安定化回路 |
| JPS626505A (ja) * | 1985-07-02 | 1987-01-13 | Rohm Co Ltd | 信号切換回路 |
| WO1993017495A1 (en) * | 1989-10-11 | 1993-09-02 | Noriaki Uchida | Amplifier circuit with switch |
| US9777619B2 (en) | 2012-01-20 | 2017-10-03 | Yanmar Co., Ltd. | Ship engine |
| US9790848B2 (en) | 2012-03-28 | 2017-10-17 | Yanmar Co., Ltd. | Engine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0628013B2 (ja) | 1994-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| EP0139425B1 (en) | A constant current source circuit | |
| US5521544A (en) | Multiplier circuit having circuit wide dynamic range with reduced supply voltage requirements | |
| JPH0322723B2 (ja) | ||
| US4217539A (en) | Stabilized current output circuit | |
| JPS6155288B2 (ja) | ||
| JPS5986316A (ja) | 差動増幅器対の切替回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0450765B2 (ja) | ||
| US4573019A (en) | Current mirror circuit | |
| JPS6357808B2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| US6169453B1 (en) | Error amplifier with a high common mode rejection | |
| JPH0434567Y2 (ja) | ||
| US4596960A (en) | Current mirror circuit | |
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JP2550518B2 (ja) | Ｆｍ復調回路 | |
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0229461Y2 (ja) | ||
| JP2581163B2 (ja) | 直結型アンプ | |
| JPH1195850A (ja) | 定電圧発生回路 | |
| JP2900688B2 (ja) | リミッタ回路 | |
| KR830001932B1 (ko) | 증폭회로 |